JPS6161579B2 - - Google Patents

Info

Publication number
JPS6161579B2
JPS6161579B2 JP7443579A JP7443579A JPS6161579B2 JP S6161579 B2 JPS6161579 B2 JP S6161579B2 JP 7443579 A JP7443579 A JP 7443579A JP 7443579 A JP7443579 A JP 7443579A JP S6161579 B2 JPS6161579 B2 JP S6161579B2
Authority
JP
Japan
Prior art keywords
echo
signal
received signal
register
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7443579A
Other languages
Japanese (ja)
Other versions
JPS55166349A (en
Inventor
Seiichi Yamamoto
Seiji Kyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KDDI Corp
Original Assignee
Kokusai Denshin Denwa KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Denshin Denwa KK filed Critical Kokusai Denshin Denwa KK
Priority to JP7443579A priority Critical patent/JPS55166349A/en
Publication of JPS55166349A publication Critical patent/JPS55166349A/en
Publication of JPS6161579B2 publication Critical patent/JPS6161579B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Description

【発明の詳細な説明】[Detailed description of the invention]

(発明の技術分野) 本発明は、逐次受信信号とエコー信号とを用い
てエコーパスの伝送特性を推定しつつエコーを打
消す適応形エコーキヤンセラに関するものであ
る。 (従来技術とその問題点) 衛星回線などの長遅延電話回線におけるエコー
は通話品質を著しく劣化させる原因となつてい
る。現用されているエコーサプレツサはエコーを
効果的に阻止することはできるが、言葉の切断並
びに重畳通話時のエコーの漏れ等の通話品質の劣
化を原理的に避けることができないといつた欠点
がある。このため、新しいエコー制御装置として
エコーキヤンセラが注目されている。エコーキヤ
ンセラの原理は、受信信号とエコー信号からエコ
ーパスの伝送特性を推定しつつ、その結果に基づ
いて擬似エコー信号を生成し、真のエコー信号か
ら差引くことによりエコーを打消すことである。 従来のエコーキヤンセラのエコーパスの伝送特
性を推定するアルゴリズムとしては、学習同定法
に基づくものが主であつたが、この方式は入力信
号として音声信号を用いた場合は、音声信号の強
い相関性のために白色雑音を入力とした場合に比
して、収束時間も長くエコー打消量も不充分であ
つた。 本発明者等は、上記欠点をなくすために、予め
定めた時間長毎の受信信号を用いて、受信信号を
自己回帰モデルの出力とした場合の2乗誤差の意
味で最適な自己回帰係数を求め、この自己回帰係
数を用いた受信信号の予測値と受信信号との差信
号〓jおよび前記自己回帰係数を用いたエコー信
号の予測値とエコー信号との差信号〓jを求め、
前記受信信号の差信号〓jとエコー信号の差信号
jを用いて、次式で示される修正信号 〓j+1=〓j+α〓/‖〓 になるような学習固定法のアルゴリズム(J.
Nagumo and A.Noda:“A learning meth od
for system identification”、IEEE Trans.,AC
−12、3、P.282(June 1976)。参照)に従つ
て、エコーパスの伝送特性を逐次推定し、逐次推
定された推定伝送特性を用いて擬似エコー信号を
作成し、真のエコー信号から差引くことによりエ
コーを打消すことができるように構成され、自己
回帰モデルの次数を適当に選択することにより、
受信信号の差信号を白色化することが可能であ
り、収束時間も短くエコー打消量も従来の方式に
比して極めて大きくなる効果を有するエコー制御
方式を提案した(特願昭53−57129号「エコー制
御方式」および特願昭53−165196号「エコー制御
方式」参照)。これらの方式は、エコーパス同定
およびエコー打消しの方式として優れているが、
受信信号を蓄積するレジスタと受信信号の残差信
号を蓄積するレジスタを別に設け、回帰係数を求
めるまでの間受信信号を遅延させる等の制御が必
要であつた。 (発明の目的) 本発明は、エコーキヤンセラの誤差行列に受信
信号の自己相関行列の逆行列を挿入することによ
り、簡単な構成を有しながら前記先願方式と同程
度の特性を有すエコー制御方式を提供するもので
ある。 (発明の構成と作用) 以下、図面を参照して本発明を詳細に説明す
る。 図1は、本発明を用いたエコーキヤンセラの実
施例の構成図を示している。1はエコーキヤンセ
ラ、2は受信側入力端子、3は送信側出力端子、
4は受信側出力端子、5は送信側入力端子、6は
ハイブリツドコイル、7は電話機等の端末装置、
8は回帰係数算出器、9はレジスタ、10はたた
み込み演算器、11はレジスタ、12は修正器、
13は行列演算器、14は減算器である。なお説
明の簡単化のために、エコーキヤンセラ1内では
信号はデイジタル化されているものとし、また図
1では省略されているが、当然クロツクパルスは
各部に供給されているものとする。 図示に沿つて動作を説明すると、受信側入力端
子2から入力された受信信号xjは、受信側出力
端子4とハイブリツドコイル6を通つて端末装置
7へ送られるが、受信信号の一部はハイブリツド
コイル6を通つてエコーyiとして送信側入力端
子5に入る。一方、エコーキヤンセラ1の内部で
は、受信信号xjは回帰係数算出器8へ送られる
と共に、レジスタ9へも送られる。回帰係数算出
器8では、予め定めた時間内の受信信号x=x1
x2、……、xL)を用いて回帰係数a=a1、a2
……、aMを求め、それを用いて逆行列を求め
る。自己回帰係数を求めるアルゴリズムは例えば
Durbinの方法(文献、Durbin,J.(1960)The
Fitting of time−series models,Rev.Inst.Stat.
、28、233−244)による。すなわち、 とおくと、初期条件 E(0)=R0 (1) a(1)=R1/E(0) (2) E(1)=E(0)(1−〔a1 (1)2) (3) で j (i)=aj (i-1)−ai (i)i-j (i-1) j=1、2、……、i−1 (5) E(i)=E(i-1)(1−〔ai (i)) i=2、3、……、M (6) として漸化的に求められる。なお、回帰係数a1
a2、……、aMは各々(4)、(5)式のa1 (M)、a2 (M)
…、aM (M)に対応している。 次に、自己回帰係数a1、……、aMを求めて、
自己相関行列の逆行列Qを求める。これは ただし、 として求められる。B′はBの逆マトリクスであ
る。 回帰係数算出器8は他の回路に比して処理速度
が遅くて良いから、マイクロプロセツサを中心と
して構成できる。 回帰係数算出器8で求められた逆行列Qは行列
演算器13に送られる。 行列演算器13の構成は、例えば図2に示され
る通りであり、図2では、M=1の場合について
示してある。11,12,……,44は掛算器で
あり、11にはq11、12にはq12というように、
ijにはqijの内容が入つている。ただし、qijは逆
行列Qの第i行j列の要素である。 即ち、レジスタ9の信号xj=(xj-1、xj-2
……、xj-N)は、行列演算器13に転送され、
そこで修正用ベクトルQxjが求められ、修正器1
2に転送される。一方、レジスタ9内の信号xj
はたたみ込み演算器10に転送され、信号xj
レジスタ11の内容〓jを用いて擬似エコー信号
j=〓j、〓jが求められる。擬似エコー信号〓j
エコーyjとの差信号ejは減算器14で求めら
れ、差信号ejと行列演算器13からの出力Qxj
用いて、修正器12では、修正用ベクトルQxj
前述の先願について示した学習同定法の受信信号
とその予測値との差信号〓jとみなしたときに成
立する次式 〓j+1=〓j+αQe/〓x ……(8) のアルゴリズムに従つて、レジスタ11内の値 〓j=(〓、〓、……、〓N)を修正する。(8)式
で〓jは修正される前のレジスタ11内の値を示
し、〓j+1は修正された後のレジスタ11内の値を
示している。ここで、αは0<α<2の任意の値
であるが、通常α=1とされる。 なお、学習同定法以外に、最急降下法の如き学
習による同定法の適用が可能であるのは当然のこ
とである。 次に回帰係数算出器8について詳細に説明す
る。 図3aは回帰係数算出器8の構成例図である。
図3aで201はシリアルパラレル変換器、20
2,203はレジスタ、204はフリツプフロツ
プ、205は加算器、206は乗算器、207は
ゲート、208は累積器、209は定数倍器、2
10はレジスタ、211はフリツプフロツプ、2
12,213,214はカウンタ、215はゲー
ト、216はマイクロプロセツサ、217はメモ
リである。図示に沿つて、動作を説明すると、図
1の受信側入力端子2から入力された受信信号x
jは、シリアルパラレル変換器201に転送さ
れ、シリアルパラレル変換器201にL個信号が
蓄積されると、レジスタ202,203およびフ
リツプフロツプ204に転送される。レジスタ2
02,203およびフリツプフロツプ204の信
号は同期して巡回することにより、乗算器206
でxjjが求められ、累積器208に転送され
る。累積器208では乗算器206からの信号x
jjの累積値
(Technical Field of the Invention) The present invention relates to an adaptive echo canceller that cancels echo while estimating the transmission characteristics of an echo path using sequentially received signals and echo signals. (Prior art and its problems) Echoes in long-delay telephone lines such as satellite lines are a cause of significant deterioration in call quality. Although echo suppressors currently in use can effectively suppress echoes, they have the disadvantage that they cannot in principle avoid deterioration in speech quality, such as speech disconnection and echo leakage during superimposed speech. For this reason, echo cancellers are attracting attention as a new echo control device. The principle of an echo canceller is to estimate the transmission characteristics of the echo path from the received signal and echo signal, generate a pseudo echo signal based on the results, and cancel the echo by subtracting it from the true echo signal. . The main algorithm for estimating the transmission characteristics of the echo path of conventional echo cancellers is based on the learning identification method. Therefore, the convergence time was longer and the amount of echo cancellation was insufficient compared to when white noise was input. In order to eliminate the above drawbacks, the present inventors used received signals for each predetermined time length to find the optimal autoregressive coefficient in terms of the squared error when the received signal is the output of an autoregressive model. Find the difference signal 〓 j between the predicted value of the received signal using this autoregressive coefficient and the received signal and the difference signal 〓 j between the predicted value of the echo signal using the autoregressive coefficient and the echo signal,
Using the difference signal 〓 j of the received signal and the difference signal 〓 j between the echo signals, perform learning such that the modified signal 〓 j+1 = 〓 j + α 〓 jj /‖〓 2 Fixed method algorithm (J.
Nagumo and A.Noda: “A learning method”
for system identification”, IEEE Trans., AC
-12, 3, P.282 (June 1976). ), the echo path can be canceled by successively estimating the transmission characteristics of the echo path, creating a pseudo echo signal using the successively estimated transmission characteristics, and subtracting it from the true echo signal. By appropriately selecting the order of the autoregressive model,
We proposed an echo control method that can whiten the difference signal of the received signal, has a short convergence time, and has an extremely large amount of echo cancellation compared to conventional methods (Japanese Patent Application No. 53-57129). (See "Echo Control Method" and Japanese Patent Application No. 165196/1982 "Echo Control Method"). These methods are excellent as echo path identification and echo cancellation methods, but
It is necessary to separately provide a register for storing the received signal and a register for storing the residual signal of the received signal, and to perform controls such as delaying the received signal until the regression coefficient is determined. (Object of the Invention) The present invention has a simple configuration and has characteristics comparable to those of the prior application method by inserting an inverse matrix of the autocorrelation matrix of the received signal into the error matrix of the echo canceller. This provides an echo control method. (Structure and operation of the invention) Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 shows a block diagram of an embodiment of an echo canceller using the present invention. 1 is an echo canceller, 2 is an input terminal on the receiving side, 3 is an output terminal on the transmitting side,
4 is a receiving side output terminal, 5 is a transmitting side input terminal, 6 is a hybrid coil, 7 is a terminal device such as a telephone,
8 is a regression coefficient calculator, 9 is a register, 10 is a convolution operator, 11 is a register, 12 is a corrector,
13 is a matrix operator, and 14 is a subtracter. In order to simplify the explanation, it is assumed that the signals are digitized in the echo canceller 1, and that clock pulses are naturally supplied to each part, although they are omitted in FIG. To explain the operation according to the diagram, the received signal x j input from the receiving side input terminal 2 is sent to the terminal device 7 through the receiving side output terminal 4 and the hybrid coil 6, but a part of the received signal is It passes through the hybrid coil 6 and enters the transmitter input terminal 5 as an echo y i . On the other hand, inside the echo canceller 1, the received signal x j is sent to the regression coefficient calculator 8 and also to the register 9. The regression coefficient calculator 8 calculates the received signal x=x 1 within a predetermined time,
x 2 , ..., x L ), regression coefficient a=a 1 , a 2 ,
..., find a M , and use it to find the inverse matrix. For example, the algorithm to find the autoregressive coefficient is
Durbin's method (Reference, Durbin, J. (1960) The
Fitting of time−series models, Rev.Inst.Stat.
, 28, 233-244). That is, Then, the initial condition E (0) = R 0 (1) a (1) = R 1 /E (0) (2) E (1) = E (0) (1-[a 1 (1) ] 2 ) (3) a j (i) = a j (i-1) −a i (i) a ij (i-1) j=1, 2, ..., i-1 (5) E (i) = E (i- 1) (1-[a i (i) ] 2 ) i=2, 3, ..., M (6) It is found recursively. Note that the regression coefficient a 1 ,
a 2 , ..., a M are a 1 (M) , a 2 (M) ... in equations (4) and (5), respectively.
..., corresponds to a M (M) . Next, find the autoregressive coefficient a 1 , ..., a M ,
Find the inverse matrix Q of the autocorrelation matrix. this is however, It is required as. B' is the inverse matrix of B. Since the regression coefficient calculator 8 has a lower processing speed than other circuits, it can be configured mainly using a microprocessor. The inverse matrix Q obtained by the regression coefficient calculator 8 is sent to the matrix calculator 13. The configuration of the matrix calculator 13 is as shown in FIG. 2, for example, and FIG. 2 shows the case where M=1. 11, 12, ..., 44 are multipliers, q 11 for 11, q 12 for 12, etc.
ij contains the contents of q ij . However, q ij is the element at the i-th row and j-column of the inverse matrix Q. That is, the signal x j of register 9 = (x j-1 , x j-2 ,
..., x jN ) is transferred to the matrix operator 13,
Therefore, the correction vector Qx j is obtained, and the corrector 1
Transferred to 2. On the other hand, the signal x j in register 9
is transferred to the convolution calculator 10, and the pseudo echo signal 〓 j = 〓 j , 〓 j is obtained using the signal x j and the contents 〓 j of the register 11 . Pseudo echo signal〓 A difference signal e j between j and echo y j is obtained by the subtracter 14, and using the difference signal e j and the output Qx j from the matrix operator 13, the corrector 12 calculates the correction vector Qx The following equation holds true when j is regarded as the difference signal between the received signal and its predicted value of the learning identification method shown in the previous application 〓 j +1 =〓 j +αQe j x j /〓x j2. Modify the value 〓 j = (〓 1 , 〓 2 , . . . , 〓 N ) in the register 11 according to the algorithm in (8). In equation (8), 〓 j indicates the value in the register 11 before being modified, and 〓 j+1 indicates the value in the register 11 after being modified. Here, α is an arbitrary value of 0<α<2, but usually α=1. In addition to the learning identification method, it is of course possible to apply a learning identification method such as the steepest descent method. Next, the regression coefficient calculator 8 will be explained in detail. FIG. 3a is a configuration example diagram of the regression coefficient calculator 8.
In FIG. 3a, 201 is a serial-parallel converter, 20
2, 203 is a register, 204 is a flip-flop, 205 is an adder, 206 is a multiplier, 207 is a gate, 208 is an accumulator, 209 is a constant multiplier, 2
10 is a register, 211 is a flip-flop, 2
12, 213, and 214 are counters, 215 is a gate, 216 is a microprocessor, and 217 is a memory. To explain the operation according to the diagram, the received signal x input from the receiving side input terminal 2 in FIG.
j is transferred to the serial-parallel converter 201, and when L signals are accumulated in the serial-parallel converter 201, they are transferred to the registers 202, 203 and the flip-flop 204. register 2
02, 203 and the flip-flop 204 circulate synchronously, so that the signals of the multiplier 206
x j x j is determined and transferred to the accumulator 208. In the accumulator 208, the signal x from the multiplier 206
Cumulative value of j x j

【式】を求める。カウンタ21 2はクロツクパルスL個毎に信号を出し、累積器
208の内容を、定数倍器209に送る。定数倍
器209では、累積器208からの値
Find [formula]. Counter 212 outputs a signal every L clock pulses and sends the contents of accumulator 208 to constant multiplier 209. In the constant multiplier 209, the value from the accumulator 208

【式】 に対して、定数(1/L)をかけ、レジスタ21
0に送る。カウンタ212からの信号はマイクロ
プロセツサ216の割込み線を通じて、マイクロ
プロセツサ216に、レジスタ210内の信号を
読むように指示を与える。これに対し、マイクロ
プロセツサ216は、通常の計算機の動作で、レ
ジスタ210内の信号をメモリ217内の特定番
地に書き込む。 一方、カウンタ213はクロツクパルス(L+
1)個毎に信号を出すため、フリツプフロツプ2
11は、図3bのようにクロツクパルスL個毎に
引き続くクロツクパルス1、2、3……個の間、
状態“1”を保ち、その間ゲート207は閉じら
れる。図3bで300はクロツクパルス、301
はカウンタ212の出力、302はカウンタ21
3の出力、303はフリツプフロツプ211の状
態を示している。このため、レジスタ203内の
信号は、クロツクパルスL個毎にレジスタ202
内の信号に対して1個ずつ変位して、図3cに示
す通りとなる。図3cで400はレジスタ202
内の信号、401,402,403は各々L、
2L、3L個のクロツクパルス後のレジスタ203
およびフリツプフロツプ204内の信号である。
その結果、前と同様にしてレジスタ210には順
次、信号
[Formula] is multiplied by a constant (1/L), and register 21
Send to 0. The signal from counter 212 is passed through the interrupt line of microprocessor 216 to instruct microprocessor 216 to read the signal in register 210. On the other hand, microprocessor 216 writes the signal in register 210 to a specific address in memory 217 using normal computer operation. On the other hand, the counter 213 receives the clock pulse (L+
1) Flip-flop 2 to output signals individually
11 is for every L clock pulses and between consecutive clock pulses 1, 2, 3... as shown in FIG.
The state "1" is maintained, during which the gate 207 is closed. In Figure 3b, 300 is a clock pulse, 301
is the output of the counter 212, 302 is the output of the counter 21
The output of 3, 303, indicates the state of flip-flop 211. Therefore, the signal in the register 203 is changed to the register 203 every L clock pulses.
The result is as shown in FIG. 3c. 400 in FIG. 3c is the register 202
The signals 401, 402, 403 are each L,
Register 203 after 2L and 3L clock pulses
and the signals in flip-flop 204.
As a result, the register 210 sequentially receives the signals as before.

【式】【formula】

【式】……が転送される。カウン タ214はカウンタ212の信号をM個計数する
と、ゲート215を閉じ、その結果レジスタ21
0内のM個の信号がマイクロプロセツサ216に
より、メモリ217に取り込まれる。 マイクロプロセツサ216は、レジスタ210
から取り込まれたメモリ217内のデータを用い
て式(1)、(2)、(3)、(4)、(5)、(6)に合致するように作
成されたソフトウエアに従いa1 (M)、a2 (M)、…
…、aM (M)を求め、それを用いて逆行列Qを求
め、逆行列Qを行列演算器13に転送する。 (発明の効果) 本発明を用いた場合、従来の方式に比して、エ
コーキヤンセラの収束速度は早くまた打消量も大
きくなる。 また、先願である特願昭53−57129号(エコー
制御方式)および特願昭53−165796号(エコー制
御方式)と異なり、制御が容易になるため構成が
簡易となり集積回路で実現することが容易となる
という利点がある。 以上述べたように、本発明は若干の計算量およ
びハードウエアの増加のみで、エコーキヤンセラ
の打消量、収束速度等の性能を飛躍的に向上させ
るものであり、従来のエコーキヤンセラで使用さ
れていたセンタクリツパ等の付属物をも取り除く
ことも可能とする効果がある。
[Formula]... is transferred. When the counter 214 counts M signals from the counter 212, it closes the gate 215, and as a result, the register 21
M signals within 0 are loaded into memory 217 by microprocessor 216 . Microprocessor 216 registers 210
A 1 ( M) , a 2 (M) ,…
. _ (Effects of the Invention) When the present invention is used, the convergence speed of the echo canceller is faster and the amount of cancellation is larger than in the conventional method. Also, unlike the earlier applications, Japanese Patent Application No. 53-57129 (echo control method) and Japanese Patent Application No. 53-165796 (echo control method), control is easier and the configuration is simpler and can be realized using an integrated circuit. This has the advantage that it is easy to do. As described above, the present invention dramatically improves the performance of the echo canceller, such as the amount of cancellation and convergence speed, with only a slight increase in the amount of calculation and hardware. This also has the effect of making it possible to remove attachments such as the center clipper that had been attached.

【図面の簡単な説明】[Brief explanation of the drawing]

図1は本発明によるエコーキヤンセラの構成例
を示すブロツク図、図2は本発明に用いる行列演
算器の構成例図、図3aは本発明に用いる回帰係
数算出器の詳細な構成例図、図3b,cは図3a
の回帰係数算出器の動作を説明するための図であ
る。
FIG. 1 is a block diagram showing a configuration example of an echo canceller according to the present invention, FIG. 2 is a configuration example diagram of a matrix calculator used in the present invention, and FIG. 3a is a detailed configuration example diagram of a regression coefficient calculator used in the present invention. Figure 3b,c is Figure 3a
FIG. 3 is a diagram for explaining the operation of the regression coefficient calculator of FIG.

Claims (1)

【特許請求の範囲】[Claims] 1 逐次受信信号とエコー信号を用いてエコーパ
スの伝送特性を推定しつつ擬似エコー信号を作成
し前記エコー信号から該擬似エコー信号を差引く
ことにより前記エコー信号を打消す適応形エコー
キヤンセラにおいて、予め定めた時間長毎の前記
受信信号を一定の自己回帰係数を有する自己回帰
モデルの出力信号とみなして該時間長内の受信信
号により得られる自己回帰係数を用いて前記受信
信号の自己相関行列の逆行列を求める回帰係数算
出器と、前記受信信号と前記逆行列を用いて修正
用ベクトルを作成する行列演算器と、エコーパス
の推定伝送特性を記憶する記憶装置と、前記記憶
装置の内容をエコーキヤンセラ出力と前記修正用
ベクトル及び前記記憶装置の内容を用いて学習に
よる同定法に従つて修正する修正器と、前記記憶
装置の内容と前記受信信号により前記擬似エコー
信号を作成する装置とを備えたことを特徴とする
エコー制御方式。
1. An adaptive echo canceller that generates a pseudo echo signal while estimating the transmission characteristics of an echo path using successive received signals and echo signals, and cancels the echo signal by subtracting the pseudo echo signal from the echo signal, The received signal for each predetermined time length is regarded as an output signal of an autoregressive model having a certain autoregressive coefficient, and the autocorrelation matrix of the received signal is calculated using the autoregressive coefficient obtained by the received signal within the time length. a regression coefficient calculator that calculates an inverse matrix of , a matrix calculator that creates a correction vector using the received signal and the inverse matrix, a storage device that stores estimated transmission characteristics of the echo path, and a storage device that stores the estimated transmission characteristics of the echo path; a corrector that corrects according to a learning identification method using an echo canceller output, the correction vector, and the contents of the storage device; and a device that creates the pseudo echo signal using the contents of the storage device and the received signal. An echo control method characterized by:
JP7443579A 1979-06-12 1979-06-12 Echo control system Granted JPS55166349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7443579A JPS55166349A (en) 1979-06-12 1979-06-12 Echo control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7443579A JPS55166349A (en) 1979-06-12 1979-06-12 Echo control system

Publications (2)

Publication Number Publication Date
JPS55166349A JPS55166349A (en) 1980-12-25
JPS6161579B2 true JPS6161579B2 (en) 1986-12-26

Family

ID=13547133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7443579A Granted JPS55166349A (en) 1979-06-12 1979-06-12 Echo control system

Country Status (1)

Country Link
JP (1) JPS55166349A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01116690A (en) * 1987-10-30 1989-05-09 Fujitsu Ltd Logical computation circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816132B2 (en) * 2006-02-23 2011-11-16 マックス株式会社 Air conditioner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01116690A (en) * 1987-10-30 1989-05-09 Fujitsu Ltd Logical computation circuit

Also Published As

Publication number Publication date
JPS55166349A (en) 1980-12-25

Similar Documents

Publication Publication Date Title
JPS5829012B2 (en) Echo control method
US5289539A (en) Echo canceller using impulse response estimating method
US5856970A (en) Multi-channel echo cancellation method and apparatus
US5008923A (en) Testable echo cancelling method and device
JPH08288890A (en) Method and device for adaptive type filtering
US9544422B2 (en) Acoustic echo suppression
JPH0527287B2 (en)
JP2654894B2 (en) Echo canceller and method therefor
US6865270B1 (en) Echo cancellation method and apparatus
JPH09153846A (en) Echo canceler
US6697486B1 (en) Echo canceler and operating method
Valero et al. A state-space partitioned-block adaptive filter for echo cancellation using inter-band correlations in the Kalman gain computation
JPS6161579B2 (en)
JPS6050092B2 (en) Adaptive control echo rejection device
JP4417553B2 (en) Control method and apparatus for filter adaptation in noisy environments
JPS5831129B2 (en) Echo control method
JPH09261135A (en) Acoustic echo erasion device
JP2576767B2 (en) Echo cancellation method and echo canceller
JPH1168518A (en) Coefficient updating circuit
JPS5949027A (en) Echo canceller controlling system
JPH05252079A (en) Echo canceller
JP2551183B2 (en) FIR echo canceller by high speed projection method
JPH03127518A (en) Echo canceller
JPH0448005B2 (en)
JPH07212278A (en) Echo erasing device