JPS6161570B2 - - Google Patents
Info
- Publication number
- JPS6161570B2 JPS6161570B2 JP54085047A JP8504779A JPS6161570B2 JP S6161570 B2 JPS6161570 B2 JP S6161570B2 JP 54085047 A JP54085047 A JP 54085047A JP 8504779 A JP8504779 A JP 8504779A JP S6161570 B2 JPS6161570 B2 JP S6161570B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- level
- amplifier
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はデータ通信システム等に用いられる自
動利得制御装置（AGC；Automatic Gain
Control）に関する。[Detailed Description of the Invention] The present invention is an automatic gain control device (AGC) used in data communication systems, etc.
Control).
一般に、データ通信システムは電話回線を中心
に構成されており、従つて、デイジタル信号をこ
のような回線によつて伝送するために、音声信号
と同様なアナログ信号への変換およびこの逆変換
を行う変復調装置が回線端末に備えられている。
この場合、伝送されたアナログ信号はフエーデイ
ング等により電圧レベルが変動することがあり、
この変動は変復調装置の受信側における復調器の
動作に対して好ましくない。このような電圧レベ
ルの変動を抑止し、常にほぼ一定の出力レベルを
保持する手段として、自動利得制御装置が復調器
の前段に接続されている。たとえば、自動利得制
御装置は０〜−40dBの電圧レベルを±0.5dBの電
圧レベルに圧縮する。 In general, data communication systems are configured mainly around telephone lines, and therefore, in order to transmit digital signals over such lines, they must be converted into analog signals similar to voice signals, and vice versa. A modem is provided at the line terminal.
In this case, the voltage level of the transmitted analog signal may fluctuate due to fading, etc.
This variation is undesirable for the operation of the demodulator on the receiving side of the modem. As a means for suppressing such voltage level fluctuations and always maintaining a substantially constant output level, an automatic gain control device is connected upstream of the demodulator. For example, automatic gain control compresses voltage levels from 0 to -40 dB to voltage levels of ±0.5 dB.
従来、自動利得制御装置は、出力電圧を制御電
圧とし、この制御電圧が所定の値に保持されるよ
うに利得が自動的に設定される負帰還回路として
構成されている。入力信号のダイナミツクレンジ
が大きくなるにつれて、このような自動利得制御
装置の初期における正常動作までの時間、すなわ
ち引込み時間は長くなるという現象があり、この
引込み時間を短かくするために、従来、制御電圧
を送出する平滑回路の時定数を初期において小さ
く、次に大きくするという２段制御によつて引込
み時間を小さくしていた。しかしながら、この従
来形においても、自動利得制御装置に用いられて
いる演算増幅器のドライブ能力から、たとえ平滑
回路の時定数を初期において小さくしても引込み
時間に限界があり、この限界以上に引込みを早く
できないという問題点がある。 Conventionally, an automatic gain control device is configured as a negative feedback circuit in which the output voltage is used as a control voltage and the gain is automatically set so that the control voltage is maintained at a predetermined value. As the dynamic range of the input signal increases, there is a phenomenon that the time it takes for such an automatic gain control device to operate normally at the initial stage, that is, the pull-in time, becomes longer. The pull-in time was reduced by two-stage control in which the time constant of the smoothing circuit that sends out the control voltage was initially made small and then made large. However, even in this conventional type, there is a limit to the pull-in time even if the time constant of the smoothing circuit is initially small due to the drive ability of the operational amplifier used in the automatic gain control device, and the pull-in time is limited beyond this limit. The problem is that it cannot be done quickly.
本発明の目的は、自動利得制御装置への本来の
入力信号がない場合に、この本来の入力信号レベ
ルより低いレベルの信号を電圧制御増幅器に印加
させるという着想にもとづき、本来の入力信号が
ない場合低いレベルの信号を電圧制御増幅器に印
加して電圧制御増幅器の制御電圧をあるレベルに
保持し、しかる後に本来の入力信号が印加された
場合には制御電圧をそのレベルから所定レベルに
立上るようにし、これにより、自動利得制御装置
の引込みを安定且つ確実に高速にならしめ、前述
の従来形における問題点を解決することにある。 The object of the present invention is based on the idea that when there is no original input signal to an automatic gain control device, a signal at a level lower than the original input signal level is applied to a voltage controlled amplifier. In this case, a low level signal is applied to the voltage controlled amplifier to maintain the control voltage of the voltage controlled amplifier at a certain level, and then when the original input signal is applied, the control voltage is raised from that level to a predetermined level. The object of the present invention is to make the automatic gain control device stably and reliably perform high-speed retraction, thereby solving the above-mentioned problems in the conventional type.
以下、図面により本発明を説明する。 The present invention will be explained below with reference to the drawings.
第１図は従来の自動利得制御装置のブロツク回
路図である。 FIG. 1 is a block circuit diagram of a conventional automatic gain control device.
第１図において、電圧制御増幅器１は増幅器
２、整流器３および平滑器４からなる負帰還ルー
プによつて利得が自動的に制御され、入力信号
「ａ」の電圧Viはほぼ一定レベルの電圧Voに変換
される。たとえば、０〜−40dBの電圧レベルの
入力電圧Viが±0.5dBの電圧レベルの出力電圧Vo
に変換される。このような自動利得制御装置の引
込みを早くするために、すなわち、入力電圧Vi
の印加後に電圧制御増幅器１の制御信号「ｃ」を
早く安定化させるために、平滑器４の時定数を２
段階制御している。すなわち、平滑器４において
は、抵抗４１（抵抗値R1）、抵抗４２（抵抗値
R2）およびキヤパシタ４３（容量Ｃ）が設けられ
ており、スイツチ４４によつて２つの時定数t1
（＝R1×Ｃ）およびt2（＝R2×Ｃ）が選択され
る。このスイツチ４４の制御はキヤリア検出器５
によつて行われる。このキヤリア検出器５は入力
電圧Viが所定電圧レベル以上、たとえば−40dB
以上か否かを検出するためのものであり、入力電
圧Viが前記所定電圧レベル以上になつた場合に
入力信号有りと判別して高レベル「Ｈ」の信号を
送出し、逆の場合に入力信号なしと判別して低レ
ベル「Ｌ」の信号を送出する。このようにして、
入力信号有りと判別されると、スイツチ制御部４
４Ｓによりスイツチ４４は図示のごとく抵抗４１
側に傾倒され、時定数はt1となる。従つて、制御
電圧Vcは比較的早く立上る。さらに一定の遅延
時間に、スイツチ制御部４４Ｓによりスイツチ４
４は図示とは反対に抵抗４２側に傾倒され、時定
数はt2（＞t1）に変わる。これにより、制御電圧
Vcは比較的遅く立上り安定電圧となる。このよ
うに、制御電圧Vcを２段階制御することにより
制御電圧Vcを比較的早く立上らせ、自動利得制
御装置の引込みを早くさせている。しかしなが
ら、制御電圧Vcは零レベルから立上るために、
たとえ、初期の段階で時定数を小さくしても、電
圧制御増幅器１のドライブ能力から、ある限界以
上に引込みを早くできない。第１図の装置の動作
をさらに詳細に説明する。 In FIG. 1, the gain of a voltage controlled amplifier 1 is automatically controlled by a negative feedback loop consisting of an amplifier 2, a rectifier 3, and a smoother 4, and the voltage Vi of an input signal "a" is set to a voltage Vo at a substantially constant level. is converted to For example, the input voltage Vi with a voltage level of 0 to -40 dB is the output voltage Vo with a voltage level of ±0.5 dB.
is converted to In order to make the pull-in of such an automatic gain control device faster, i.e., input voltage Vi
In order to quickly stabilize the control signal "c" of the voltage control amplifier 1 after the application of , the time constant of the smoother 4 is set to 2
It is controlled in stages. That is, in the smoother 4, the resistor 41 (resistance value R 1 ), the resistor 42 (resistance value
R 2 ) and a capacitor 43 (capacitance C), and a switch 44 controls two time constants t 1
(=R 1 ×C) and t 2 (=R 2 ×C) are selected. This switch 44 is controlled by the carrier detector 5.
It is carried out by. This carrier detector 5 has an input voltage Vi higher than a predetermined voltage level, for example -40 dB.
This is to detect whether or not the input voltage Vi exceeds the predetermined voltage level, and if the input voltage Vi exceeds the predetermined voltage level, it is determined that there is an input signal and sends out a high level "H"signal; It determines that there is no signal and sends out a low level "L" signal. In this way,
When it is determined that there is an input signal, the switch control unit 4
4S causes the switch 44 to turn on the resistor 41 as shown in the figure.
tilted to the side, the time constant becomes t 1 . Therefore, the control voltage Vc rises relatively quickly. Further, at a certain delay time, the switch control section 44S turns on the switch 4.
4 is tilted toward the resistor 42, contrary to the illustration, and the time constant changes to t 2 (>t 1 ). This allows the control voltage
Vc rises relatively slowly and becomes a stable voltage. In this way, by controlling the control voltage Vc in two stages, the control voltage Vc is raised relatively quickly, and the automatic gain control device is pulled in quickly. However, since the control voltage Vc rises from zero level,
Even if the time constant is made small in the initial stage, the voltage control amplifier 1 cannot be pulled in faster than a certain limit due to its drive ability. The operation of the apparatus shown in FIG. 1 will be explained in more detail.
第２図Ａ〜第２図Ｄは第１図の装置内に現われ
る信号のタイミング波形図である。第２図Ａ〜第
２図Ｄを参照して第１図の装置の動作を説明す
る。第２図Ａに示すような入力信号「ａ」が自動
利得制御装置に入力させると、キヤリア検出器５
は所定レベル以上の波形を検出して第２図Ｂに示
すような矩形波の信号「ｂ」を送出する。この場
合、出力が高レベル「Ｈ」のとき入力信号有りと
し、他方、低レベル「Ｌ」のとき入力信号なしと
判別する。このような信号「ｂ」を受信してスイ
ツチ制御部４４Ｓは、一定時間t0、スイツチ４４
を抵抗４１に傾倒させ、しかる後にスイツチ４４
を抵抗４２に傾倒させる。このように、始め、時
定数を小さくし、次に時定数を大きくするという
２段階制御により、信号「ｃ」の制御電圧Vcは
第２図Ｃに示すように立上り、時間Ｔ後に安定な
定常電圧となる。この制御信号「ｃ」に応答して
電圧制御増幅器１の出力信号「ｄ」は第２図Ｄに
示すごとくなる。しかしながら、制御電圧Vcは
第２図Ｃに示すように零レベルから立上るため
に、たとえ、初期の時間t0において立上りを早め
てもある限界以上に引込みを早くできない。 2A-2D are timing waveform diagrams of signals appearing within the apparatus of FIG. 1. The operation of the apparatus shown in FIG. 1 will be explained with reference to FIGS. 2A to 2D. When an input signal "a" as shown in FIG. 2A is input to the automatic gain control device, the carrier detector 5
detects a waveform of a predetermined level or higher and sends out a rectangular wave signal "b" as shown in FIG. 2B. In this case, when the output is at a high level "H", it is determined that there is an input signal, and when the output is at a low level "L", it is determined that there is no input signal. Upon receiving such a signal "b", the switch control section 44S turns on the switch 44 for a certain period of time t0 .
is tilted to resistor 41, and then switch 44 is turned on.
is tilted toward the resistor 42. In this way, through two-step control in which the time constant is first made small and then the time constant is made large, the control voltage Vc of the signal "c" rises as shown in Figure 2C, and after time T it reaches a stable steady state. voltage. In response to this control signal "c", the output signal "d" of the voltage control amplifier 1 becomes as shown in FIG. 2D. However, since the control voltage Vc rises from the zero level as shown in FIG. 2C, even if the rise is accelerated at the initial time t0 , the pull-in cannot be accelerated beyond a certain limit.
第３図は本発明の一実施例としての自動利得制
御装置のブロツク回路図である。第３図におい
て、第１図における構成要素と同一な要素につい
ては同一の参照番号を付してある。すなわち、第
１図の装置に加えて、発振器６と加算器７とが設
けられている。発振器６は所定レベル以下の信
号、たとえば−40dBの電圧レベル以下の信号
「ｅ」（以下、イニシヤライズ信号とする）を発生
するものであり、キヤリア検出器５の信号「ｂ」
に応答して動作する。たとえば、信号「ｂ」の電
圧が低レベル「Ｌ」の場合に発振器６はイニシヤ
ライズ信号を加算器７に送出し、逆に、信号
「ｂ」の電圧が高レベル「Ｈ」の場合に発振器６
はイニシヤライズ信号を送出しない。従つて、加
算器７は所定レベル以上の入力信号「ａ」あるい
はイニシヤライズ信号「ｅ」のどちらか一方のみ
を電圧制御増幅器１に送出する。さらに詳細に第
３図の装置の動作を説明する。 FIG. 3 is a block circuit diagram of an automatic gain control device as an embodiment of the present invention. In FIG. 3, the same reference numerals are given to the same elements as those in FIG. 1. That is, in addition to the device shown in FIG. 1, an oscillator 6 and an adder 7 are provided. The oscillator 6 generates a signal below a predetermined level, for example, a signal "e" (hereinafter referred to as an initialization signal) below a voltage level of -40 dB, and the signal "b" from the carrier detector 5.
operates in response to. For example, when the voltage of the signal "b" is a low level "L", the oscillator 6 sends an initialization signal to the adder 7, and conversely, when the voltage of the signal "b" is a high level "H", the oscillator 6 sends an initialization signal to the adder 7.
does not send an initialization signal. Therefore, the adder 7 sends only either the input signal "a" or the initialization signal "e" having a predetermined level or higher to the voltage control amplifier 1. The operation of the apparatus shown in FIG. 3 will be explained in more detail.
第４図Ａ〜第４図Ｆは第３図の装置内に現われ
る信号のタイミング波形図である。第４図Ａ〜第
４図Ｆを参照して第３図の装置の動作を説明す
る。第４図Ａに示すような入力信号「ａ」が自動
利得制御装置に入力されると、キヤリア検出器５
は所定レベル以上の波形を検出して第４図Ｂに示
すような矩形波の信号「ｂ」を平滑器４と発振器
６とに送出する。この信号「ｂ」に応答して発振
器６は第４図Ｃに示すような信号「ｅ」を送出す
る。この場合、信号「ｂ」の電圧が低レベル
「Ｌ」の場合に発振器６は一定の周波数且つ本来
の入力信号「ａ」の電圧レベルより低い電圧レベ
ルの信号を送出し、逆に信号「ｂ」の電圧が高レ
ベル「Ｈ」の場合に発振器６は零レベル出力を保
持する。このような信号「ｅ」と本来の入力信号
「ａ」とが加算器７によつて加算され、この加算
結果「ｆ」が電圧制御増幅器１の入力信号とな
る。従つて、電圧制御増幅器１の入力信号は零レ
ベルにならないために、制御信号「ｃ」は第４図
Ｅに示すように早く立上る。すなわち、安定電圧
までの立上り時間T′は第２図Ｃに示した従来装
置における立上り時間Ｔに比べて非常に小さい。
このような制御信号「ｃ」に応答して電圧制御増
幅器１は第４図Ｆに示すような出力信号「ｄ」を
送出する。このように、信号「ｃ」の制御電圧
Vcが零レベルより高いレベルから立上るため
に、自動利得制御装置の引込みは安定且つ確実に
高速となる。 4A-4F are timing waveform diagrams of signals appearing within the apparatus of FIG. 3. The operation of the apparatus shown in FIG. 3 will be explained with reference to FIGS. 4A to 4F. When the input signal "a" as shown in FIG. 4A is input to the automatic gain control device, the carrier detector 5
detects a waveform of a predetermined level or higher and sends a rectangular wave signal "b" as shown in FIG. 4B to the smoother 4 and the oscillator 6. In response to this signal "b", the oscillator 6 sends out a signal "e" as shown in FIG. 4C. In this case, when the voltage of the signal "b" is at a low level "L", the oscillator 6 sends out a signal with a constant frequency and a voltage level lower than the voltage level of the original input signal "a"; ” is at a high level “H”, the oscillator 6 maintains a zero level output. Such a signal "e" and the original input signal "a" are added by the adder 7, and the addition result "f" becomes the input signal of the voltage control amplifier 1. Therefore, since the input signal of the voltage control amplifier 1 does not reach the zero level, the control signal "c" rises quickly as shown in FIG. 4E. That is, the rise time T' until the voltage reaches a stable voltage is much smaller than the rise time T in the conventional device shown in FIG. 2C.
In response to such a control signal "c", the voltage controlled amplifier 1 sends out an output signal "d" as shown in FIG. 4F. In this way, the control voltage of signal "c"
Since Vc rises from a level higher than the zero level, the automatic gain control device pulls in stably and reliably at high speed.
第５図は第４図の装置の詳細な回路図である。
第５図において、電圧制御増幅器１は、演算増幅
器１１とこの増幅器１１の利得を決定する抵抗素
子１２，１３，１４および１５とから構成されて
おり、この場合、抵抗素子１３および１５は、た
とえば、MOS（金属―酸化膜―半導体）トラン
ジスタであり、制御信号「ｃ」の電圧Vcをゲー
トに印加することによりソース―ドレイン間のチ
ヤネル抵抗を変化させるようにしてある。また、
この２つのチヤネル抵抗値は制御電圧Vcに対し
て互いに逆に変化するようにしてあり、たとえ
ば、各素子１３および１５はｎ形MOSトランジ
スタおよびｐ形MOSトランジスタで構成してあ
る。負帰還ループにおける増幅器２はたとえば、
演算増幅器２１を中心に構成され、整流器３はた
とえばダイオード３′である。また、平滑器４に
おけるスイツチ４４およびスイツチ制御部４４Ｓ
は、２つの遅延回路４５および４６と、アンドゲ
ート４７，４８，４９と、インバータ５０とから
構成されている。たとえば、信号「ｂ」の電圧が
低レベル「Ｌ」から高レベル「Ｈ」に変化した場
合を想定する。この場合、始めにＡ点の電位が上
昇し、この後にＢ点の電位が上昇する。従つて、
Ｂ点の電位が上昇するまでは、アンドゲート４７
が導通状態にあり、平滑器４の時定数は抵抗４１
とキヤパシタ４３とによつて決定され、Ｂ点の電
位が上昇すると、平滑器４の時定数は抵抗４２と
キヤパシタ４３とによつて決定されることにな
り、これにより、平滑器４の時定数は２段制御さ
れる。また、キヤリア検出器５は、演算増幅器よ
りなる増幅器５１と、ダイオードよりなる整流器
５２と、抵抗およびキヤパシタよりなる平滑器５
３と、ヒステリシス回路５４とから構成される。
このヒステリシス回路５４はＣ点における電圧レ
ベルが、たとえば、−43dB以上になつたときに高
レベル信号「Ｈ」を送出し、他方、Ｃ点における
電圧レベルが、たとえば、−48dB以下になつたと
きに低レベル信号「Ｌ」を送出する。また、発振
器６は、反転増幅器としての演算増幅器６１と遅
延回路６２，６３および６４とからなる移相形発
振部、正転増幅器としての演算増幅器６５、およ
び発振信号「ｅ」を送出あるいは停止するための
トランジスタ６６から構成される。たとえば、キ
ヤリア検出器５の信号「ｂ」の電圧レベルが高レ
ベル「Ｈ」の場合に、トランジスタ６６が導通し
てＤ点が接地電位となるために発振信号は停止す
る。逆に、キヤリア検出器５の信号「ｂ」の電圧
レベルが低レベル「Ｌ」の場合に、トランジスタ
６６が非導通であるためにＤ点の電位は接地電位
にならず、従つて、発振信号は送出される。さら
にまた、加算器７は演算増幅器７１、抵抗７２，
７３および７４から構成されている。このよう
に、第４図の装置は具体的素子を用いて構成する
ことができる。なお、第５図において、平滑器４
の時定数を２段制御できるように構成してある
が、３段以上の多段制御できるように構成するこ
ともできる。 FIG. 5 is a detailed circuit diagram of the device of FIG. 4.
In FIG. 5, the voltage controlled amplifier 1 is composed of an operational amplifier 11 and resistance elements 12, 13, 14 and 15 that determine the gain of the amplifier 11. In this case, the resistance elements 13 and 15 are, for example, , is a MOS (metal-oxide-semiconductor) transistor, and the channel resistance between the source and drain is changed by applying the voltage Vc of the control signal "c" to the gate. Also,
These two channel resistance values are made to change inversely to each other with respect to the control voltage Vc. For example, each element 13 and 15 is composed of an n-type MOS transistor and a p-type MOS transistor. The amplifier 2 in the negative feedback loop is, for example,
It is composed mainly of an operational amplifier 21, and the rectifier 3 is, for example, a diode 3'. Moreover, the switch 44 and the switch control section 44S in the smoother 4
is composed of two delay circuits 45 and 46, AND gates 47, 48, 49, and an inverter 50. For example, assume that the voltage of the signal "b" changes from a low level "L" to a high level "H". In this case, the potential at point A rises first, and then the potential at point B rises. Therefore,
Until the potential at point B rises, the AND gate 47
is in a conductive state, and the time constant of the smoother 4 is equal to the resistance 41.
When the potential at point B increases, the time constant of the smoother 4 is determined by the resistor 42 and the capacitor 43, and as a result, the time constant of the smoother 4 increases. is controlled in two stages. The carrier detector 5 also includes an amplifier 51 made of an operational amplifier, a rectifier 52 made of a diode, and a smoother 5 made of a resistor and a capacitor.
3 and a hysteresis circuit 54.
This hysteresis circuit 54 sends out a high level signal "H" when the voltage level at point C becomes, for example, -43 dB or more, and on the other hand, when the voltage level at point C becomes, for example, -48 dB or less. A low level signal “L” is sent to the Further, the oscillator 6 includes a phase-shifted oscillation section consisting of an operational amplifier 61 as an inverting amplifier and delay circuits 62, 63, and 64, an operational amplifier 65 as a non-inverting amplifier, and a circuit for transmitting or stopping the oscillation signal "e". It is composed of a transistor 66. For example, when the voltage level of the signal "b" of the carrier detector 5 is a high level "H", the transistor 66 becomes conductive and the point D becomes the ground potential, so that the oscillation signal stops. Conversely, when the voltage level of the signal "b" of the carrier detector 5 is low level "L", the potential at point D does not reach the ground potential because the transistor 66 is non-conductive, and therefore the oscillation signal is sent. Furthermore, the adder 7 includes an operational amplifier 71, a resistor 72,
73 and 74. In this way, the device of FIG. 4 can be constructed using specific elements. In addition, in FIG. 5, the smoother 4
Although the time constant is configured to be able to be controlled in two stages, it can also be configured to be able to be controlled in three or more stages.
本発明によれば、本来の入力信号がない場合に
電圧制御増幅器の入力に比較的低レベルの信号を
印加して制御電圧をあるレベルに保持してあるた
めに、本来の入力信号が入力された場合にはその
レベルから所定レベルに立上ることができ、これ
により、自動利得制御装置の引込みを安定且つ確
実に高速にすることができ、前述の従来形におけ
る問題点の解決に役立つものである。 According to the present invention, when there is no original input signal, a relatively low level signal is applied to the input of the voltage control amplifier to maintain the control voltage at a certain level, so that the original input signal is not input. In this case, it is possible to rise to a predetermined level from that level, thereby making it possible to stably and reliably speed up the pull-in of the automatic gain control device, which is useful in solving the problems of the conventional type described above. be.
第１図は従来の自動利得制御装置のブロツク回
路図、第２図Ａ〜第２図Ｄは第１図の装置内に現
われる信号のタイミング波形図、第３図は本発明
の一実施例としての自動利得制御装置のブロツク
回路図、第４図Ａ〜第４図Ｆは第３図の装置内に
現われる信号のタイミング波形図、第５図は第４
図の装置の詳細な回路図である。
１…電圧制御増幅器、２…増幅器、３…整流
器、４…平滑器、５…キヤリア検出器、６…発振
器、７…加算器。
FIG. 1 is a block circuit diagram of a conventional automatic gain control device, FIGS. 2A to 2D are timing waveform diagrams of signals appearing in the device of FIG. 1, and FIG. 3 is an embodiment of the present invention. 4A to 4F are timing waveform diagrams of signals appearing in the device of FIG. 3, and FIG.
2 is a detailed circuit diagram of the device shown in the figure; FIG. DESCRIPTION OF SYMBOLS 1... Voltage control amplifier, 2... Amplifier, 3... Rectifier, 4... Smoother, 5... Carrier detector, 6... Oscillator, 7... Adder.
Claims (1)
幅器１を具備し、前記出力信号を所定レベルに自
動的に設定する自動利得制御装置において、 該自動利得制御装置への入力信号のレベルを判
別し、予め設定された所定レベルに応じて入力信
号が有無と判別した出力信号を送出する検出器５
と、 前記入力信号が無しと判別した該検出器５から
の出力信号によつて前記所定レベル以下の低レベ
ルの信号を発生する信号発生器６と、 該信号発生器６から発生した低レベルの信号ま
たは前記検出器５によつて有りと判別された入力
信号のいずれか一方を前記増幅器１に印加する加
算器７と を具備することを特徴とする自動利得制御装置。[Claims] 1. An automatic gain control device that includes an amplifier 1 whose gain is controlled by negative feedback of an output signal, and automatically sets the output signal to a predetermined level, comprising: A detector 5 that determines the level of the input signal and sends out an output signal that determines whether or not the input signal is present according to a predetermined level set in advance.
and a signal generator 6 that generates a low level signal below the predetermined level based on the output signal from the detector 5 that has determined that the input signal is absent; An automatic gain control device comprising: an adder 7 that applies either the input signal or the input signal determined to be present by the detector 5 to the amplifier 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8504779A JPS5610719A (en) | 1979-07-06 | 1979-07-06 | Automatic gain control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8504779A JPS5610719A (en) | 1979-07-06 | 1979-07-06 | Automatic gain control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5610719A JPS5610719A (en) | 1981-02-03 |
| JPS6161570B2 true JPS6161570B2 (en) | 1986-12-26 |
Family
ID=13847754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8504779A Granted JPS5610719A (en) | 1979-07-06 | 1979-07-06 | Automatic gain control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5610719A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613062B2 (en) * | 1987-09-11 | 1997-05-21 | 株式会社トスカ | Connection type tying tool |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4471324A (en) * | 1982-01-19 | 1984-09-11 | Dbx, Inc. | All NPN variably controlled amplifier |
| JPS6094775A (en) * | 1983-10-27 | 1985-05-27 | Mitsubishi Electric Corp | Semiconductor memory and manufacture thereof |
| JPH0728192B2 (en) * | 1987-08-18 | 1995-03-29 | 日本電気株式会社 | AGC circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49106711A (en) * | 1973-02-12 | 1974-10-09 |
-
1979
- 1979-07-06 JP JP8504779A patent/JPS5610719A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49106711A (en) * | 1973-02-12 | 1974-10-09 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2613062B2 (en) * | 1987-09-11 | 1997-05-21 | 株式会社トスカ | Connection type tying tool |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5610719A (en) | 1981-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560949A (en) | High speed AGC circuit | |
| US4360787A (en) | Digitally controlled wide ranch automatic gain control | |
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US4709403A (en) | Apparatus for controlling output power of transmitter | |
| US4353037A (en) | Amplifier protection circuit | |
| EP0786859A2 (en) | Power amplifying circuit and method | |
| US4119922A (en) | Circuit for automatic volume compression or volume expansion | |
| US4115741A (en) | Fast attack automatic gain control circuit | |
| US3953676A (en) | Digital control of a loudspeaking telephone system | |
| JPS6161570B2 (en) | ||
| US4458209A (en) | Adaptive power control circuit | |
| US4176286A (en) | Signal translator with squelch | |
| JPS5854535B2 (en) | automatic gain control device | |
| KR890003193A (en) | A loudspeaker | |
| US2969486A (en) | Voice-operated control system | |
| GB2059202A (en) | Digitally controlled wide range automatic gain control | |
| US3962639A (en) | System for reducing radio communication frequency bandwidth and increasing number of channels available | |
| JPH098578A (en) | Step attenuator for high frequency | |
| US4736458A (en) | Receiver provided with an automatic frequency control loop | |
| AU631421B2 (en) | High-frequency amplifier of a radio transmitter | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US2961552A (en) | Transistor amplitude inverter suppressor system | |
| US3027455A (en) | Electronic circuit | |
| JPH05102767A (en) | Transmission power control circuit for radio communication equipment | |
| US5203016A (en) | Signal quality-dependent adaptive recursive integrator |