JPS6151665A - M/t data reading device - Google Patents

M/t data reading device

Info

Publication number
JPS6151665A
JPS6151665A JP17327684A JP17327684A JPS6151665A JP S6151665 A JPS6151665 A JP S6151665A JP 17327684 A JP17327684 A JP 17327684A JP 17327684 A JP17327684 A JP 17327684A JP S6151665 A JPS6151665 A JP S6151665A
Authority
JP
Japan
Prior art keywords
magnetic tape
circuit
signal
phase
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17327684A
Other languages
Japanese (ja)
Inventor
Etsushi Komeno
米野 恵津司
Akitoshi Kitazawa
北沢 昭俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP17327684A priority Critical patent/JPS6151665A/en
Publication of JPS6151665A publication Critical patent/JPS6151665A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To form a sampling clock automatically relative to the recording method of a magnetic tape by controlling the dividing ratio by comparing the phase of a variable dividing output of a reference frequency signal with that of a clock signal written in a magnetic tape. CONSTITUTION:The phase of a reproduction signal of the clock written at the beginning of the magnetic tape, which is read from the magnetic tape by a pulse conversion circuit, and that of the dividing output of the reference frequency signal from an oscillator OSC or variable divider VD are compared in the phase comparing circuit PC. The dividing ratio of the divider VD is determined through a sweep counter SC with reacts to the result to form the sampling clock automatically relative to the recording method of the magnetic tape.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、M/T (磁気テープ)データ読み取り装
置に関するもので、例えば、マイクロコンピュータの外
部記憶装置としてのM/Tデータ読み取り装置に利用し
て有効な技術に関するものである。
Detailed Description of the Invention [Technical Field] The present invention relates to an M/T (magnetic tape) data reading device, and can be effectively used in an M/T data reading device as an external storage device for a microcomputer, for example. It is related to technology.

〔背景技術〕[Background technology]

パーソナルコンピュータ又はマイクロコンピュータの補
助記憶装置してとオーディオカセットテープを利用する
ことが公知である(例えば、(Imオーム社から昭和5
3年4月30日に発行されたrマイクロコンピュータの
基礎」矢田光治著の頁105参照)。しかしながら、カ
セットテープの記録方式は、カンザス シティ スタン
ダード(300ボーでデータの書き込み/読み出しがで
き、マーク(J+理“1”)は2400 Hzの8サイ
クル、スヘース(論理”O”)は1200 Hz (7
) 4サイクル)の他、600ボ一等種々のものがあり
統一されていない。このため、読み取り装置としては、
機種によりボー・レイトが固定されたもの又は切り換え
ができるようになっている。しかしながら、上記切り換
えができるものであっても、その読み出しの前に予めそ
の記録方式に合わせて切り換えを行う必要があるため不
便である。また、上記固定式及び切り換え式のものでも
、上記読み取りデータをサンプリングするためのクロッ
ク信号は固定の発振周波数により形成するものであるの
で、テープの伸び、テープの速度ムラがあると読み数り
が不能になってしまう。
It is known to use audio cassette tapes as auxiliary storage devices for personal computers or microcomputers (for example, from Imohm Co., Ltd. in 1973).
(Refer to page 105 of ``Fundamentals of Microcomputers'' by Mitsuharu Yada, published on April 30, 2003). However, the recording system for cassette tapes is the Kansas City Standard (data can be written/read at 300 baud, the mark (J + logical "1") is 8 cycles of 2400 Hz, and the heath (logical "O") is 1200 Hz ( 7
) 4 cycles), there are various types of 600-bore first class, and they are not unified. Therefore, as a reading device,
Depending on the model, the baud rate is either fixed or switchable. However, even if the above-mentioned switching is possible, it is inconvenient because it is necessary to switch in advance according to the recording method before reading. In addition, even with the fixed type and switchable type, the clock signal for sampling the read data is formed at a fixed oscillation frequency, so if the tape stretches or the tape speed is uneven, the number of readings will decrease. It becomes impossible.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、自動的にM/Tテープの記録方式に
従ったサンプリングパルスを形成することのできるM/
Tデータ読み取り装置を提供することにある。
An object of the present invention is to automatically form sampling pulses according to the M/T tape recording method.
An object of the present invention is to provide a T data reading device.

この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
The above and other objects and novel features of this invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明のa要〕[A essential point of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、基準発振回路で形成された基準周波数信号を
分周する可変分周回路の分周出力と磁気テープに書き込
まれたクロック信号とを位相比較回路に供給し、この位
相比較回路の出力信号により上記可変分周回路の分周比
を切り換えて上記クロック信号と同期したサンプリング
信号を形成するものである。
That is, the divided output of a variable frequency divider circuit that divides the reference frequency signal formed by the reference oscillator circuit and the clock signal written on the magnetic tape are supplied to a phase comparator circuit, and the output signal of this phase comparator circuit The frequency division ratio of the variable frequency divider circuit is switched to form a sampling signal synchronized with the clock signal.

(実施例〕 第1図には、M/Tデータ読み取り装置におけるサンプ
リングパルス発生回路の一実施例のブロック図が示され
ている。
(Embodiment) FIG. 1 shows a block diagram of an embodiment of a sampling pulse generation circuit in an M/T data reading device.

磁気ヘッドにより読み出された信号Dinは、アンプA
 rn pにより増幅され、パルス変換回路PLにより
パルス信号DAとされる。このパルス信号DAは、一方
において位相比較回路PCの一方の入力に供給され、他
方においてデータ読み取り回路(図示せず)に供給され
る。
The signal Din read by the magnetic head is sent to the amplifier A.
It is amplified by rnp and converted into a pulse signal DA by a pulse conversion circuit PL. This pulse signal DA is supplied on the one hand to one input of the phase comparison circuit PC, and on the other hand to a data reading circuit (not shown).

特に制限されないが、水晶発振回路OSCにより形成さ
れた基準周波数信号は、可変分周回路VDにより分周さ
れ、上記位相比較回路PCの他方の入力に供給される。
Although not particularly limited, the reference frequency signal generated by the crystal oscillation circuit OSC is frequency-divided by the variable frequency divider circuit VD and supplied to the other input of the phase comparator circuit PC.

この位相比較回路PCは、再入力信号、言い換えるなら
ば、上記パルス信号DAと分周出力との位相差(周波数
差)に従った直流信号を形成する。この位相比較出力は
、特に制限されないが、上記可変分周回路VDの分周比
を設定する制御回路としてのスイープカウンタSCに供
給される。このスイープカウンタは、上記位相比較出力
に従い上記可変分周回路VDの分周 比を変化させるべ
き計数動作を行う。これにより、可変分周回路VDの分
周比は次々に変化される。
This phase comparison circuit PC forms a re-input signal, in other words, a DC signal according to the phase difference (frequency difference) between the pulse signal DA and the frequency-divided output. Although not particularly limited, this phase comparison output is supplied to a sweep counter SC as a control circuit that sets the frequency division ratio of the variable frequency divider circuit VD. This sweep counter performs a counting operation to change the frequency division ratio of the variable frequency divider circuit VD according to the phase comparison output. As a result, the frequency division ratio of the variable frequency divider circuit VD is successively changed.

このような可変分周動作により、その分周出力と上記パ
ルス信号DAとの位相(周波数)が一致すると、その位
相比較出力によりスイープカウンタSCば、その動作が
停止させられる。したがって、以後可変分周回路VDは
、その時の分周比に従った分周動作を繰り返し行うもの
となる。
When the frequency division output matches the phase (frequency) of the pulse signal DA by such a variable frequency division operation, the operation of the sweep counter SC is stopped by the phase comparison output. Therefore, from now on, the variable frequency divider circuit VD repeatedly performs the frequency division operation according to the frequency division ratio at that time.

このような動作のために、上記磁気テープには、その先
頭部分にデータを読み出すためのクロック信号が書き込
まれるものである。すなわち、第2図のタイミング図に
示すように、上記パルス信号DAは、磁気テープの先頭
アドレス部分に一定のクロックパルスが古き込まれるも
のである。このクロックパルスDAに対して、可変分周
回路VDの初期の分周出力φSの周波数が高いと、その
周波数差動に従った位相比較出力によりスィーブカウン
タは、分周比を大きくするように力1クントアソブを行
う。これにより、分周出力φSの周波数は逆に低下させ
られる。そして、上記クロックパルスDAと分周出力φ
Sとの位相が一致すると、その状態をスイープカウンタ
SCが保持するので、以後可変分周回路VDは、上記ク
ロックパルスDAと同期したパルス信号φSを形成する
ものである。
For such an operation, a clock signal for reading data is written on the magnetic tape at the beginning thereof. That is, as shown in the timing diagram of FIG. 2, the pulse signal DA is such that a certain clock pulse is applied to the leading address portion of the magnetic tape. When the frequency of the initial frequency division output φS of the variable frequency divider circuit VD is high with respect to this clock pulse DA, the sweep counter increases the frequency division ratio by the phase comparison output according to the frequency difference. Perform force 1 Kunt Asobu. As a result, the frequency of the frequency-divided output φS is conversely reduced. Then, the above clock pulse DA and the frequency divided output φ
When the phase matches with S, the sweep counter SC holds this state, and henceforth the variable frequency divider circuit VD forms a pulse signal φS synchronized with the clock pulse DA.

なお、次に読み出されるデータにより上記位相比較回路
PC又はスイープカウンタSCが応答して上記分周出力
φSを変化させてしまうのを防止するため、例えば、位
相比較回路PCはその動作を停止され、又は上記スイー
プカウンタSCは、その入力ゲートを閉じてしまうよう
にされる。
In order to prevent the phase comparison circuit PC or the sweep counter SC from responding to the next read data and changing the divided output φS, for example, the phase comparison circuit PC is stopped from operating. Alternatively, the sweep counter SC is caused to close its input gate.

これにより、上記クロックパルスに同期したサンプリン
グ信号φSを自動的に形成することができるものである
。したがって、そのデータ記録方式ニ従ったクロックパ
ルスの書き込みを行うことにより、その読み出し動作の
時には、上記記録方式に用いたクロックパルスを自動的
に再生することができるものとなる。
Thereby, the sampling signal φS synchronized with the clock pulse can be automatically generated. Therefore, by writing clock pulses according to the data recording method, the clock pulses used in the recording method can be automatically reproduced during the read operation.

〔効 果〕〔effect〕

(1)その記録方式に従ったクロック信号を再生して書
き込まれたデータの読み取りを行うサンプリング信号を
形成するものであるので、上記クロック信号が存在する
ことを条件として、自動的に異なる記録方式のデータ読
み取りを行うことができるという効果が得られる。
(1) Since the clock signal according to the recording method is reproduced to form a sampling signal for reading the written data, a different recording method is automatically selected under the condition that the above clock signal exists. The effect is that data can be read.

(2)テープの伸び又は異なる再生装置間におけるテー
プ走行速度の相違、または同一再生装置での電圧変動等
によるテープ走行速度の変動等があってもそれに従った
クロックパルスに同期したサンプリング信号を形成する
ことができるから、読み取りエラーを大幅に低減させる
ことができるという効果が得られる。
(2) Even if there are variations in tape running speed due to tape elongation, differences in tape running speed between different playback devices, or voltage fluctuations in the same playback device, a sampling signal synchronized with the clock pulse is generated accordingly. Therefore, it is possible to obtain the effect that reading errors can be significantly reduced.

(3)上記(1)により、同じ磁気テープの中で異なる
記録方式のデータの書き込み/読み出しを行うことがで
きるという効果が得られる。すなわち、この記録方式に
従ったクロック信号をデータの先頭部分に記録すれば、
それに従ったサンプリングパルスを形成することができ
るからである。
(3) According to (1) above, it is possible to obtain the effect that data of different recording methods can be written/read on the same magnetic tape. In other words, if a clock signal according to this recording method is recorded at the beginning of the data,
This is because sampling pulses can be formed in accordance with this.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に■定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、可変分周回路
の分周比を制御する制御回路は、位相比較回路の比較出
力をディジタル信号に変換して、これを分周制御信号と
して供給するもの等征々の実施形態を採ることができる
ものである。また、同じ磁気テープの中で異なる記録方
式のデータの読み出しを可能にするため、その読み出し
動作の起動命令等により、上記可変分周回路、位相比較
回路及び制御回路を初期状態にすればよい。
Although the invention made by the present inventor has been specifically explained based on Examples above, this invention is not limited to the above Examples (although it is understood that various changes can be made without departing from the gist of the invention). Needless to say, for example, there are many types of control circuits that control the frequency division ratio of a variable frequency divider circuit, such as those that convert the comparison output of a phase comparator circuit into a digital signal and supply this as a frequency division control signal. In addition, in order to make it possible to read data of different recording methods from the same magnetic tape, the variable frequency divider circuit and the phase comparator circuit can be controlled by a command to start the read operation. and the control circuit may be brought to the initial state.

〔利用分野〕[Application field]

この発明は、磁気テープの記録媒体とする各種情報処理
装置におけるM/Tデータ読み取り装置に広く利用でき
るものである。
The present invention can be widely used in M/T data reading devices in various information processing devices that use magnetic tape as a recording medium.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例を示すブロック図、 第2図は、その動作の一例を示すタイミング図である。 VD・・可変分周回路、pc・・位相比較回路、Amp
・・増幅回路、PL・・パルス信号変換回路、O20・
・発振回路、SC・・スイープカウンタ
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a timing diagram showing an example of its operation. VD...Variable frequency divider circuit, PC...Phase comparison circuit, Amp
・・Amplification circuit, PL・・Pulse signal conversion circuit, O20・
・Oscillation circuit, SC・・Sweep counter

Claims (1)

【特許請求の範囲】 1、基準発振回路で形成された基準周波数信号を分周す
る可変分周回路と、この分周出力と磁気テープに書き込
まれたクロック信号とを受ける位相比較回路と、この位
相比較回路の出力信号を受けて、上記可変分周回路の分
周比を切り換える制御回路とを含み、上記可変分周回路
から上記クロック信号と同期したサンプリング信号を形
成するものとしたことを特徴とするM/Tデータ読み取
り装置。 2、上記磁気テープは、カセットテープであり、その先
頭に上記クロック信号が書き込まれるものであることを
特徴とする特許請求の範囲第1項記載のM/Tデータ読
み取り装置。
[Claims] 1. A variable frequency divider circuit that divides a reference frequency signal formed by a reference oscillation circuit, a phase comparison circuit that receives the frequency division output and a clock signal written on a magnetic tape, and A control circuit that receives an output signal from the phase comparison circuit and switches the frequency division ratio of the variable frequency divider circuit, and forms a sampling signal synchronized with the clock signal from the variable frequency divider circuit. M/T data reading device. 2. The M/T data reading device according to claim 1, wherein the magnetic tape is a cassette tape, and the clock signal is written at the beginning of the magnetic tape.
JP17327684A 1984-08-22 1984-08-22 M/t data reading device Pending JPS6151665A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17327684A JPS6151665A (en) 1984-08-22 1984-08-22 M/t data reading device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17327684A JPS6151665A (en) 1984-08-22 1984-08-22 M/t data reading device

Publications (1)

Publication Number Publication Date
JPS6151665A true JPS6151665A (en) 1986-03-14

Family

ID=15957443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17327684A Pending JPS6151665A (en) 1984-08-22 1984-08-22 M/t data reading device

Country Status (1)

Country Link
JP (1) JPS6151665A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01260672A (en) * 1988-04-11 1989-10-17 Canon Inc Data recorder
CN105319384A (en) * 2015-08-28 2016-02-10 贵州航天林泉电机有限公司 Self-adaptive M/T speed measuring system based on FPGA

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01260672A (en) * 1988-04-11 1989-10-17 Canon Inc Data recorder
CN105319384A (en) * 2015-08-28 2016-02-10 贵州航天林泉电机有限公司 Self-adaptive M/T speed measuring system based on FPGA

Similar Documents

Publication Publication Date Title
KR870004633A (en) Low speed playback device of video tape recorder using memory
JPS6151665A (en) M/t data reading device
KR980700650A (en) APPARATUS AND METHOD FOR CONTROLLING THE FREQUENCY AT WHICH DATA IS WRITTEN IN A DISK DRIVE SYSTEM
JP3096798B2 (en) Digital signal reproduction device
JP3277411B2 (en) Timing signal generator
JPS60153680A (en) Editing device
JP2624888B2 (en) TACH generation circuit for rotary head magnetic recording / reproducing device
JPH10149608A (en) Data recording and reproducing device
JP2576547B2 (en) Clock signal regeneration circuit
RU2042218C1 (en) Video-cassette/digital data recorder
JPH10269755A (en) Timecode signal generation device
JPS58102357A (en) Controller for tape running speed
JPS63273116A (en) Reproduction speed controller
JPS6234385A (en) Generating circuit for data detection window signal
KR930014385A (en) Automatic search device of record carrier
JPH0232781A (en) Digital servo circuit
JPS6390076A (en) Code error correcting system
JPH01286175A (en) Magnetic disk device
JPH03283056A (en) Magnetic disk device
JPS6344389A (en) Sector pulse generator circuit
JPH10188479A (en) Device for recording digital signal and method therefor
JPS6151663A (en) Digital magnetic recording and reproducing device
JPS6383947A (en) Digital magnetic recording and reproducing device
JPS6115500B2 (en)
JPS62281162A (en) Disk motor control circuit for disk recording and reproducing device