JPS6149655A - Power unit - Google Patents

Power unit

Info

Publication number
JPS6149655A
JPS6149655A JP16928084A JP16928084A JPS6149655A JP S6149655 A JPS6149655 A JP S6149655A JP 16928084 A JP16928084 A JP 16928084A JP 16928084 A JP16928084 A JP 16928084A JP S6149655 A JPS6149655 A JP S6149655A
Authority
JP
Japan
Prior art keywords
switching
power supply
transistor
pulse
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16928084A
Other languages
Japanese (ja)
Inventor
Toshiaki Matsui
松井 俊朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16928084A priority Critical patent/JPS6149655A/en
Publication of JPS6149655A publication Critical patent/JPS6149655A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent the abnormal output at main power source energizing and interrupting times by providing means for interrupting a switching pulse supplied to switching means simultaneously at main power source energizing time except power supplying time. CONSTITUTION:In a power source circuit for supplying power generated at the secondary side of a transformer T1 to a load by supplying a switching pulse to switching means Q12 by connecting the switching means Q12 with the primary input side of a switching transformer T1, a shortcircuiting transistor Q10 is connected with the base of a transistor Q11 for supplying a switching pulse to the means Q12, the Q12 is turned ON simultaneously when the main power source is turned ON, and the pulse output from the Q11 is interrupted. A switch S is separately closed at power supply time, the Q10 is turned OFF, and the switching pulse is output from the transistor Q11.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電源装置、特にスイッチング手段によりスイッ
チングトランスの一次側への主電源供給を断続してトラ
ンスの二次側の負荷に電力を供給する電源装置に関する
[Detailed Description of the Invention] [Technical Field] The present invention relates to a power supply device, and particularly to a power supply device that uses switching means to intermittent the main power supply to the primary side of a switching transformer to supply power to a load on the secondary side of the transformer. .

〔従来技術〕[Prior art]

従来、昇圧トランスの一次側をトランジスタなどのスイ
ッチング手段によシ断続して二次側に発生する電力を他
に供給する電源装置が知らねている。この種の装置は従
来では複写機の帯電器用などの高圧電源、あるいはCR
Tの偏向電圧発生用電源などとして広く用いられている
2. Description of the Related Art Conventionally, a power supply device is known in which the primary side of a step-up transformer is switched on and off using a switching means such as a transistor, and the power generated on the secondary side is supplied to another device. Conventionally, this type of device has been used as a high-voltage power supply such as a charger in a copying machine, or as a CR
It is widely used as a power source for generating T deflection voltage.

従来のこの1重の装置ではキ電源の豆ち上がり、切断時
め□し曾ズなど、あるいは主電源回路のコンデンサの放
電によ、リスイツチングパルス発生手段が誤動作し、高
圧の異常出力が見られる場合があった。この異常出力は
給電制御信号をスインでング手段に入力していない際に
も発生するのでi置の誤動作や負荷の素子の破損をきた
すことがちった。
In this conventional single-layer device, the reswitching pulse generation means malfunctions due to the main power supply rising, a fault occurs when disconnected, or the capacitor in the main power supply circuit discharges, resulting in abnormal high voltage output. There were times when it could be seen. Since this abnormal output occurs even when the power supply control signal is not input to the swinging means, it is likely to cause malfunction of the i-position or damage to the load elements.

〔目 的〕〔the purpose〕

、  本発明は以上の問題点に鑑みてなされた1、もの
で、主電源投入時、及び遮断時の暴挙中力を防1.止す
る機構を備えた電源装置を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems. 1. It prevents violent force when turning on and cutting off the main power. The purpose of the present invention is to provide a power supply device equipped with a mechanism for stopping the power supply.

〔実 施 汐り〕[Actual implementation]

以下図面に示す実施例に基づき本発明の詳細な説明する
The present invention will be described in detail below based on embodiments shown in the drawings.

第1図に本発明による電源装置の一実施例の回路図を示
す。第1図の構成は基本的には2つのスイッチングトラ
ンスTI 、T2による2段のスイッチングトランスT
2の一次巻線の一端は抵抗′R42を介・して電源電圧
1tccに接続されており、また他端はエミッタを接地
されたトランジスタQ11のコレクタに接続されている
。一方、スイッチングトランスT2の二次側の一端は接
地され、他端は抵抗R43を介してトランジスタQ12
のペースに接続され不いる。トランジスタQ12のエミ
ッタ、は接地されており、そのコレクタはスイッチング
トランスT1の一次巻線の一端に接続されている。
FIG. 1 shows a circuit diagram of an embodiment of a power supply device according to the present invention. The configuration shown in Figure 1 basically consists of two switching transformers TI and T2, which are two stages of switching transformers T.
One end of the primary winding 2 is connected to the power supply voltage 1tcc via a resistor 'R42, and the other end is connected to the collector of a transistor Q11 whose emitter is grounded. On the other hand, one end of the secondary side of the switching transformer T2 is grounded, and the other end is connected to the transistor Q12 via a resistor R43.
Not connected to the pace of. The emitter of the transistor Q12 is grounded, and the collector thereof is connected to one end of the primary winding of the switching transformer T1.

この接続点及び接地間にはトランジス、り保護用の。There is a transistor between this connection point and ground for protection.

ダイオ−)’D5、及び共振用のコンデンサCZ力←接
続されている。、スイッチングトランスT1の=、。
The diode)'D5 and the resonance capacitor CZ force are connected. , = of switching transformer T1.

次巻線の一端は抵抗R1を介して電源電圧VCCに接続
されている。
One end of the next winding is connected to the power supply voltage VCC via a resistor R1.

スイッチングトランスT1の二次巻線にはダイオードD
6、コンデンサC1及び抵抗R3から成る整流及び平滑
回路が接続されている。二次巻線に発生した電力はこの
整流及び平滑回路により直流電圧に変換されてスパーク
防止用の抵抗R2を介して負荷に供給される。またスイ
ッチングトランスT1の二次巻線には直列に負荷電流検
出、用の抵抗R4及び検出電圧の平滑用のコ、ンデノサ
C2が接続されている。
A diode D is installed in the secondary winding of the switching transformer T1.
6. A rectifier and smoothing circuit consisting of a capacitor C1 and a resistor R3 is connected. The electric power generated in the secondary winding is converted into a DC voltage by this rectifying and smoothing circuit, and is supplied to the load via the spark prevention resistor R2. Further, a resistor R4 for detecting the load current and a resistor C2 for smoothing the detected voltage are connected in series to the secondary winding of the switching transformer T1.

ここで抵抗R5は検出電圧のレベルシフト、用の抵抗で
ある。         ・ ・ 演算増幅器Q1〜Q6からなる回路は負荷□電流 ゛に
対応した電圧と所定の基準電圧の誤差を増幅し、この誤
差に応じてトランジスタQ11を駆動す・るスイッチン
グパルスを発生する回路である。
Here, the resistor R5 is a resistor for level shifting the detection voltage.・ ・ The circuit consisting of operational amplifiers Q1 to Q6 is a circuit that amplifies the error between the voltage corresponding to the load current and a predetermined reference voltage, and generates a switching pulse to drive the transistor Q11 according to this error. .

すなわち、抵抗1シ4の端子電位は抵抗R6を介して演
算増幅器Q1の反転入力に導かれており。
That is, the terminal potential of resistor 1 and 4 is led to the inverting input of operational amplifier Q1 via resistor R6.

同時にこの反転入力端子には抵抗R8を介し、てj直流
電源電圧vCCが印加される。演算増幅器Q1の非反転
入力端子には電源電圧VCCを抵抗Q9・及びQ10で
分圧した基準電圧が印加される。また演、算増幅器Q1
の反転入力端子と出力端子は抵抗R7及ヒコンデンサC
3により接続□さ、れている。
At the same time, a DC power supply voltage vCC is applied to this inverting input terminal via a resistor R8. A reference voltage obtained by dividing the power supply voltage VCC by resistors Q9 and Q10 is applied to the non-inverting input terminal of the operational amplifier Q1. Also, the operational amplifier Q1
The inverting input terminal and output terminal of are connected to resistor R7 and capacitor C.
3 is connected □.

演算増幅器Q1の出力は抵抗Q・11.、ダイオードD
1及び抵抗R13を介して演算増幅器Q2の非反転入力
端子に接続されている。さらにこの非反転入力端子には
抵抗R16及びダイオードD4を介して抵抗R17、R
18で電源電圧vCCを分圧した電圧が印加される。一
方演算増幅器Q2の反転入力端子はコンデンサC6を介
して接地されている。演算増幅器Q2の出力端子には抵
抗R14を介して電源電圧vCCが印加され、さらに抵
抗15を介し・て非反転入力端子と、また抵抗R39を
介して反転入力端子とがそれぞれ接続されている。
The output of operational amplifier Q1 is connected to resistor Q.11. , diode D
1 and the non-inverting input terminal of operational amplifier Q2 via resistor R13. Furthermore, this non-inverting input terminal is connected to resistors R17 and R through resistor R16 and diode D4.
At 18, a voltage obtained by dividing the power supply voltage vCC is applied. On the other hand, the inverting input terminal of operational amplifier Q2 is grounded via capacitor C6. A power supply voltage vCC is applied to the output terminal of the operational amplifier Q2 via a resistor R14, and is further connected to a non-inverting input terminal via a resistor 15 and an inverting input terminal via a resistor R39.

演算増幅器Q2の反転入力端子と抵抗R39の接続点は
抵抗R37を介して演算増幅器から構成されたコンパレ
ータQ3の非反転入力端子に接続されている。コンパレ
ータQ3の反転入力端子には電源電圧■CCを抵抗R3
5、R36で分圧した基準電圧が印加されている。コン
パレータQ6の非反転入力端子と出力端子は抵抗R38
を介して接続されてい゛る。またコンパレータQ3の出
力端子は抵抗R40により電源電圧VC’Cにプルアッ
プされてお・す、さらに抵抗R41を介して前記のトラ
ンジスタQ11のベースと接続されている。
The connection point between the inverting input terminal of the operational amplifier Q2 and the resistor R39 is connected via the resistor R37 to the non-inverting input terminal of a comparator Q3 constituted by an operational amplifier. The inverting input terminal of comparator Q3 is connected to the power supply voltage CC through resistor R3.
5. A reference voltage divided by R36 is applied. The non-inverting input terminal and output terminal of comparator Q6 are resistor R38.
It is connected via. The output terminal of the comparator Q3 is pulled up to the power supply voltage VC'C by a resistor R40, and is further connected to the base of the transistor Q11 via a resistor R41.

このトランジスタQ11のベースは後述するトランジス
タQ10により制御できるようになっている。
The base of this transistor Q11 can be controlled by a transistor Q10, which will be described later.

\巳 以上に構成を示した演′算増幅器Q1fF15コンパレ
ータQ6からなる回路は抵抗R4を介して検出した負荷
電流に応じてスイッチングトランジスタQllの1実測
パルス幅を変化させる回路である。以下この演算増幅H
3q1〜Q6で構成された回路をIJW八1へパルス幅
変調発撮器)と略称する。
The circuit consisting of the operational amplifier Q1fF15 and the comparator Q6 whose configuration has been shown above is a circuit that changes one actual pulse width of the switching transistor Qll in accordance with the load current detected via the resistor R4. Below, this operational amplification H
The circuit composed of 3q1 to Q6 is abbreviated as IJW81 (pulse width modulation oscillator).

ここでこのpswの動作の概容を以下に述べる。Here, the outline of the operation of this psw will be described below.

演算増幅器Q1は抵抗R4を介して検出した負荷電流に
対応する電圧と抵抗R9、rtloで形成された基準電
圧との誤差信号を出力する。
The operational amplifier Q1 outputs an error signal between the voltage corresponding to the load current detected via the resistor R4 and the reference voltage formed by the resistors R9 and rtlo.

この信号は抵抗R11、ダイオードD1及び抵抗R13
を介して演算増幅器Q2に入力され、演算増幅器Q2は
入力された誤差信号のレベルに従って抵抗R39及びコ
ンデンサC6の時定数によりレベルの異なる三角波を発
生する。この三角波は抵抗R37を介してコンパレータ
Q6に送られ、ここで抵抗R55゜R36によシ形成さ
れた基準電圧と比較される。三角波のレベルは検出され
た負荷電流の所定値に対レータQ3の出力は負荷電流に
従ってパルス1@が変化するように調整される。これに
よりスイッチングトランジスタQ11の駆動デユーティ
−比が変化され負荷電流が一定になるように制御が行な
ゎれる。
This signal is connected to resistor R11, diode D1 and resistor R13.
The signal is input to the operational amplifier Q2 via the input error signal, and the operational amplifier Q2 generates a triangular wave having a different level according to the level of the input error signal using the time constant of the resistor R39 and the capacitor C6. This triangular wave is sent via resistor R37 to comparator Q6, where it is compared with a reference voltage formed by resistor R55 and R36. The level of the triangular wave is adjusted to a predetermined value of the detected load current so that the output of the regulator Q3 changes in pulse 1@ according to the load current. This changes the drive duty ratio of the switching transistor Q11 and controls the load current to be constant.

一方、前記の抵抗R11、ダイオードD1の接続点及び
トランジスタQ11のベースの間には電源の投入時及び
遮断時の出力制御を強制的に行なう回路が設けられてい
る。
On the other hand, a circuit is provided between the connection point of the resistor R11, the diode D1, and the base of the transistor Q11 to forcibly control the output when the power is turned on and off.

第1図の下部に符号Sで示されるスイッチは電源出力を
制御するスイッチで、このスイッチSの一端は接地され
他方は抵抗Rho及び発光ダイオ−ドZDを介して電源
電圧■CCに接続されている。
The switch indicated by the symbol S at the bottom of FIG. 1 is a switch that controls the power output. One end of this switch S is grounded, and the other end is connected to the power supply voltage CC through a resistor Rho and a light emitting diode ZD. There is.

スイッチSの端子電圧は抵抗R29を介してトランジス
タQ7のベースに接続されている。トラン−ジスタQ7
のベースは抵抗R2Bを介して接地されておシ、またそ
のエミッタは電源電圧vccを抵抗R26、R27で分
圧した電位に設定されている。        □トラ
ンジスタQ7のコレクタは電源電圧■cc〜抵抗R23
〜R25〜コンデンサc4の直列接続のうC4は時定数
回路を形成しており、スイッチSのオンと同時にPWM
に除々に増加する制御電圧を与えるものである。
The terminal voltage of switch S is connected to the base of transistor Q7 via resistor R29. transistor Q7
Its base is grounded via a resistor R2B, and its emitter is set to a potential obtained by dividing the power supply voltage vcc by resistors R26 and R27. □The collector of transistor Q7 is the power supply voltage cc~resistance R23
~R25~ C4, which is a series connection of capacitors c4, forms a time constant circuit, and when the switch S is turned on, the PWM
This applies a control voltage that gradually increases.

この接続点の電位は抵抗R24を介してトランジスタQ
6のベースに導かれている。トランジスタQ6のコレク
タは抵抗R22により電源電圧■ccにに接続されてい
る。
The potential at this connection point is applied to the transistor Q via the resistor R24.
It is guided by the base of 6. The collector of the transistor Q6 is connected to the power supply voltage cc through a resistor R22.

1゛ランジスタQ6のエミッタにはダイオードD乙のカ
ソードが接続されており、このダイオードD6のアノー
ドはトランジスタQ5のベースに接続されている。トラ
ンジスタQ5のベースは抵抗R19を介して、またコレ
クタは直接電源電圧■ccに接続されている。ダイオー
ドD3のアノードにはダイオードD2のアノードが接続
され、ダイオードD2のカソードには抵抗R20、R2
1による電源電圧■CCの分圧が与えられている。この
抵抗R20゜R21によシ定められる電圧は最大負荷電
流に応じたPWMの最大パルス幅に相当する制御電圧を
与えるものである。
The emitter of the transistor Q6 is connected to the cathode of a diode D, and the anode of the diode D6 is connected to the base of the transistor Q5. The base of the transistor Q5 is connected via a resistor R19, and the collector is directly connected to the power supply voltage cc. The anode of the diode D2 is connected to the anode of the diode D3, and the resistors R20 and R2 are connected to the cathode of the diode D2.
A divided voltage of the power supply voltage CC by 1 is given. The voltage determined by this resistor R20°R21 provides a control voltage corresponding to the maximum pulse width of PWM according to the maximum load current.

トランジスタQ5のエミッタにはトランジスタQ4のベ
ースが接続されている。トランジスタ。4のベースは抵
抗R12を介して接地されており、そのエミッタは前記
の抵抗R11及びダイオードD1の接続点に接続されて
いる。
The emitter of transistor Q5 is connected to the base of transistor Q4. transistor. 4 is grounded via a resistor R12, and its emitter is connected to the connection point of the resistor R11 and diode D1.

また、ここで解りゃすくするためにスイッチSよりも左
側の回路構成を取り出して第2図として示す。
In addition, for ease of understanding, the circuit configuration on the left side of the switch S is extracted and shown as FIG. 2.

前記のスイッチングトランジスタT2を制御するトラン
ジスタQ11のベースはトランジスタ。9゜Q10によ
シそれぞれFf71J御できるようになっている。
The base of the transistor Q11 that controls the switching transistor T2 is a transistor. 9°Q10 can each control Ff71J.

トランジスタQ1oは抵抗R30、R31、R36VC
、、l: Dバイアス電圧を与えられておシ、主電源投
入時、前記のPWMで形成されたスイッチングパルスが
トランジスタQ11に伝達されるのを阻止する。
Transistor Q1o is resistor R30, R31, R36VC
,,l: When a D bias voltage is applied, the switching pulse formed by the PWM described above is prevented from being transmitted to the transistor Q11 when the main power is turned on.

トランジスタQ9はそのベースに抵抗R32゜R34及
びコンデンサc5からなる時定数回路が接1恍されてい
るおシ、主電源VCCの@断後も一定期間導通するよう
に機能する。
The transistor Q9 has a time constant circuit connected to its base consisting of a resistor R32°R34 and a capacitor c5, and functions to remain conductive for a certain period of time even after the main power supply VCC is cut off.

抵抗R32、R54の接続点は抵抗1?60とスイッチ
Sの接続点と接続されている。     。
The connection point between resistors R32 and R54 is connected to the connection point between resistor 1-60 and switch S. .

次に以上の構成における動作につき詳細に説明する。こ
こではまず主電源投入および給電量始動)乍につき説明
する。
Next, the operation of the above configuration will be explained in detail. Here, we will first explain the process of turning on the main power and starting the amount of power supplied.

まず装置の主電源を投入し上記の各印加点に電ψり電圧
■CCを印加すると、スイッチSが閉じられていない場
合にはトランジスタQ1.0のベースに抵抗R31、R
33を介してバイアスがかが9、トランジスタQ10が
オンになるdこの結果トランジスタQ11のベースが0
電位にされるのでPWM(第2図では符号1めブロック
で示されている)の誤動作などにより発生したスイッチ
ングパルスがトランジスタQ11のベースに加わるのが
防止される。この時発光ダイオードZDは抵抗R50、
R31及びR55を介して駆動されるのでこのスタンバ
イ状態では低い輝度で点灯されている。
First, turn on the main power of the device and apply the voltage ψCC to each of the above application points.If the switch S is not closed, the resistors R31 and R
The bias is applied through 33 to 9, turning on transistor Q10, which results in the base of transistor Q11 being 0.
Since the potential is set, switching pulses generated due to malfunction of the PWM (indicated by the first block in FIG. 2) are prevented from being applied to the base of the transistor Q11. At this time, the light emitting diode ZD has a resistor R50,
Since it is driven via R31 and R55, it is lit at low brightness in this standby state.

次にスイッチSを閉じるとトランジスタQ10のベース
は0電位にされ前記と逆の作用によりトランジスタQ1
0がハイインピーダンスとな9 PWM 1からトラン
ジスタQ11へのパルス印加が可能になる。この時発光
ダイオードZDは抵抗R50のみを介して駆動されるの
でスタンバイ状態よりも高い輝度で発光する。
Next, when the switch S is closed, the base of the transistor Q10 is set to 0 potential, and the transistor Q1
0 is high impedance, and pulse application from 9 PWM 1 to the transistor Q11 becomes possible. At this time, the light emitting diode ZD is driven only through the resistor R50, so it emits light with higher brightness than in the standby state.

前述のように演算増幅器Q2は主電源投入時から三角波
を発生しておシ、この三角波をコンパレータ6により処
理したスイッチングパルスがトランジスタQ10のオフ
によりトランジスタQllに伝えられる。これによりト
ランスT2の二次側に巻−比に応じて生じたパルスによ
りトランジスタQ12が駆動されスイッチングトランス
TI′の二次側巻線の断続が行なわれる。このようにし
てスイッチングトランスT1の二次側の負荷に昇圧され
た直流が供給される。この時前述のように演算増幅器Q
1により負荷電流に応じて演算増幅器Q2の六角波出力
レベルが調整され、これによ・リスイツチングパルスの
パルス幅が負荷電流を一定にするように調節される。
As described above, operational amplifier Q2 generates a triangular wave from the time the main power is turned on, and a switching pulse obtained by processing this triangular wave by comparator 6 is transmitted to transistor Qll by turning off transistor Q10. As a result, the transistor Q12 is driven by a pulse generated on the secondary side of the transformer T2 according to the turns ratio, and the secondary winding of the switching transformer TI' is switched on and off. In this way, the boosted direct current is supplied to the load on the secondary side of the switching transformer T1. At this time, as mentioned above, the operational amplifier Q
1, the hexagonal wave output level of the operational amplifier Q2 is adjusted according to the load current, and thereby the pulse width of the reswitching pulse is adjusted so as to keep the load current constant.

一方、トランジスタQ7〜Q4の回路は次のように動作
する。主電源投入後、 スイジーチ$が閉じられるとト
ランジスタQ7のコレフタルエミッタ間がハイインピー
ダンスとなりンコンデンサC4に抵抗R25、R25を
介(7で電源電圧VCCから電荷がチャージされる。コ
ンデンサC4の1位はトランジスタQ6により伝達され
る。・□ トランジスタQ6はダイオードD2及び′D
6と共に低電圧優先口(洛を形成している。すなわち抵
抗R2o 、 R21に□よる分圧とトランジスタQ6
のエミツタの、″コンデンサC4の電位に対応した電位
のうち低1ハ方の電位がトランジスタQ5に与えられる
。との電位力(さilうにトランジスタQ5によって夕
゛イオードD1と共に低電圧優先回路を形成しているト
ランジスタQ4に伝達される。    ″  □ 11         以上の主うにして、スイッチS
を□閉・じ・て給電を開始する場合にはコンデンサd4
および抵抗R25゜によって規定される電圧により”除
々:にスイツチン:       グ・・・・ス幅力8
拡けられ、変1負効率力;除々に上げられる。給電開始
後は演算増幅器Q1の出プフする誤差電圧に応じて演算
増幅器Q2の三角波出力レベルが調整されるが、トラン
ジスタQ4およびダイオードD1から成る低電圧優先回
路により、三角波のレベル、すなわちスイッチングパル
スの最大幅は抵抗R20、R21によシ定められる値に
制限され、負荷電流の最大値制御が行なわれる。
On the other hand, the circuit of transistors Q7 to Q4 operates as follows. After the main power is turned on, when the switch $ is closed, the core emitter of the transistor Q7 becomes high impedance.The capacitor C4 is charged with electric charge from the power supply voltage VCC through the resistors R25 and R25. is transmitted by transistor Q6.・□ Transistor Q6 is connected to diode D2 and 'D
6 and form a low voltage priority port. That is, the voltage division by resistors R2o and R21 and the transistor Q6
The lower one of the potentials corresponding to the potential of the capacitor C4 at the emitter of the transistor Q5 is applied to the transistor Q5. ” □ 11 In the above manner, the switch S
When starting power supply by closing □, connect capacitor d4.
and the voltage defined by the resistor R25° gradually switches to: G...S width force 8
Expanded, change 1 negative efficiency; gradually raised. After power supply starts, the triangular wave output level of the operational amplifier Q2 is adjusted according to the error voltage output from the operational amplifier Q1, but the low voltage priority circuit consisting of the transistor Q4 and the diode D1 adjusts the level of the triangular wave, that is, the switching pulse. The maximum width is limited to a value determined by resistors R20 and R21, and the maximum value of the load current is controlled.

次に給電停止および主電源遮断時の動作につき説明する
Next, the operation when the power supply is stopped and the main power supply is cut off will be explained.

負荷に対する給電を停止するにはスイッチSを開放する
。これによりトランジスタQ10にバイアスがかかるの
で、トランジスタQ11のベースは0電位に制御され、
スイッチングパルスの伝達が阻止される。もしPWM 
4が誤動作していても、スイッチングパルスは抵抗R4
1を介して接地電位に逃がされるので、給電動作は直ち
に停止される。このとき・、同時にスイッチSの開放に
よりトランジスタQ7も導通するので、PWM4の制御
電圧は前記の低電圧優先回路によりOにされる。したが
ってPWM 4の出カバ□ルスはほぼデユーティ−比が
0になるように制御される。゛したがって給電停止時に
は直ちにスイッチングパルスの発生と伝達が遮断される
ので異常出力の発生が防止される。
To stop power supply to the load, switch S is opened. This applies a bias to transistor Q10, so the base of transistor Q11 is controlled to 0 potential,
Transmission of switching pulses is prevented. If PWM
Even if R4 is malfunctioning, the switching pulse is applied to resistor R4.
1 to ground potential, the power supply operation is immediately stopped. At this time, since the transistor Q7 also becomes conductive due to the opening of the switch S, the control voltage of the PWM4 is set to O by the low voltage priority circuit. Therefore, the output beam of the PWM 4 is controlled so that the duty ratio is approximately zero. Therefore, when the power supply is stopped, the generation and transmission of switching pulses are immediately interrupted, thereby preventing the occurrence of abnormal output.

さらに主電源を遮断し、電源電圧■CCを遮断すると、
トラン7スタQ10の出力はすぐにノ・イインピーダン
スになってしまうが、トランジスタQ9はしばらくオフ
VCならない。というのは、コンデンサC5に充電され
た電荷がトランジスタQ9のベース−エミッタを介して
放電されるからで、コンデンサC5および抵抗R54の
時定敬により定まる時間だけトランジスタQ9はオン状
態を保持する。したがってl)WM 4の動作が不安定
になっており、なにがしかのパルスが発生されていても
このパルスはトランジスタQ11に伝達されず、異常出
力の発生が防止される。
Furthermore, if you cut off the main power supply and cut off the power supply voltage ■CC,
The output of the transistor Q10 immediately becomes a zero impedance, but the transistor Q9 does not turn off VC for a while. This is because the charge stored in capacitor C5 is discharged through the base-emitter of transistor Q9, and transistor Q9 remains on for a period of time determined by the timing of capacitor C5 and resistor R54. Therefore, l) the operation of the WM 4 is unstable, and even if some pulse is generated, this pulse is not transmitted to the transistor Q11, thereby preventing the generation of an abnormal output.

以上に示したように、上記の実施例によれば主・電源投
入と同時に給電動作がスイッチSにより指定されている
以外の間、トランジスタQ10によりスイッチングパル
スの伝達が阻止され、しかもト ′ランジスタQ7〜Q
4による低電圧優先回路によりスイッチングパルスの発
生も阻止されるので、この期間の異常出力を確実に防止
することができる。
As shown above, according to the above embodiment, the transmission of the switching pulse is blocked by the transistor Q10 except when the power supply operation is specified by the switch S at the same time as the main power is turned on, and furthermore, the transmission of the switching pulse is prevented by the transistor Q7. ~Q
Since the low voltage priority circuit according to No. 4 also prevents the generation of switching pulses, it is possible to reliably prevent abnormal output during this period.

さらに主電源の遮断からコンデンサC5および抵抗R5
4によシ定められた期間トランジスタQ9によシスイツ
チングパルスの伝達が阻止されるので、主電源回路のコ
ンデンサ放電などによりスイッチングパルスが発生され
ていてもこのパルスによる異常出力の発生を防止するこ
とができる。
In addition, capacitor C5 and resistor R5
Since the transmission of the switching pulse is blocked by the transistor Q9 for the period determined by 4, even if a switching pulse is generated due to capacitor discharge in the main power supply circuit, abnormal output due to this pulse is prevented from occurring. be able to.

以上の回路は複写機の帯電器の電源、あるいは各種電子
機器の電源装置として広く用いることかはパイロットラ
ンプなどとして利用できる。
The above circuit can be widely used as a power source for a charger in a copying machine, a power source device for various electronic devices, or as a pilot lamp.

〔効 果〕〔effect〕

以上の説明から明らかなように、本発明によれば、主電
源の投入と同時に給電時以外の期間、ないしはさらに主
電源の遮断から一定期間スイツチングパルスの伝達を阻
止する構成を採用しているので、主電源投入時および遮
断時において完全に異常出力を防止できる優れた電源装
置を提供できるO
As is clear from the above description, according to the present invention, a configuration is adopted in which the transmission of switching pulses is blocked for a period other than when power is being supplied at the same time as the main power is turned on, or for a certain period of time after the main power is turned off. Therefore, we can provide an excellent power supply device that can completely prevent abnormal output when the main power is turned on and off.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明による電源装置の一実施例を示す回路図
、第2図は第1図の回路の一部を詳細に示す回路図であ
る。 Ql、Q2・・・演算増幅器  Q6・・・コンノくレ
ータQ4へQll・・・トランジスタ01〜C7・・・
コンデンサD1〜D6・・・ダイオード R1−R41
・・・抵抗TI、T2・・・スイッチングトランス特許
出願人  キ ヤ ノ ン 株式会社第1図
FIG. 1 is a circuit diagram showing an embodiment of a power supply device according to the present invention, and FIG. 2 is a circuit diagram showing a part of the circuit shown in FIG. 1 in detail. Ql, Q2...Operation amplifier Q6...To converter Q4 Qll...Transistors 01 to C7...
Capacitor D1-D6...Diode R1-R41
...Resistors TI, T2...Switching transformer Patent applicant Canon Inc. Figure 1

Claims (4)

【特許請求の範囲】[Claims] (1)スイッチング手段によりスイッチングトランスの
一次側に供給される主電源を断続し二次側に発生する電
力を負荷に供給する電源装置において、主電源の投入と
同時に給電時以外の期間でパルス発生手段から前記スイ
ッチング手段に供給されるスイッチングパルスを遮断す
る手段を設けたことを特徴とする電源装置。
(1) In a power supply device that uses switching means to intermittent the main power supplied to the primary side of a switching transformer and supplies the power generated on the secondary side to the load, a pulse is generated at the same time as the main power is turned on and during a period other than when power is being supplied. A power supply device comprising: means for cutting off a switching pulse supplied from the means to the switching means.
(2)給電開始と同時に正常なスイッチングパルスを発
生するように、また給電遮断と同時にスイッチングパル
スを停止するように前記パルス発生手段を制御する手段
を設けたことを特徴とする特許請求の範囲第1項に記載
の電源装置。
(2) The invention further comprises means for controlling the pulse generating means so as to generate a normal switching pulse at the same time as the power supply starts, and to stop the switching pulse at the same time as the power supply is cut off. The power supply device according to item 1.
(3)スイッチング手段によりスイッチングトランスの
一次側に供給される主電源を断続し、二次側に発生する
電力を負荷に供給する電源装置において、主電源の遮断
と同時にパルス発生手段から前記スイッチング手段に供
給されるスイッチングパルスを一定期間阻止する手段を
設けたことを特徴とする電源装置。
(3) In a power supply device in which the main power supplied to the primary side of a switching transformer is intermittent by a switching means and the power generated on the secondary side is supplied to a load, the pulse generating means is simultaneously connected to the switching means when the main power is cut off. 1. A power supply device comprising means for blocking switching pulses supplied to the power source for a certain period of time.
(4)給電開始と同時に正常なスイッチングパルスを発
生するように、また給電遮断と同時にスイッチングパル
スを停止するように前記パルス発生手段を制御する手段
を設けたことを特徴とする特許請求の範囲第3項に記載
の電源装置。
(4) The invention further comprises means for controlling the pulse generating means so as to generate a normal switching pulse at the same time as the power supply starts, and to stop the switching pulse at the same time as the power supply is cut off. The power supply device according to item 3.
JP16928084A 1984-08-15 1984-08-15 Power unit Pending JPS6149655A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16928084A JPS6149655A (en) 1984-08-15 1984-08-15 Power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16928084A JPS6149655A (en) 1984-08-15 1984-08-15 Power unit

Publications (1)

Publication Number Publication Date
JPS6149655A true JPS6149655A (en) 1986-03-11

Family

ID=15883583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16928084A Pending JPS6149655A (en) 1984-08-15 1984-08-15 Power unit

Country Status (1)

Country Link
JP (1) JPS6149655A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355663A (en) * 1991-01-31 1992-12-09 Internatl Business Mach Corp <Ibm> Stabilized power supply

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04355663A (en) * 1991-01-31 1992-12-09 Internatl Business Mach Corp <Ibm> Stabilized power supply

Similar Documents

Publication Publication Date Title
JP2755612B2 (en) Switching power supply circuit
US7071667B2 (en) DC—DC converter
US4233557A (en) Switching power supply
JP3210561B2 (en) Discharge lamp lighting circuit
US5051667A (en) Arc interrupting lamp ballast
RU2720217C9 (en) Power switching device and control method of power switching device
JPS6149655A (en) Power unit
JP2000032743A (en) Power unit
US5668704A (en) Self-exciting flyback converter
JPH03173347A (en) Feeding circuit
JPH10108457A (en) Control circuit for switching power supply
US4755923A (en) Regulated high-voltage power supply
KR200146237Y1 (en) A protecting circuit for power-shorts
JP2919182B2 (en) Switching regulator control circuit
JPS6125354Y2 (en)
CN216014375U (en) Cashbox control device and cashbox
JP3081478B2 (en) Low voltage lighting circuit
JPH05304766A (en) Power circuit
JPH09285114A (en) Overvoltage protecting circuit
JP2605304Y2 (en) Protection circuit of the switching regulator
JPH0470115B2 (en)
SU1547988A1 (en) Power supply source for a.c. welding arc
JPH0540709Y2 (en)
KR950002408Y1 (en) Timing delay circuit
KR960001535B1 (en) Suprising current controlling circuit