JPS6148256A - Processor of isdn subscriber line signal - Google Patents

Processor of isdn subscriber line signal

Info

Publication number
JPS6148256A
JPS6148256A JP59169952A JP16995284A JPS6148256A JP S6148256 A JPS6148256 A JP S6148256A JP 59169952 A JP59169952 A JP 59169952A JP 16995284 A JP16995284 A JP 16995284A JP S6148256 A JPS6148256 A JP S6148256A
Authority
JP
Japan
Prior art keywords
signal processing
processing device
information
subscriber line
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59169952A
Other languages
Japanese (ja)
Inventor
Toru Furuhashi
古橋 徹
Minoru Abe
稔 安部
Noriaki Kishino
岸野 訓明
Hitoya Nakamura
人也 中村
Shozo Hachitsuka
八塚 昭三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59169952A priority Critical patent/JPS6148256A/en
Publication of JPS6148256A publication Critical patent/JPS6148256A/en
Pending legal-status Critical Current

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To miniaturize a processor and to apply it to a terminal device in common to different kinds of devices by adopting a multiplexed hierarchy for the processing section. CONSTITUTION:A signal processor 1 is subject to hierarchy structure in its inside into signal processing sections 2 and 3, which share subscriber signal device procedures. The signal processing 2 applies m-multiplex to a D channel at each subscriber via a multiplexer 7 and becomes a logical termination to each channel. Since the signal processing section 2 is of n-multiple constitution in the entire processor, (m)X(n)-set of D channels are processed multiplexingly.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明ハ、■SDNユーザ・網インタフェースヲ規定し
ているCCITT 、 Iシリーズ勧告(参考文献、日
本ITU協会編、■SDNセミナー資料858,11の
論文(5) ISDN序論及び(7)ユーザー網インタ
フェース)に準拠したISDN加入者線信号の処理方式
に関するものである。
[Detailed Description of the Invention] (Field of Industrial Application) The present invention is based on ■ CCITT, I series recommendations that specify SDN user/network interfaces (References, edited by the Japan ITU Association, ■ SDN Seminar Materials 858, 11) This paper relates to a processing method for ISDN subscriber line signals in accordance with Articles (5) Introduction to ISDN and (7) User network interface).

(従来技術) 従来、このような分野の技術としては、例えば電気通信
共済会発行、日本電信電話公社編DIO形自動交換機〔
I〕ハードウェアに記載されているように、従来の電話
交換における加入者と網との間の交換機制御情報の授受
は、加入者から網すなわち交換機への情報は加入者線A
、B線間がループかオープンかの2値、逆に交換機から
加入者へは交換機からの供給電流の方向性による2値等
の方法により情報の授受を行なっていた。
(Prior art) Conventionally, as a technology in this field, for example, DIO type automatic exchange published by Telecommunications Mutual Aid Association and edited by Nippon Telegraph and Telephone Public Corporation [
I] Hardware As described in ``Hardware'', exchange control information is exchanged between the subscriber and the network in a conventional telephone exchange.
Information was exchanged using binary methods, such as whether the B line was looped or open, and conversely, information was exchanged from the exchange to the subscriber using binary values depending on the directionality of the current supplied from the exchange.

そして、前記情報の授受の制御回路はライン走査回路、
トランク走査回路、信号分配装置等の例えば1024加
入者分の大規模多重集中処理により経済化を画っていた
。ところが、加入者線信号をCCITT Iシリーズ勧
告に準拠した信号方式とする場合、各加入者と交換機の
間に、音声等のEnd−t。
The control circuit for sending and receiving the information is a line scanning circuit;
The plan was to achieve economy through large-scale multiplexed centralized processing for, for example, 1024 subscribers, such as trunk scanning circuits and signal distribution devices. However, when subscriber line signals are signaled using a signaling system that complies with the CCITT I series recommendations, there is an End-t connection between each subscriber and the exchange, such as voice communication.

−En dの情報のためのBチャネルと呼ばれる情報リ
ンクの他に主として前記加入者、交換機間の交換制御情
報伝達のために使われる信号用データリンクチャネル(
Dチャネルと呼ばれる)を持つこととなり、このチャネ
ル上をLAP−Dと呼ばれ乞高度な手順を用いてパケッ
ト化された情報の授受を行なう方式となっている。そし
て授受された情報はプリミティブという約束事を使った
上位装置との手順を介して上位装置に送信される。
-In addition to the information link called B channel for End d information, there is also a signal data link channel (mainly used for transmitting exchange control information between the subscriber and the exchange).
This channel is called LAP-D, and is a system in which packetized information is exchanged using sophisticated procedures. The exchanged information is then sent to the higher-level device through a procedure with the higher-level device using a convention called a primitive.

発呼等の交換制御情報伝達の場合、前記手順にて授受さ
れる情報そのものが交換制御情報となっておシ、これら
送受を行なう上位装置により情報の内容が解釈され上位
装置によシ交換動作が行なわれる。この手順は、又前記
信号用デイフタルリンク上をEnd−to−Endのノ
4ケット情報を送受する場合にも使われ、この場合の上
位装置はノクケット交換処理装置となる。
In the case of transmission of exchange control information such as making a call, the information exchanged in the above procedure becomes exchange control information, and the content of the information is interpreted by the higher-level device that performs the transmission and reception, and the higher-level device performs the exchange operation. will be carried out. This procedure is also used when transmitting and receiving end-to-end packet information on the signal differential link, and the host device in this case is a packet exchange processing device.

(発明が解決しようとする問題点) すなわち、この信号方式をサポートするISDN加入者
線信号処理装置は、各加入者毎にこの信号用データリン
クと接続し、LAPDに従って処理する回路が必要にな
シ、シかも高度な手順をサボートする必要があるため、
多数の加入者を収容する交換機の場合非常に大きなもの
になってしまう欠点”があった。
(Problems to be Solved by the Invention) In other words, an ISDN subscriber line signal processing device that supports this signaling system requires a circuit that connects each subscriber to this signal data link and processes it according to LAPD. However, some advanced procedures may need to be supported.
It had the disadvantage that it became very large for exchanges that accommodated a large number of subscribers.

(問題点を解決するための手段) 本発明は、これらの問題点を解決するため、多数の加入
者を収容する交換機での前記信号処理装置を処理部が多
重化された階層構造とすることにより、小型化し、又異
機種間共通のさらに端末にも適用できる回路構成としL
SI化等の応用可能と、したものである。
(Means for Solving the Problems) In order to solve these problems, the present invention provides a hierarchical structure in which the signal processing device in an exchange accommodating a large number of subscribers has multiplexed processing units. L
This makes it possible to apply it to SI, etc.

(作 用) このISDN加入者線信号装置は、内部が信号処理部と
処理部とに階層構造化しており、前述の加入者線信号手
順を分担担務している。また、この信号処理装置とイン
タフェースする信号処理インタフェースとノぐケラト交
換処理装置とインタフェースするieケット交換処理装
置インタフェース部が設けられ、さらにこれらの各部の
共通の伝送路として伝送パスが設けられている。
(Function) This ISDN subscriber line signaling device has a hierarchical structure internally consisting of a signal processing section and a processing section, which are responsible for the above-mentioned subscriber line signaling procedure. Further, a signal processing interface that interfaces with this signal processing device and an ieket exchange processing device interface section that interfaces with the Nogukerato exchange processing device are provided, and a transmission path is provided as a common transmission path for each of these sections. .

信号処理部は各加入者毎のDチャネルを多重化装置を介
してm個多重化して人出し、このチャネルの論理的終端
となる。この信号処理部はISDN加入者線信号処理装
置全体で、n個多重化された構成となっており結果とし
てmXn個のDチャネルを多重処理することと表る。
The signal processing section multiplexes m D channels for each subscriber via a multiplexer and outputs them, and serves as a logical terminal of this channel. This signal processing section has a structure in which n signal processing sections are multiplexed in the entire ISDN subscriber line signal processing device, and as a result, mXn D channels are multiplexed.

以下本発明の実施例を図にしたがって詳細に説明する。Embodiments of the present invention will be described in detail below with reference to the drawings.

(実施例) 第1図は本発明の実施例であるISDN加入者線信号処
理装置(ISE) 1のブロック構成図である。
(Embodiment) FIG. 1 is a block diagram of an ISDN subscriber line signal processing apparatus (ISE) 1 which is an embodiment of the present invention.

この信号処理装置(ISE) 1は内部が信号処理部(
SIG) 2と処理部3とに階層構造化しておシ、前述
の加入者線信号装置手順を分担担務している。
This signal processing device (ISE) 1 has an internal signal processing section (
It has a hierarchical structure of SIG) 2 and processing section 3, and is responsible for the above-mentioned subscriber line signaling equipment procedures.

また、この信号処理装置(ISE) Iは、信号処理装
置(ISE) 1とインタフェースする信号処理インタ
フェース部4と・ぐケラト交換処理装置とインタフェー
スするノfケット交換処理装置インタフェース部5が設
けられ、さらにこれらの各部の共通の伝送路として伝送
バス6が設けられている。
Further, this signal processing device (ISE) I is provided with a signal processing interface section 4 that interfaces with the signal processing device (ISE) 1, and a nofket exchange processing device interface section 5 that interfaces with the Gkerato exchange processing device, Furthermore, a transmission bus 6 is provided as a common transmission path for these parts.

信号処理部(SIG) 2は、各加入者毎のDチャネル
を多重化装置(MUX) 7を介してm個多重化して人
出し、これらのチャネルの論理的終端と々る。
A signal processing unit (SIG) 2 multiplexes m D channels for each subscriber via a multiplexer (MUX) 7 and sends them to a logical terminal.

この信号処理部(SIG) ’2は信号処理装置(IS
E) 1全体でn個多重構成となっておシ、結果として
m×n個のDチャンネルを多重処理することとなる。
This signal processing section (SIG) '2 is a signal processing device (IS).
E) A total of n channels are multiplexed, and as a result, m×n D channels are multiplexed.

この信号方式LAP−Dにおいては、Dチャネル上を伝
達される情報は開始、及び終了を示す2つのフラグには
さまれ、゛その中を次の4つのフィールドに分解されて
いる。つまシアドレスフィールド。
In this signaling system LAP-D, information transmitted on the D channel is sandwiched between two flags indicating start and end, and is broken down into the following four fields. Tsumashi address field.

コントロールフィールド、インフォメーションフィール
ド、及びフレームチェックシーケンス(Fe2)である
。アドレスフィールドは、加入者、又は端末(D−T’
EL)の識別情報が示され、コントロールフィールドは
送受されるフレームの形式を示す情報と、そのフレーム
の規則性、順番性を示す情報が示され、この内容をチェ
ックすることによシ手順の正常性が確認される。インフ
ォメーションフィールドは信号処理装置(ISE) 1
の上位装置に送受される情報であり、この内容について
は信号処理装置(ISE)J内ではサポートせず上位装
置とはゾリミテイブの交換によ多情報の送受を行なう。
These are a control field, an information field, and a frame check sequence (Fe2). The address field is the subscriber or terminal (D-T'
EL) identification information is shown, and the control field shows information showing the format of the frame being sent and received, as well as information showing the regularity and order of the frame. By checking this content, it is possible to check the normality of the procedure. gender is confirmed. Information field is signal processing equipment (ISE) 1
This information is sent to and received from the higher-level device, and this content is not supported within the signal processing device (ISE) J, and a large amount of information is sent and received with the higher-level device by exchanging zolimitatives.

フレームチェ、クシ−ケンス(Fe2)は授受されたデ
ータのビット誤りを検出する方式であり、一定の演算方
式によシ送信側でフレームチェックシーケンス(Fe2
) 4ターンを生成し、受信側ではフレームチェックシ
ーケンス(Fe2)を含めた演算を行なうことによシ、
一定の剰余結果を得ることにより正常性を確認する。こ
れらの処理のうち上位装置とのプリミティブはその論理
的インタ予フェース条件を詳しく規定しておらず、CC
ITTではその概念のみを規定し、詳しいインタフェー
ス条件は、各種システムに依存して定められるものとし
ている。第1図においてこのプリミティブに関連した処
理を除いた部分の処理を信号処理部(SIG) 2が担
務し、処理部3及び各インタフェース部はプリミティブ
に関連した処理及び各信号処理部間の交通整理等の信号
処理装置全体としてのシステムに依存する処理を担務す
る。
Frame check sequence (Fe2) is a method for detecting bit errors in transmitted and received data.
) By generating 4 turns and performing calculations including frame check sequence (Fe2) on the receiving side,
Confirm normality by obtaining a constant residual result. Among these processes, the logical interface conditions for primitives with higher-level devices are not specified in detail, and CC
ITT specifies only the concept, and detailed interface conditions are determined depending on the various systems. In Figure 1, the signal processing unit (SIG) 2 is in charge of processing other than the processing related to this primitive, and the processing unit 3 and each interface unit are responsible for processing related to the primitive and traffic control between each signal processing unit. Responsible for processing that depends on the overall system of the signal processing device.

第2図は第1図における信号処理部(SIG) 2の構
成の具体例である。第2図において受信演算回路10.
及び送信演算回路11は送受する情報のフラグの生成、
検出によるフレーム成分の生成抽出及ヒフレームチェッ
クシーケンス(Fe2)・クターンの生成とチェックす
る回路である。そしてこの演算回路に入出力すべきフレ
ーム情報は受信バッファ12及び送信バッファ13にて
一時的に蓄積される。
FIG. 2 shows a specific example of the configuration of the signal processing section (SIG) 2 in FIG. In FIG. 2, the reception calculation circuit 10.
and the transmission arithmetic circuit 11 generates flags for information to be transmitted and received;
This is a circuit for generating and extracting frame components through detection, and generating and checking a frame check sequence (Fe2)/cutan. Frame information to be input/output to this arithmetic circuit is temporarily stored in a reception buffer 12 and a transmission buffer 13.

フレーム情報内のフィールドの解析と手順の正常性の確
認は信号処理部(SIG) 2内に設けられたマイクロ
プロセ、す14にて行なわれる。そして、これらの処理
起動、情報の送受は信号処理部(SIG)2外部の処理
部のコントロールによりインタセフェ−ス回路15を介
して行なわれる。
Analysis of the fields within the frame information and confirmation of the normality of the procedure are performed by a microprocessor 14 provided within the signal processing unit (SIG) 2. Activation of these processes and transmission and reception of information are performed via an interface circuit 15 under the control of a processing section outside the signal processing section (SIG) 2.

(発明の効果) 以上の様にISDN加入者線信号処理装置をその処理部
が多重化されたことによシ、多重効果による小型化が期
待できる。さらに、構成が信号方式の方式に依存する部
分とシステム構成に依存する部分とに階層化されたこと
により、方式に依存する部分が異機種具ンステム間の共
通の技術として共通化できLSI化等への応用可能な構
成となった。
(Effects of the Invention) As described above, since the processing sections of the ISDN subscriber line signal processing device are multiplexed, miniaturization due to the multiplexing effect can be expected. Furthermore, by layering the configuration into parts that depend on the signaling method and parts that depend on the system configuration, the parts that depend on the system can be shared as a common technology between different types of systems, and can be integrated into LSI etc. The configuration is applicable to

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のISDN加入者線信号処理装置のブロ
ック図、第2図は第1図の信号処理部の具体例を示す図
である。 1・・・信号処理装置(ISE)、2・・・信号処理部
(SIG)、3・・・処理部、4・・・信号処理装置イ
ンタフェース部、5・・・パケット交換処理装置インタ
フェース部、6・・・伝送パス、7・・・多重化装置(
■■)、D−置・・・ディノタル端末、10・・・受信
演算回路、11・・・送信演算回路、12・・・受信バ
ッファ、13・・・送信バッファ、14・・・マイクロ
プロセッサ、15・・・インクフェース回路。 特許出願人  沖電気工業株式会社 1 事件の表示 昭和59年 特 許  願第169952号2 発明の
名称 ISDN加入者線信号処理装置 3、補正をする者 事件との関係       特 許 出 願 人任 所
(〒105)  東京都港区虎ノ門1丁目7番12号4
代理人 住 所(〒105)  東京都港区虎ノ門1丁目7査1
2号6、補正の内容 別紙の通り 6、補正の内容 1、 明細書第3頁第3行目と第6頁第6行目に1’−
LAP−D Jとあるのをr LAPD Jと補正する
。 2、同書第4頁第8行目に「共通の」とあるのを「共通
で」と補正する。 3、同頁第9行目にr LSI化等の」とあるのをr 
LSI化等への」と補正する。
FIG. 1 is a block diagram of an ISDN subscriber line signal processing apparatus according to the present invention, and FIG. 2 is a diagram showing a specific example of the signal processing section of FIG. 1. 1... Signal processing device (ISE), 2... Signal processing section (SIG), 3... Processing section, 4... Signal processing device interface section, 5... Packet switching processing device interface section, 6...Transmission path, 7...Multiplexing device (
■■), D-place...Dinotal terminal, 10...Reception calculation circuit, 11...Transmission calculation circuit, 12...Reception buffer, 13...Transmission buffer, 14...Microprocessor, 15... Ink face circuit. Patent Applicant Oki Electric Industry Co., Ltd. 1 Case Indication 1982 Patent Application No. 169952 2 Name of the Invention ISDN Subscriber Line Signal Processing Device 3, Person Who Makes Amendment Relationship with the Case Patent Application Office ( 105) 1-7-12-4 Toranomon, Minato-ku, Tokyo
Agent address (105) 1-7-1 Toranomon, Minato-ku, Tokyo
No. 2 No. 6, Contents of the amendment As shown in the attached sheet 6, Contents of the amendment 1, 1'- on page 3, line 3 of the specification and page 6, line 6
Correct LAP-D J to r LAPD J. 2. In the same book, page 4, line 8, the word "common" is amended to read "in common." 3. On the 9th line of the same page, replace the text ``r with LSI, etc.''
``For LSI, etc.''

Claims (1)

【特許請求の範囲】 ISDNユーザ・網インターフェースの信号プロトコル
に従って動作するISDN加入者線信号処理装置におい
て、 前記信号処理装置の処理系が多重化され、かつその信号
プロトコルの方式に依存する部分をサポートする部分と
、 信号処理装置を含むシステムのシステム構成に依存する
部分をサポートする部分とに階層化構造となっているこ
とを特徴とするISDN加入者線信号処理装置。
[Claims] In an ISDN subscriber line signal processing device that operates according to a signal protocol of an ISDN user/network interface, the processing system of the signal processing device is multiplexed and supports parts depending on the method of the signal protocol. An ISDN subscriber line signal processing device characterized in that it has a layered structure including a part that supports a system configuration of a system including the signal processing device, and a part that supports a part that depends on the system configuration of a system including the signal processing device.
JP59169952A 1984-08-16 1984-08-16 Processor of isdn subscriber line signal Pending JPS6148256A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59169952A JPS6148256A (en) 1984-08-16 1984-08-16 Processor of isdn subscriber line signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59169952A JPS6148256A (en) 1984-08-16 1984-08-16 Processor of isdn subscriber line signal

Publications (1)

Publication Number Publication Date
JPS6148256A true JPS6148256A (en) 1986-03-08

Family

ID=15895901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59169952A Pending JPS6148256A (en) 1984-08-16 1984-08-16 Processor of isdn subscriber line signal

Country Status (1)

Country Link
JP (1) JPS6148256A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436245A (en) * 1987-07-31 1989-02-07 Nec Corp Signal processor
JPH01158848A (en) * 1987-10-21 1989-06-21 Advanced Micro Devicds Inc Method of synchronizing data transmission and synchronizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436245A (en) * 1987-07-31 1989-02-07 Nec Corp Signal processor
JPH01158848A (en) * 1987-10-21 1989-06-21 Advanced Micro Devicds Inc Method of synchronizing data transmission and synchronizer

Similar Documents

Publication Publication Date Title
US5495485A (en) Transmission of analog and digital information across a single line
JPS61500403A (en) Multimode data communication system
GB2220325A (en) ISDN network termination unit
JPS6148256A (en) Processor of isdn subscriber line signal
KR100476793B1 (en) Messaging protocol for use in telecommunication networks
JP3208215B2 (en) Group transmission method and line multiplexer in ISDN primary rate interface
KR100281974B1 (en) Method and apparatus for handling a frame of an exchange
KR100425985B1 (en) Apparatus For D-Channel Packet Data Processing In Switching System
JP3370686B2 (en) ISDN terminal equipment
US5600684A (en) Automatic identification for digital conferencing
KR100263548B1 (en) Complex access exchange device for Integrated Information Communication Network (ISDN)
KR100219226B1 (en) Method for processing primitives in layer 3 of isdn uni
JP2540186B2 (en) ISDN interface line test equipment
JP2966032B2 (en) ISDN terminal equipment
KR100372998B1 (en) Switching system interworking method in isdn
KR920008762B1 (en) Isdn telewriting terminal system
KR100226588B1 (en) Operation mode detecting method of communication system
JPS62500346A (en) Telephone switch exchange processor interface
FI109074B (en) Abonnentmultiplexeringsanordning
JPH01209842A (en) Configuration method for communication control processor
KR19980066974A (en) Method of serving heterogeneous information simultaneously to multiple subscribers by synchronizing two B channels in narrowband Telecommunication Network
JPH021641A (en) Terminal equipment
JP2001024793A (en) Audio response system
JP2004015102A (en) Connection system and exchanger of access network subscriber holding net
JPH0257028A (en) System for accommodating primary group interface subscriber lines