JPS6142910B2 - - Google Patents

Info

Publication number
JPS6142910B2
JPS6142910B2 JP53116349A JP11634978A JPS6142910B2 JP S6142910 B2 JPS6142910 B2 JP S6142910B2 JP 53116349 A JP53116349 A JP 53116349A JP 11634978 A JP11634978 A JP 11634978A JP S6142910 B2 JPS6142910 B2 JP S6142910B2
Authority
JP
Japan
Prior art keywords
output
circuit
signal
video signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53116349A
Other languages
Japanese (ja)
Other versions
JPS5542472A (en
Inventor
Norio Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11634978A priority Critical patent/JPS5542472A/en
Priority to GB7932462A priority patent/GB2033190B/en
Priority to NL7907012A priority patent/NL192017C/en
Priority to DE2938130A priority patent/DE2938130C3/en
Priority to CA336,033A priority patent/CA1126860A/en
Priority to US06/077,174 priority patent/US4242705A/en
Priority to AU51031/79A priority patent/AU526709B2/en
Priority to FR7923612A priority patent/FR2437130A1/en
Priority to AT0621579A priority patent/AT381817B/en
Publication of JPS5542472A publication Critical patent/JPS5542472A/en
Publication of JPS6142910B2 publication Critical patent/JPS6142910B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はテレビジヨン信号等の映像信号から、
映像信号自体を損わずして確実に雑音を除去する
ことのできる雑音除去回路を得んとするものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for detecting video signals such as television signals.
The object of the present invention is to provide a noise removal circuit that can reliably remove noise without damaging the video signal itself.

従来フレーム相関に基づいて映像信号を信号処
理して雑音を除去するようにした雑音除去回路が
種々提案されている。かかる雑音除去回路は、映
像信号のフレーム期間の整数倍(普通は1倍)と
等しい遅延時間を持つ遅延手段に供給して遅延さ
せた信号と遅延させない元の信号とを演算処理す
ることにより雑音の除去された映像信号を得るよ
うにしたものである。
Conventionally, various noise removal circuits have been proposed that process video signals based on frame correlation to remove noise. Such a noise removal circuit eliminates noise by processing a delayed signal supplied to a delay means having a delay time equal to an integral multiple (usually 1 time) of the frame period of a video signal and an original signal that is not delayed. This is to obtain a video signal from which .

この種雑音除去回路の一例について、以下に図
面を参照して説明する。第1図はこの雑音除去回
路の全体を示したもので、以下之について説明す
る。
An example of this type of noise removal circuit will be described below with reference to the drawings. FIG. 1 shows the entirety of this noise removal circuit, which will be explained below.

31は入力端子であつて、これより雑音の除去
されるべき映像信号が供給される。その映像信号
は量子化されており、そのサンプリング周期をT
とする。36は雑音の除去された映像信号の得ら
れる出力端子である。48は予測フイルタを示
し、之は入力映像信号が供給されてNフレーム
(但しN−1,2,3,……、この例ではN−1
である。)分の時間だけ遅延せしめられる遅延手
段32を具備している。そして入力端子31に供
給された入力映像信号がこの遅延手段32に供給
されると共に減算器としての合成器33に供給さ
れ、この合成器33において入力端子31からの
映像信号から遅延手段32の出力が差し引かれる
ようにして、予測フイルタ48が構成される。3
4は予測フイルタ48の出力が供給される非線形
回路である。ここで非線形回路とは入力信号のレ
ベルの絶対値が所定値以下又は所定値以上のとき
入力レベル対出力レベルの特性が直線性を示し、
それ以外の部分では非直線性を示す回路である。
ここでは第2図に特性を示す如く入力レベルの絶
対値が所定値以下のとき入力レベル対出力レベル
の特性が線形で所定値を越えると一定値となるリ
ミツタ特性を有する回路である。この場合入力レ
ベルの絶対値が所定値を越えたとき出力レベルが
零になるようなストリツピング回路も使用可能で
ある。35は非線形回路34の出力と入力端子3
1よりの映像信号とが合成される合成器であつ
て、ここではこの合成器35において入力端子3
1よりの映像信号から非線形回路34の出力が差
し引かれるものである。37は合成器35の出力
が遅延手段32の入力側に帰還される帰還回路で
あつて、ここでは減衰率K(但しK≦1)を有す
る減衰器である。39は入力映像信号のある時点
の近辺の複数の時点の信号及びその複数の時点よ
り夫々Nフレーム分ここでは1フレーム分遅延し
た対応する複数の時点の信号の各レベル差の絶対
値の和を検出する検出回路である。
31 is an input terminal from which a video signal from which noise is to be removed is supplied. The video signal is quantized, and its sampling period is T
shall be. 36 is an output terminal from which a video signal from which noise has been removed is obtained. Reference numeral 48 indicates a prediction filter, which is supplied with an input video signal for N frames (N-1, 2, 3, . . . , N-1 in this example).
It is. ) minutes is provided. The input video signal supplied to the input terminal 31 is supplied to this delay means 32 and also to a synthesizer 33 as a subtracter, and in this synthesizer 33, the video signal from the input terminal 31 is converted to the output of the delay means 32. The prediction filter 48 is configured in such a way that . 3
4 is a nonlinear circuit to which the output of the prediction filter 48 is supplied. Here, a nonlinear circuit is one in which the input level vs. output level characteristic exhibits linearity when the absolute value of the input signal level is below a predetermined value or above a predetermined value.
The circuit exhibits nonlinearity in other parts.
As shown in FIG. 2, this circuit has a limiter characteristic in which the input level vs. output level characteristic is linear when the absolute value of the input level is below a predetermined value, and becomes a constant value when it exceeds a predetermined value. In this case, it is also possible to use a stripping circuit in which the output level becomes zero when the absolute value of the input level exceeds a predetermined value. 35 is the output of the nonlinear circuit 34 and the input terminal 3
In this case, in this synthesizer 35, the input terminal 3
The output of the nonlinear circuit 34 is subtracted from the video signal from 1. Reference numeral 37 is a feedback circuit in which the output of the synthesizer 35 is fed back to the input side of the delay means 32, and here it is an attenuator having an attenuation rate K (K≦1). 39 is the sum of the absolute values of the level differences of signals at multiple points in the vicinity of a certain point in the input video signal, and signals at corresponding points in time that are delayed by N frames, here, one frame, from the multiple points. This is a detection circuit for detecting.

入力端子31よりの映像信号は減衰比が1−K/2 である減衰器43に供給され、その出力が合成器
38に供給される。そしてこの合成器38におい
て減衰器43の出力と上述の減衰器37の出力と
が加算され、その出力が増巾比が2/1+Kの増巾器 58を通じて遅延手段32に供給される。更に、
入力端子31よりの映像信号が合成器33に供給
され、この合成器33において入力端子31より
の映像信号から遅延手段32の出力が差し引かれ
る。しかして、予測フイルタ48はここでは遅延
手段32、合成器33と共に減衰器43及び増巾
器58が付加されて構成されている。合成器33
の出力、即ち予測フイルタ48の出力は増巾比が
1+K/2の増巾器44を通じて非線形回路34に供 給され、その出力が合成器35に供給される。こ
の合成器35に於ては入力端子1よりの入力映像
信号から非線形回路34の出力、即ち増巾器44
の出力が差し引かれる。合成器35の出力が出力
端子36に得られると共に、帰還回路37に供給
される。
The video signal from the input terminal 31 is supplied to an attenuator 43 having an attenuation ratio of 1-K/2, and its output is supplied to a synthesizer 38. Then, in the synthesizer 38, the output of the attenuator 43 and the output of the above-mentioned attenuator 37 are added, and the output is supplied to the delay means 32 through an amplifier 58 with an amplification ratio of 2/1+K. Furthermore,
The video signal from the input terminal 31 is supplied to a synthesizer 33, and the output of the delay means 32 is subtracted from the video signal from the input terminal 31 in the synthesizer 33. Thus, the prediction filter 48 here is constructed by adding an attenuator 43 and an amplifier 58 in addition to the delay means 32 and the synthesizer 33. Synthesizer 33
The output of the prediction filter 48 is supplied to the nonlinear circuit 34 through an amplifier 44 with an amplification ratio of 1+K/2, and its output is supplied to the combiner 35. This synthesizer 35 converts the input video signal from the input terminal 1 into the output of the nonlinear circuit 34, that is, the amplifier 44.
The output of is subtracted. The output of the synthesizer 35 is obtained at an output terminal 36 and is also supplied to a feedback circuit 37.

検出回路39は合成器55と2次元低域通過濾
波器40及び42と両波整流回路41とから構成
されている。即ち、合成器55に於て入力端子3
1よりの入力映像信号から遅延手段32の出力が
差し引かれ、その合成器55の出力が第1の2次
元低域通過濾波器40に供給され、その出力が両
波整流回路41に供給され、その出力が第2の2
次元低域通過濾波器42に供給される。この検出
回路39における第1及び第2の2次元低域通過
濾波器40及び42の構成は例えば共に第3図に
示す如き構成をとり得る。
The detection circuit 39 includes a combiner 55, two-dimensional low-pass filters 40 and 42, and a double-wave rectifier circuit 41. That is, in the synthesizer 55, the input terminal 3
The output of the delay means 32 is subtracted from the input video signal from the input video signal 1, the output of the synthesizer 55 is supplied to the first two-dimensional low-pass filter 40, the output is supplied to the double-wave rectifier circuit 41, Its output is the second 2
dimensional low pass filter 42 . The configurations of the first and second two-dimensional low-pass filters 40 and 42 in this detection circuit 39 may both be configured as shown in FIG. 3, for example.

即ち第3図において58は2次元低域通過濾波
器の入力端子、69はその出力端子である。入力
端子58よりの出力は遅延量が1水平周期の遅延
回路59に供給され、その出力が更に遅延量が1
水平周期の遅延回路60に供給され、合成器64
において遅延回路59及び60の出力が加算さ
れ、合成器65において合成器64の出力と入力
端子58よりの入力信号とが加算される。更に、
合成器65の出力が遅延量がT(サンプリング周
期)の遅延回路61に供給され、合成器66にお
いて合成器65の出力と遅延回路61の出力とが
加算され、更にこの合成器66の出力が遅延量が
2Tの遅延回路62に供給され、合成器67にお
いて合成器66の出力と遅延回路62の出力とが
加算され、合成器67の出力が遅延量が3Tの遅
延回路63に供給され、合成器68において合成
器67の出力と遅延回路63の出力とが加算さ
れ、出力端子69にその加算出力が得られる。
That is, in FIG. 3, 58 is the input terminal of a two-dimensional low-pass filter, and 69 is its output terminal. The output from the input terminal 58 is supplied to a delay circuit 59 with a delay amount of 1 horizontal period, and the output is further delayed with a delay amount of 1 horizontal period.
horizontal period delay circuit 60 and synthesizer 64
The outputs of the delay circuits 59 and 60 are added together, and the output of the combiner 64 and the input signal from the input terminal 58 are added together in the combiner 65. Furthermore,
The output of the synthesizer 65 is supplied to a delay circuit 61 with a delay amount of T (sampling period), the output of the synthesizer 65 and the output of the delay circuit 61 are added in the synthesizer 66, and the output of the synthesizer 66 is further added. amount of delay
The output of the synthesizer 66 is added to the output of the delay circuit 62 in a synthesizer 67, and the output of the synthesizer 67 is supplied to a delay circuit 63 with a delay amount of 3T. , the output of the synthesizer 67 and the output of the delay circuit 63 are added, and the added output is obtained at the output terminal 69.

かくして、第1図の2次元低域通過濾波器4
0,42が構成されるが、その伝達関数は次の通
りである。
Thus, the two-dimensional low-pass filter 4 of FIG.
0,42 is constructed, and its transfer function is as follows.

G(Z)−(1+Z-h+Z-2h ・(1+Z-1)・(1+Z-2)・(1+Z-3) 但し、ZはZ−ejTで表わされ、ここでωは
角周波数である。又、hは水平周期をTで除した
値である。
G(Z) − (1+Z -h +Z -2h・(1+Z −1 )・(1+Z −2 )・(1+Z −3 )) However, Z is expressed as Z−e jT , where ω is the angle This is the frequency. Also, h is the value obtained by dividing the horizontal period by T.

第1図に戻つて説明するに、検出回路39の出
力が制御回路49,50に夫々供給される。制御
回路49の出力によつて帰還回路たる減衰器37
のKと共に、増巾器43,44及び減衰器58の
Kが制御される。制御回路50の出力によつて非
線形回路34の特性、ここでは入力レベル対出力
レベルの特性が線形から非線形に変化する入力レ
ベルの値、即ち入力のスレツシユホールドレベル
が制御される。
Returning to FIG. 1, the output of the detection circuit 39 is supplied to control circuits 49 and 50, respectively. The output of the control circuit 49 causes an attenuator 37 as a feedback circuit.
K of the amplifiers 43, 44 and the attenuator 58 are controlled together with K of the amplifiers 43, 44 and the attenuator 58. The output of the control circuit 50 controls the input level value at which the characteristic of the nonlinear circuit 34, here the input level vs. output level characteristic, changes from linear to nonlinear, ie, the input threshold level.

次に検出回路39の動作について説明する。予
測フイルタ48の出力は映像信号とそれより1フ
レーム分の時間だけ遅れた信号との差の信号であ
つて、映像信号のある時点の信号をX、それより
1フレーム分遅れた信号をX′とすれば第5図A
に示す如く時間tの変化に対し、X−X′は曲線
S1の如く変化したものとすればこの場合この曲線
S1が横軸tを横切る点では1フレーム間において
画像が静止していることを意味し、この横軸より
上下に離れるに従つて1フレーム間において画像
が動いていることがわかる。第5図AにおいてS2
はこの映像信号に重畳している不規則な雑音を示
す。第5図Bはこの第5図Aに示した信号X―
X′を第1の2次元低域通過濾波器40に供給し
た場合の出力を示し、これをL1(X―X′)とす
る。これによれば映像信号の上述のノイズS2の高
域成分が除去されたノイズの曲線S′2が示されて
いることがわかる。第5図Cはこの第1の2次元
低域通過濾波器40の出力を両波整流回路41に
供給して両波整流した場合の曲線を示し、これを
|L1(X―X′)|として示す。これによれば、
第5図CのノイズS″2は第5図BのノイズS2′が両
波整流されて横軸tの以下の部分は上側に折り返
えされていることがわかる。第5図Dはこの第5
図Cの信号を更に第2の2次元低域通過濾波器4
2に供給して得た出力を示し、これをL2|L1
(X―X′)|とする。これによればノイズS2
両波整流回路41の出力側にパルス的なノイズが
混入していてもこれが除去されることが分る。斯
くしてこの第2の2次元低域通過濾波器42の出
力側には入力映像信号の1フレーム間において画
面が静止しているか動いているかの検出出力が得
られることになる。即ち予測フイルタ48の出力
は第5図Aにおいて曲線S1及びS2を合成した出力
であつたが、検出回路39の出力は第5図Dに示
す如くこれら曲線S1及びS2を合成加算しても略
映像信号S1に近似した曲線となることが分かる。
Next, the operation of the detection circuit 39 will be explained. The output of the prediction filter 48 is a signal representing the difference between the video signal and a signal delayed by one frame.The signal at a certain point in the video signal is designated as X, and the signal delayed by one frame is designated as X'. If so, Figure 5A
As shown in , X-X' is a curve as time t changes.
If it changes like S 1 , then this curve
It can be seen that the point where S 1 crosses the horizontal axis t means that the image is stationary for one frame, and that the image moves between one frame as it moves away from the horizontal axis up and down. In Figure 5A, S 2
indicates irregular noise superimposed on this video signal. Figure 5B shows the signal X- shown in Figure 5A.
The output when X' is supplied to the first two-dimensional low-pass filter 40 is shown, and this is defined as L 1 (X−X'). According to this figure, it can be seen that a noise curve S' 2 from which the high-frequency components of the above-mentioned noise S 2 of the video signal have been removed is shown. FIG. 5C shows a curve when the output of the first two-dimensional low-pass filter 40 is supplied to the double-wave rectifier circuit 41 for double-wave rectification, and this curve is expressed as |L 1 (X−X′) Indicated as |. According to this,
It can be seen that the noise S'' 2 in FIG. 5C is the noise S 2 ' in FIG. This fifth
The signal in Figure C is further filtered through a second two-dimensional low-pass filter 4.
2 and the output obtained by supplying it to L 2 | L 1
Let (X−X′)| According to this, it can be seen that even if pulse-like noise is mixed in the output side of the double-wave rectifier circuit 41, the noise S2 is removed. Thus, on the output side of the second two-dimensional low-pass filter 42, a detection output indicating whether the screen is stationary or moving during one frame of the input video signal is obtained. In other words, the output of the prediction filter 48 was the result of combining curves S 1 and S 2 in FIG. 5A, but the output of the detection circuit 39 was the result of combining these curves S 1 and S 2 as shown in FIG. However, it can be seen that the curve is approximately similar to the video signal S1 .

即ち、検出回路39において入力映像信号のあ
る時点の近辺の複数の時点の信号及びその複数の
時点より夫々Nフレーム分遅延した対応する複数
の時点の信号の各レベル差の絶対値の和を検出す
るようにしたのは、静止画の場合は各レベル差の
絶対値は夫々非常に小さく従つてその絶対値の和
も小さいからこれは静止画であることを示し、画
面の動く部分では一部のレベル差の絶対値はある
程度小さいものがあつても大部分のレベル差は大
きくなるのでこれは動く画と見做すことができる
からである。
That is, the detection circuit 39 detects the sum of the absolute values of the level differences of signals at a plurality of points in the vicinity of a certain point in the input video signal and corresponding signals at a plurality of points delayed by N frames each from the plural points. The reason for this is that in the case of a still image, the absolute value of each level difference is very small, and the sum of the absolute values is also small, indicating that this is a still image. This is because even if the absolute value of the level difference is small to some extent, most of the level differences are large and can be regarded as a moving image.

そして、この検出回路39の検出出力によつて
定数K(又は非線形回路34の特性)を変化させ
るものであるが、先ずKを変える場合について説
明する。合成器35の出力映像信号の周波数に
対する特性は第4図に示す如くなる。これは櫛形
濾波器(C形)の特性と同様(遅延量は異なる)
である。。尚、はフレーム周波数(30Hz)で
ある。この場合実線はK−0の場合を示し、破線
はK−0.5の場合を示す。そして、この映像信号
は周波数が,3,5、……において
零となる周期関数曲線となる。そしてKが0→1
に近づくにつれてその曲線は形が細くなるように
変化する。そしてこの雑音除去回路においてKが
1に近い程S/Nが良くなる。従つて検出回路3
9において1フレーム間の画面の動きが少ないと
きはこのKをなるべく大きな値にし、即ち1に近
い値にし、検出回路39の出力によつて入力映像
信号の1フレーム間において画像の動きが大きな
ときはKを小さくするように制御すれば良いこと
が分かる。そして、このKを小さくすれば動きの
ある画面における解像度の低下が回避される。
The constant K (or the characteristics of the nonlinear circuit 34) is changed based on the detection output of the detection circuit 39. First, the case where K is changed will be explained. The frequency characteristics of the output video signal of the synthesizer 35 are as shown in FIG. This is similar to the characteristics of a comb filter (C type) (the amount of delay is different)
It is. . Note that 0 is the frame frequency (30Hz). In this case, the solid line shows the case of K-0, and the broken line shows the case of K-0.5. Then, this video signal becomes a periodic function curve whose frequency becomes zero at 0 , 30 , 50 , . . . . And K goes from 0 to 1
As it approaches , the shape of the curve changes to become thinner. In this noise removal circuit, the closer K is to 1, the better the S/N becomes. Therefore, the detection circuit 3
9, when the screen movement between one frame is small, this K is set to a value as large as possible, that is, close to 1, and when the image movement is large between one frame of the input video signal by the output of the detection circuit 39. It can be seen that it is sufficient to control K so that it is small. If K is made small, a decrease in resolution on a moving screen can be avoided.

又、非線形回路34のスレツシユホールドレベ
ルを検出回路39の出力レベルが零のとき(静止
画)最大とし、出力レベルが大になるにつれて
(画面の動きが大になるにつれて)スレツシユホ
ールドレベルを小さくする。尚、静止画の場合に
は非線形回路34の直線部分の傾斜を大きくし、
動く画面の場合はその傾斜を小さくするようにし
ても良い。
Also, the threshold level of the nonlinear circuit 34 is set to the maximum when the output level of the detection circuit 39 is zero (still image), and as the output level increases (as the movement of the screen increases), the threshold level is increased. Make it smaller. In addition, in the case of a still image, the slope of the straight line part of the nonlinear circuit 34 is increased,
In the case of a moving screen, the slope may be reduced.

この第1図の雑音除去回路によれば、映像信号
の再生画面の静止部及び動いている部分のいずれ
に於ても雑音を確実に除去でき、しかも解像度の
低下が少ない。
According to the noise removal circuit shown in FIG. 1, noise can be reliably removed from both static and moving parts of the video signal reproduction screen, and there is little reduction in resolution.

上述においてはNが1の場合について説明した
が、Nが2,3、……の場合も可能である。但
し、画面の動きが激しい場合にはNは小さい方が
良いし、比較的画面全体の動きがゆつくりの場合
にはNが多少大きくても良い。しかしながら、完
全な静止面の場合はNをかなり大きな値にしても
よいが、普通の動く画像の場合にはあまりNを大
きくすることはできない。
Although the case where N is 1 has been described above, cases where N is 2, 3, . . . are also possible. However, if the movement of the screen is rapid, it is better for N to be small, and if the movement of the entire screen is relatively slow, N may be somewhat large. However, in the case of a completely stationary surface, N may be set to a fairly large value, but in the case of a normal moving image, N cannot be set very large.

次に第6図について他のこの種雑音除去回路に
ついて説明するが、第1図と対応する部分には同
一符号を付し、第1図と異なる部分のみを説明す
る。増巾比1+K/2の増巾器44が無く、又、減衰 比1−K/2の減衰器43の代りに、減衰比1−Kの 減衰器43′が設けられている。又、出力端子3
6は合成器35の出力側ではなく、合成器38の
出力側に設けられている。
Next, another noise removal circuit of this type will be explained with reference to FIG. 6. Parts corresponding to those in FIG. 1 are given the same reference numerals, and only the parts different from those in FIG. 1 will be explained. There is no amplifier 44 with an amplification ratio of 1+K/2, and an attenuator 43' with an attenuation ratio of 1-K is provided in place of the attenuator 43 with an attenuation ratio of 1-K/2. Also, output terminal 3
6 is provided not on the output side of the synthesizer 35 but on the output side of the synthesizer 38.

ところで、上述の雑音除去回路では、入力映像
信号の性質の如何に拘わらず、入力映像信号とそ
れの1フレーム分の時間だけ遅延せしめられた信
号との差信号(合成器33の出力)を入力映像信
号の性質に無関係に一律に非線形回路34に供給
するようにしているため、雑音のみならず有効な
映像信成分までも除去してしまつて、入力映像信
号に対する忠実度の低下した出力映像信号が得ら
れる虞がある。
By the way, the above-mentioned noise removal circuit inputs the difference signal (output of the synthesizer 33) between the input video signal and a signal delayed by one frame of the input video signal, regardless of the nature of the input video signal. Since the video signal is uniformly supplied to the nonlinear circuit 34 regardless of the nature of the video signal, not only noise but also effective video signal components are removed, resulting in an output video signal with reduced fidelity to the input video signal. There is a possibility that it will be obtained.

かかる点に鑑み、本発明は入力映像信号が供給
されてN(但しN−1,2,3、……)フレーム
分の時間だけ遅延せしめられる遅延手段と、入力
映像信号と遅延手段の出力との差の信号を検出す
る差信号検出手段と、この差信号が供給される非
線形回路と、入力映像信号と非線形回路の出力と
を合成する合成手段を有し、合成手段より雑音の
除去された出力映像信号を得るようにした雑音除
去回路に於て、出力映像信号の入力映像信号に対
する忠実度を損わずして確実に雑音を除去するこ
とのできるものを提案せんとするものである。
In view of this point, the present invention provides a delay means to which an input video signal is supplied and is delayed by a time period of N (N-1, 2, 3, ...) frames, and an input video signal and an output of the delay means. , a nonlinear circuit to which this difference signal is supplied, and a synthesizing means for synthesizing the input video signal and the output of the nonlinear circuit. It is an object of the present invention to propose a noise removal circuit for obtaining an output video signal that can reliably remove noise without impairing the fidelity of the output video signal to the input video signal.

以下に第7図を参照して、本発明を第1図の雑
音除去回路に適用した実施例につき詳細に説明す
るも、第1図と対応する部分には同一符号を付し
て重複説明を省略する。
Below, with reference to FIG. 7, an embodiment in which the present invention is applied to the noise removal circuit of FIG. 1 will be described in detail. Omitted.

本発明に於ては、入力映像信号が供給されてN
(但しN−1,2,3、……で、本例ではN−
1)フレーム分の時間だけ遅延せしめられる遅延
手段32と、入力映像信号と遅延手段32の出力
との差の信号を検出する差信号検出手段(合成
器)33と、検出された差信号を入力映像信号の
性質に応じて複数の差信号に分割する信号分割手
段71と、分割された複数の差信号が夫々各別に
供給される複数の非線形回路72−1,72−
2,……,72−nと、入力映像信号と複数の非
線形回路(本例では第2図の入出力特性を有する
リミツタ回路で、ストリツピング回路も可能であ
る)72−1,72−2,……,72−nの各出
力とを合成する合成手段74とを有し、合成手段
74より雑音の除去された出力映像信号を得るよ
うにするものである。
In the present invention, an input video signal is supplied to N
(However, N-1, 2, 3, ..., in this example N-
1) A delay means 32 that is delayed by the time equivalent to a frame, a difference signal detection means (synthesizer) 33 that detects a difference signal between the input video signal and the output of the delay means 32, and inputs the detected difference signal. A signal dividing means 71 that divides the video signal into a plurality of difference signals according to the properties thereof, and a plurality of nonlinear circuits 72-1, 72- to which the divided plurality of difference signals are respectively supplied.
2, . .

更に説明するに、合成手段74は、非線形回路
72−1,72−2,……,72−nの各出力を
加算する合成器73と入力端子31よりの入力映
像信号から合成器73の出力を差し引く合成器3
5とから構成されている。
To explain further, the synthesizing means 74 combines the synthesizer 73 which adds the outputs of the nonlinear circuits 72-1, 72-2, . . . , 72-n, and the output of the synthesizer 73 from the input video signal from the input terminal 31. Combiner 3 that subtracts
It consists of 5.

信号分割手段71は、例えば入力映像信号の映
像パターンを判別する判別手段を具備し、検出さ
れた信号を入力映像信号の映像パターンに応じて
複数の差信号に分割するようにするとか、あるい
は検出された差信号を入力映像信号の周波数分布
に応じて複数の差信号に分割するようにする。
The signal dividing means 71 includes, for example, a determining means for determining the video pattern of the input video signal, and divides the detected signal into a plurality of difference signals according to the video pattern of the input video signal, or detects The obtained difference signal is divided into a plurality of difference signals according to the frequency distribution of the input video signal.

合成器33の出力が増巾器44を通じて信号分
割手段71に供給される。制御回路50の出力に
よつて、非線形回路(リミツタ回路)72−1,
72−2,……,72−nの入力レベル対出力レ
ベルの特性が線形から非線形に変化する入力レベ
ルの値、即ち入力のスレツシユホールドレベルが
各別又は一斎に制御される。
The output of the combiner 33 is supplied to the signal dividing means 71 through the amplifier 44. By the output of the control circuit 50, the nonlinear circuit (limiter circuit) 72-1,
The value of the input level at which the characteristic of input level versus output level of 72-2, .

次に、上述の第7図の信号分割手段71、非線
形回路72−1,72−2,……,72−n及び
合成器73から成る構成の具体例を直交変換を用
いた場合について説明する。
Next, a specific example of the configuration consisting of the signal dividing means 71, the nonlinear circuits 72-1, 72-2, . . . , 72-n, and the combiner 73 shown in FIG. .

ここで、この構成の具体例の説明に先立ち、先
ず直交変換及び逆変換について説明する。今、入
力信号たる映像信号系列のブロツクをX、同様に
出力信号系列のブロツクをY、そして直交変換マ
トリツクスをA、逆変換マトリツクスを同様にB
で表わせば、 従つて、入力信号を直交変換すると、 従つて、逆変換出力は、 従つて、変換係数即ち直交変換出力Yは行ペク
トルと入力信号との一次結合となる。
Here, prior to describing a specific example of this configuration, orthogonal transformation and inverse transformation will first be described. Now, the block of the video signal sequence that is the input signal is X, the block of the output signal sequence is Y, the orthogonal transformation matrix is A, and the inverse transformation matrix is similarly B.
If expressed as, Therefore, when the input signal is orthogonally transformed, Therefore, the inverse transformation output is Therefore, the transform coefficient, ie, the orthogonal transform output Y, is a linear combination of the row vector and the input signal.

ところで、この直交変換としてはワルシユ、ア
ダマール、ハール等の直交変換を使用することが
できるが、映像信号の性質を良く抽出できると共
に、逆変換が変換と同一の手順で行うことのでき
る等の特徴を有するアダマール変換が好適であ
る。
By the way, orthogonal transforms such as Warschu, Hadamard, and Haar can be used as this orthogonal transform, but they have the characteristics of being able to extract the characteristics of the video signal well and that the inverse transform can be performed in the same procedure as the transform. A Hadamard transform with .

第8図に於て101は第7図の増巾器44の出
力たる差信号(この場合A―D変換された差信
号)の供給される入力端子である。この雑音除去
回路は、直列・並列変換回路102―直交変換回
路103―非線形回路104―逆変換回路105
―並列・直列変換回路106の縦続回路107か
ら構成される。尚、非線形回路104は第7図の
制御回路50の出力によつて制御される。そして
入力端子101よりの映像信号がこの縦続回路1
07に供給され、出力端子8よりの出力が第7図
の合成器35に供給されて、入力端子31よりの
入力映像信号から差引かれる。
In FIG. 8, 101 is an input terminal to which a difference signal (in this case, an AD-converted difference signal) which is the output of the amplifier 44 in FIG. 7 is supplied. This noise removal circuit includes a serial/parallel conversion circuit 102 - orthogonal conversion circuit 103 - nonlinear circuit 104 - inverse conversion circuit 105
- Consists of a cascade circuit 107 of a parallel/serial conversion circuit 106. Incidentally, the nonlinear circuit 104 is controlled by the output of the control circuit 50 shown in FIG. The video signal from the input terminal 101 is transmitted to this cascade circuit 1.
07, and the output from the output terminal 8 is supplied to the synthesizer 35 in FIG. 7, where it is subtracted from the input video signal from the input terminal 31.

この場合は、直列・並列変換回路102及び直
交変換回路103にて信号分割手段71が構成さ
れ、又、後者の回路103にて映像パターンを判
別する判別手段が構成される。又、非線形回路1
04は非線形回路72−1〜72−nに対応す
る。逆変換回路105及び並列・直列変換回路1
06にて合成器73が構成される。
In this case, the serial/parallel conversion circuit 102 and the orthogonal conversion circuit 103 constitute the signal dividing means 71, and the latter circuit 103 constitutes the discrimination means for discriminating the video pattern. Also, nonlinear circuit 1
04 corresponds to the nonlinear circuits 72-1 to 72-n. Inverse conversion circuit 105 and parallel/serial conversion circuit 1
A synthesizer 73 is configured in step 06.

次にこの第8図の回路の各部の回路を第9図以
下を参照して説明する。先ず、第9図を参照して
直列・並列変換回路102の具体構成について説
明する。入力端子110よりの入力信号Siを遅
延量が夫々1水平周期及び1サンプリング周期
(尚、このサンプリング周期はA―D変換された
映像信号のサンプリング周期である)の遅延回路
111〜112を通じて遅延させて出力端子11
4に出力信号Si4を得、遅延回路111より出力
端子115に出力信号Si3を得、入力端子110
よりの入力信号Siを遅延量が1サンプリング周
期の遅延回路113を通じて遅延させて出力端子
116に出力信号Si2を得、入力信号Siをそのま
ま出力端子117に供給して出力信号Si1を得る
ようにしている。
Next, the circuits of each part of the circuit of FIG. 8 will be explained with reference to FIG. 9 and subsequent figures. First, the specific configuration of the serial/parallel conversion circuit 102 will be explained with reference to FIG. The input signal S i from the input terminal 110 is delayed through delay circuits 111 to 112 whose delay amounts are one horizontal period and one sampling period (this sampling period is the sampling period of the A-D converted video signal), respectively. output terminal 11
4, an output signal S i4 is obtained from the delay circuit 111, an output signal S i3 is obtained from the output terminal 115, and an output signal S i3 is obtained from the input terminal 110.
The input signal S i is delayed through the delay circuit 113 whose delay amount is one sampling period to obtain the output signal S i2 at the output terminal 116, and the input signal S i is supplied as it is to the output terminal 117 to obtain the output signal S i1 . I'm trying to get it.

次に第8図の直列・並列変換回路102として
第9図について説明したものを使用した場合の並
列・直列変換回路106について第10図を参照
して説明しよう。入力端子119よりの入力信号
S′i1を合成器124に供給し、入力端子120よ
りの入力信号S′i2を遅延量が1サンプリング周期
の遅延回路123を通じて遅延させて合成器12
4に供給し、この合成器124よりの両信号の加
算出力を合成器128に供給する。入力端子12
1よりの入力信号S′i3を合成器126に供給し、
入力端子122よりの入力信号S′i4を遅延量が1
サンプリング周期の遅延回路125を通じて遅延
させて合成器126に供給する。この合成器12
6よりの両信号の加算出力を遅延量が1水平周期
の遅延回路127を通じて合成器128に供給す
る。そして合成器128よりの両信号の加算出力
を出力端子129に出力信号S′iとして得るよう
にしている。
Next, the parallel/serial conversion circuit 106 will be explained with reference to FIG. 10 when the serial/parallel conversion circuit 102 of FIG. 8 is the same as that described with reference to FIG. 9. Input signal from input terminal 119
S′ i1 is supplied to the synthesizer 124, and the input signal S′ i2 from the input terminal 120 is delayed through the delay circuit 123 whose delay amount is one sampling period.
4, and the summed output of both signals from the combiner 124 is supplied to the combiner 128. Input terminal 12
1 to the combiner 126 ;
The input signal S′ i4 from the input terminal 122 is delayed by 1
The signal is delayed through a sampling period delay circuit 125 and supplied to a synthesizer 126 . This synthesizer 12
The summed output of both signals from 6 is supplied to a synthesizer 128 through a delay circuit 127 whose delay amount is one horizontal period. Then, the summed output of both signals from the combiner 128 is obtained at the output terminal 129 as the output signal S' i .

次に第8図の直交変換回路103及び逆変換回
路105の具体構成について第11図を参照して
説明する。この場合直交変換回路103はアダマ
ール変換回路を使用するので、逆変換回路105
も同じ構成となる。本例では変換回路103,1
05として、4次のアダマール変換回路を使用す
る。その4次のアダマール変換マトリツクスH4
は次式の如くである。
Next, specific configurations of the orthogonal transform circuit 103 and the inverse transform circuit 105 shown in FIG. 8 will be explained with reference to FIG. 11. In this case, since the orthogonal transform circuit 103 uses a Hadamard transform circuit, the inverse transform circuit 105
has the same configuration. In this example, the conversion circuit 103,1
As 05, a fourth-order Hadamard transform circuit is used. The fourth-order Hadamard transformation matrix H 4
is as shown in the following equation.

尚、式(8)のマトリツクスの2〜4行は相互に入
れ替え可能である。
Note that the 2nd to 4th rows of the matrix in equation (8) can be interchanged.

第11図に於て、138〜141は入力端子、
142〜149は合成器、そのうち142,14
4,146,149は加算合成器、143,14
5,147,148は減算合成器、150〜15
3は出力端子である。そして、直交変換回路10
3に於て、入力端子138〜141に入力信号S
i1〜Si4を供給したとき次式を満足するような出
力信号S″i1〜S″i4が出力端子150〜153より
得られるように構成する。
In Fig. 11, 138 to 141 are input terminals;
142 to 149 are synthesizers, of which 142 and 14
4, 146, 149 are addition combiners, 143, 14
5,147,148 are subtractive synthesizers, 150-15
3 is an output terminal. And orthogonal transformation circuit 10
3, the input signal S is input to the input terminals 138 to 141.
The configuration is such that when signals i1 to S i4 are supplied, output signals S'' i1 to S'' i4 satisfying the following equations are obtained from the output terminals 150 to 153.

第12図Aに示す如く、あるフイールドの隣接
する走査線上に於けるある時点の画素点a1、之よ
り夫々1サンプリング周期、1水平周期、1水平
周期+1サンプリング周期前の時点の画素点a2
a3及びa4を考える。そして、入力信号Si1〜Si4
夫々画素点a1〜a4の1フレーム異なる信号の差信
号で、画面のその部分が夫々第12図Bに示す如
き平面的なパターン、第12図Cに示す如き横方
向のパターン、第12図Dに示す如き斜め方向の
パターン及び第12図Eに示す如き縦方向のパタ
ーンのとき、之に対応して夫々出力信号S″i1
S″i4のレベルの絶対値が小となる。尚、第12図
B〜Eに於て、斜線部分は輝度の低い部分、斜線
のない部分は輝度の高い部分を夫々示すが、之等
は相互に入換えても良い。
As shown in FIG. 12A, a pixel point a 1 at a certain time point on an adjacent scanning line of a certain field, and a pixel point a at a time point one sampling period, one horizontal period, and one horizontal period + one sampling period before, respectively. 2 ,
Consider a 3 and a 4 . The input signals S i1 to S i4 are difference signals of signals of pixel points a 1 to a 4 that differ by one frame, respectively, and the portions of the screen have a planar pattern as shown in FIG. 12B, respectively, and FIG. 12C. In the case of a horizontal pattern as shown in FIG. 12D, a diagonal pattern as shown in FIG. 12D, and a vertical pattern as shown in FIG .
The absolute value of the level of S''i4 becomes small.In addition, in FIGS. 12 B to E, hatched areas indicate areas with low brightness, and areas without hatching indicate areas with high brightness. They may be interchanged.

逆変換回路105に於ては、入力端子138〜
141に入力信号Sp1〜Sp4を供給することによ
つて、次式を満足する出力信号S′i1〜S′i4が出力
端子150〜153に得られる。
In the inverse conversion circuit 105, the input terminals 138 to
By supplying input signals S p1 to S p4 to 141, output signals S' i1 to S' i4 satisfying the following equations are obtained at output terminals 150 to 153.

次に第8図の非線形回路104について第13
図を参照して説明する。第13図に非線形回路1
04の全体の構成を示し、入力端子155〜15
8に、第11図の直交変換回路103よりの出力
信号S″i1〜S″i4を夫々供給し、出力端子162〜
165より逆変換回路105に供給する出力信号
p1〜Sp4を得るようにしている。この場合、入
力端子155及び出力端子162間、入力端子1
56及び出力端子163間、入力端子157及び
出力端子164間、及び入力端子158及び出力
端子165間に夫々非線形回路として第2図に特
性を示す如き、アナログ信号で考えた場合に、入
力レベルの絶対値が所定値を越えるとき出力レベ
ルが一定値で、所定値以下のとき入力レベルと出
力レベルとの関係が線形であるリミツタ回路(又
はストリツピング回路も可)159−1,159
−2,159−3,159−4を設けている。第
7図の制御回路50の制御出力により、之等非線
形回路のスレツシユホールドレベルが後述する如
く制御される。
Next, regarding the nonlinear circuit 104 in FIG.
This will be explained with reference to the figures. Figure 13 shows nonlinear circuit 1.
04, input terminals 155 to 15 are shown.
The output signals S''i1 to S''i4 from the orthogonal transform circuit 103 in FIG. 11 are supplied to the output terminals 162 to 8, respectively.
165, output signals S p1 to S p4 to be supplied to the inverse conversion circuit 105 are obtained. In this case, between input terminal 155 and output terminal 162, input terminal 1
56 and the output terminal 163, between the input terminal 157 and the output terminal 164, and between the input terminal 158 and the output terminal 165, respectively, as a nonlinear circuit whose characteristics are shown in FIG. A limiter circuit (or a stripping circuit is also possible) 159-1, 159 in which the output level is a constant value when the absolute value exceeds a predetermined value, and the relationship between the input level and the output level is linear when the absolute value is below the predetermined value.
-2, 159-3, 159-4 are provided. The threshold level of these nonlinear circuits is controlled by the control output of the control circuit 50 shown in FIG. 7, as will be described later.

次に第14図を参照して第8図の回路の変形例
を説明するが、上述の第8図と対応する部分には
同一符号を付して重複説明を省略する。縦続回路
107は第8図の場合と略同様な構成であるが、
非線形回路104の第13図に於ける回路15
9,160,161に相当する回路は第15図に
特性を示す如きアナログ信号で考えた場合に、入
力レベルの絶対値が所定値を越えるとき入力レベ
ルと出力レベルとの関係が線形で、所定値以下の
とき出力レベルが零であるコアリング回路であ
る。そして入力端子101よりの差信号を遅延量
補償用遅延回路170を通じて合成器171に供
給してこの信号から縦続回路107よりの信号を
差し引いて、出力端子108に得られた信号を第
7図の合成器35に供給する。
Next, a modification of the circuit shown in FIG. 8 will be described with reference to FIG. 14, and parts corresponding to those in FIG. The cascade circuit 107 has approximately the same configuration as that in FIG. 8, but
Circuit 15 in FIG. 13 of nonlinear circuit 104
When considering analog signals whose characteristics are shown in FIG. 15, the circuits corresponding to 9, 160, and 161 have a linear relationship between the input level and the output level when the absolute value of the input level exceeds a predetermined value, and This is a coring circuit whose output level is zero when the value is below the value. Then, the difference signal from the input terminal 101 is supplied to the synthesizer 171 through the delay amount compensation delay circuit 170, and the signal from the cascade circuit 107 is subtracted from this signal, and the signal obtained at the output terminal 108 is as shown in FIG. It is supplied to the synthesizer 35.

上述の第8図の構成の回路を採用した場合の第
7図の雑音除去回路の動作を説明するが、第1図
と重複する部分はその説明を省略する。
The operation of the noise removal circuit shown in FIG. 7 when the circuit having the configuration shown in FIG. 8 described above is adopted will be described, but the explanation of the parts that overlap with those in FIG. 1 will be omitted.

直交変換回路103の出力端子150〜153
の各出力信号は、第12図B〜Eに示す如く夫々
異なる映像パターン毎の、1フレーム期間異なる
映像信号の差信号であるから、夫々異なる映像パ
ターン毎の映像信号成分を殆んど含まない雑音で
ある。
Output terminals 150 to 153 of orthogonal transformation circuit 103
Since each output signal is a difference signal between video signals that differ for one frame period for each different video pattern as shown in FIGS. 12B to 12E, it contains almost no video signal component for each different video pattern. It's noise.

そこで、入力映像信号の映像パターンに応じ
て、第7図の非線形回路72−1〜72−4、即
ち第13図の非線形回路(リミツタ回路)159
−1〜159−4のスレツシユホ−ルドレベルを
適当値に選定するようにすれば良い。
Therefore, depending on the video pattern of the input video signal, the nonlinear circuits 72-1 to 72-4 in FIG. 7, that is, the nonlinear circuit (limiter circuit) 159 in FIG.
The threshold level from -1 to 159-4 may be selected as an appropriate value.

例えば、テレシネ装置では、高域雑音が問題と
なるが、之を除くには、リミツタ回路159−1
のスレツシユホールドレベルを小にして、之から
小さいレベルの雑音のみを出力するようにすると
共に、リミツタ回路159−2〜159−4のス
レツシユホールドレベルを大にして之から大きい
レベルの雑音までも出力するようにすれば良い。
For example, in telecine equipment, high-frequency noise is a problem, but in order to eliminate it, limiter circuit 159-1 is used.
The threshold hold level of the limiter circuits 159-2 to 159-4 is set low to output only small level noise, and the threshold hold levels of the limiter circuits 159-2 to 159-4 are set high to output high level noise. It would be nice if you could also output it.

又、テレシネ装置では、かき落しエラーあるい
はフリツカ雑音が問題となるが、之を除くために
はリミツタ回路159−1のスレツシユホールド
レベルを大にして、之から大きいレベルの雑音ま
でも出力するようにすると共に、リミツタ回路1
59−2〜159−4の各スレツシユホールドレ
ベルを夫々雑音のレベルに応じて任意に設定する
ようにすれば良い。
In addition, in telecine equipment, scraping errors or flicker noises are a problem, but in order to eliminate this problem, the threshold level of the limiter circuit 159-1 is increased to output even a high level of noise. and limiter circuit 1
Each of the threshold levels 59-2 to 159-4 may be set arbitrarily depending on the noise level.

又、横縞、斜め縞(斜め方向のモアレ縞)ある
いは縦縞に対応した雑音を除去するには、夫々リ
ミツタ回路159−2,159−3あるいは15
9−4のスレツシユホールドレベルを大にして、
夫々大なるレベルの雑音までも出力されるように
すれば良い。
Further, in order to remove noise corresponding to horizontal stripes, diagonal stripes (moiré stripes in the diagonal direction), or vertical stripes, limiter circuits 159-2, 159-3 or 15 are used, respectively.
Increase the threshold hold level of 9-4,
It is only necessary to output even a large level of noise.

かくして、合成器73から入力映像信号の映像
パターンに応じた雑音が得られ、之が合成器35
に供給されて、入力端子31よりの入力映像信号
から差引かれ、入力映像信号に対し忠実度が高く
且つよく雑音の除去された出力映像信号が出力端
子36に得られる。
In this way, noise corresponding to the video pattern of the input video signal is obtained from the synthesizer 73, and the noise is obtained from the synthesizer 35.
, and is subtracted from the input video signal from the input terminal 31 to obtain an output video signal at the output terminal 36 which has high fidelity to the input video signal and from which noise has been well removed.

次に上述の第7図の信号分割手段71、非線形
回路72−1,72−2,……,72−n及び合
成器73から成る構成を第8図と同様に直交変換
を用いた他の2例を説明するが、その具体構成は
説明を省略する。その一の例は第16図について
説明する。直交変換回路(アダマール変換回路)
は、8つの入力信号Si1〜Si8に対し、次式の8
つの出力信号S″i1〜S″i8が得られるように構成す
る。
Next, the configuration consisting of the signal dividing means 71, the nonlinear circuits 72-1, 72-2, . . . , 72-n, and the combiner 73 in FIG. Two examples will be explained, but the explanation of their specific configuration will be omitted. One example will be explained with reference to FIG. Orthogonal transform circuit (Hadamard transform circuit)
is the following equation 8 for 8 input signals S i1 to S i8
The configuration is such that two output signals S″ i1 to S″ i8 are obtained.

第16図Aに示す如く、あるフイールドの隣接
する走査上に於けるある時点の画素点b1、之より
夫々1,2及び3サンプリング周期前の時点の画
素点b2,b3及びb4並びに画素点b1より夫々1水平
周期、1水平周期+1,2及び3サンブリング周
期前の時点の画素点b4,b5,b6及びb7を考える。
そして、入力信号Si1〜Si8が夫々画素点b1〜b8
の1フレーム異なる信号の差信号で、画面のその
部分が第16図B〜Iに示すべきパターンのと
き、之に対応して夫々出力信号S″i1〜S″i8のレベ
ルの絶対値が小となる。尚、第16図B〜Iに於
て、斜線部分は輝度の低い部分、斜線のない部分
は輝度の高い部分を夫々示すが、之等は夫々相互
に入れ換え得る。
As shown in FIG. 16A, on adjacent scans of a certain field, pixel point b 1 at a certain time, pixel points b 2 , b 3 and b 4 at times 1, 2 and 3 sampling periods earlier, respectively. Also, consider pixel points b 4 , b 5 , b 6 and b 7 at times one horizontal period, one horizontal period + 1, 2 and 3 sampling periods before pixel point b 1 , respectively.
Then, the input signals S i1 to S i8 correspond to pixel points b 1 to b 8 , respectively.
When that part of the screen has the pattern shown in FIGS. 16B to I, the absolute value of the level of the output signals S″ i1 to S″ i8 is small correspondingly. becomes. Note that in FIGS. 16B to 16, hatched areas indicate low brightness areas, and non-hatched areas indicate high brightness areas, but these may be interchanged.

そこで、入力映像信号の映像パターンに応じ
て、出力信号S″i1〜S″i8の夫々供給される各非線
形回路(リミツタ回路)のスレツシユホールドレ
ベルを適当に選定することによつて、映像パター
ンに応じて雑音を有効に除去することができる。
Therefore, by appropriately selecting the threshold hold level of each nonlinear circuit (limiter circuit) to which each of the output signals S''i1 to S''i8 is supplied according to the video pattern of the input video signal, the video pattern can be adjusted. Noise can be effectively removed depending on the situation.

次に他の例を第17図について説明する。この
場合は入力映像信号として、特にカラー映像信号
を考慮し、サンプリング周波数を色副搬送波周波
数の4倍に選定した場合である。直交変換回路
(アダマール変換回路)は、4つの入力信号Si1
〜Si4に対し、10式の4つの出力信号S″i1〜S″i4
が得られるように構成する。
Next, another example will be explained with reference to FIG. In this case, the input video signal is a color video signal, and the sampling frequency is selected to be four times the color subcarrier frequency. The orthogonal transform circuit (Hadamard transform circuit) receives four input signals S i1
~S i4 , the four output signals of equation 10 S″ i1 ~S″ i4
Configure it so that it can be obtained.

第17図Aに示す如く、あるフイールドの隣接
する走査上に於るある時点c1、之より2サンプリ
ング周期、1水平周期及び1水平周期+2サンプ
リング周期前の時点の画素点を考える。そして、
入力信号Si1〜Si4が夫々画素点c1〜c4の1フレー
ム異なる信号の差信号で、画面のその部分が第1
7図B〜Eに示す如きパターンのとき、之に対応
して夫々出力信号S″i1〜S″i4のレベルの絶対値が
小となる。第17図B〜Eに於て、斜線部分は輝
度の低い部分、斜線のない部分は輝度の高い部分
を夫々示すが、之等は夫々入れ換え得る。
As shown in FIG. 17A, consider pixel points at a certain time point c 1 on an adjacent scan of a certain field, two sampling periods, one horizontal period, and one horizontal period+2 sampling periods before. and,
The input signals S i1 to S i4 are difference signals of signals that differ by one frame at pixel points c 1 to c 4 , respectively, and that part of the screen is the first
In the case of the patterns shown in FIGS. 7B to 7E, the absolute values of the levels of the output signals S''i1 to S''i4 become small correspondingly. In FIGS. 17B to 17E, hatched areas indicate low brightness areas, and unshaded areas indicate high brightness areas, but these may be interchanged.

そこで、入力映像信号の映像パターンに応じ
て、出力信号S″i1〜S″4の夫々供給される各非線
形回路(リミツタ回路)のスレツシユホールドレ
ベルを適当に選定することにより、映像パターン
に応じて雑音を有効に除去することができる。
尚、この場合、第17図Dの映像パターンに対応
する出力信号S″i3の供給される非線形回路(リミ
ツタ回路)のスレツシユホールドレベルを特に他
より大にすれば、カラー雑音を有効に除去するこ
とができる。
Therefore, by appropriately selecting the threshold hold level of each nonlinear circuit (limiter circuit) to which each of the output signals S″ i1 to S″ 4 is supplied, depending on the video pattern of the input video signal, noise can be effectively removed.
In this case, color noise can be effectively removed by setting the threshold level of the nonlinear circuit (limiter circuit) to which the output signal S''i3 corresponding to the image pattern shown in FIG. 17D is made higher than the others. can do.

尚、上述の映像パターンの数は上述の4個、8
個に限らず、もつと大きくすることができる。
Furthermore, the number of the above-mentioned video patterns is 4, 8 as mentioned above.
It is not limited to just one piece, but can be made larger.

尚、カラー雑音のみを除去するのであれば、差
信号を色信号成分の周波数帯域を減衰させるフイ
ルタ→非線形回路(リミツタ回路)→色信号成分
の周波数帯域を強調させるフイルタの縦続回路に
供給し、その出力を合成器35に供給して、入力
映像信号から差し引くようにすれば良い。
If only color noise is to be removed, the difference signal is supplied to a cascade circuit consisting of a filter that attenuates the frequency band of the color signal component, a nonlinear circuit (limiter circuit), and a filter that emphasizes the frequency band of the color signal component. The output may be supplied to the synthesizer 35 and subtracted from the input video signal.

次に、上述の第7図の信号分割手段71、非線
形回路72−1〜72−n及び合成器73から成
る構成の他の種類の具体例を第18図について説
明する。第18図に於て、第7図の増巾器44の
出力たる差信号が信号分割手段71に供給され、
その4つの出力が非線形回路(リミツタ回路)7
2−1〜72−4に供給され、その各出力が合成
器73に供給されて加算され、出力端子87に得
られたその出力が第7図の合成器35に供給され
て、入力端子31よりの入力映像信号から差し引
かれる。
Next, a specific example of another type of the configuration consisting of the signal dividing means 71, the nonlinear circuits 72-1 to 72-n, and the combiner 73 shown in FIG. 7 will be described with reference to FIG. In FIG. 18, the difference signal which is the output of the amplifier 44 in FIG. 7 is supplied to the signal dividing means 71,
Its four outputs are nonlinear circuits (limiter circuits) 7
2-1 to 72-4, their respective outputs are supplied to the combiner 73 and added, and the output obtained at the output terminal 87 is supplied to the combiner 35 in FIG. is subtracted from the input video signal.

次にこの信号分割手段71の構成について説明
する。入力端子80よりの差信号が面走査方向
(縦方向)ローパスフイル81に供給され、その
出力から合成器82に於て入力端子80よりの差
信号が差し引かれ、その合成器82の出力が線走
査方向(横方向)ローパスフイルタ84に供給さ
れる。ローパスフイルタ84の出力は非線形回路
72−3に供給される。合成器86に於てローパ
スフイルタ84から合成器82の出力が差し引か
れ、その合成器86の出力が非線形回路72−4
に供給される。ローパスフイルタ81の出力が線
走査方向(横方向)ローパスフイルタ83に供給
され、その出力が非線形回路72−1に供給され
る。合成器85に於てローパスフイルタ83の出
力からローパスフイルタ81の出力が差し引か
れ、その合成器85の出力が非線形回路72−2
に供給される。
Next, the configuration of this signal dividing means 71 will be explained. The difference signal from the input terminal 80 is supplied to a surface scanning direction (vertical direction) low-pass filter 81, the difference signal from the input terminal 80 is subtracted from the output by a synthesizer 82, and the output from the synthesizer 82 is The signal is supplied to a low-pass filter 84 in the scanning direction (lateral direction). The output of low pass filter 84 is supplied to nonlinear circuit 72-3. The output of the combiner 82 is subtracted from the low-pass filter 84 in the combiner 86, and the output of the combiner 86 is applied to the nonlinear circuit 72-4.
supplied to The output of the low pass filter 81 is supplied to a line scanning direction (horizontal direction) low pass filter 83, and its output is supplied to the nonlinear circuit 72-1. In the combiner 85, the output of the low-pass filter 81 is subtracted from the output of the low-pass filter 83, and the output of the combiner 85 is applied to the nonlinear circuit 72-2.
supplied to

ここで線走査方向(横方向)ローパスフイルタ
83,84はCR形あるいはLB形等の通常のロー
パスフイルタである。面走査方向(縦方向)ロー
パスフイルタ81は、1個乃至複数個の、遅延時
間が1水平周期期間の遅延回路を縦続接続し、そ
の縦続回路に入力信号を供給し、その入力信号と
各遅延回路の各出力とを合成器及び減衰器を用い
て相加平均するようにして構成する。
Here, the line scanning direction (horizontal direction) low-pass filters 83 and 84 are ordinary low-pass filters such as CR type or LB type. The surface scanning direction (vertical direction) low-pass filter 81 connects one or more delay circuits with a delay time of one horizontal period in cascade, supplies an input signal to the cascade circuit, and outputs the input signal and each delay. Each output of the circuit is configured to be arithmetic averaged using a combiner and an attenuator.

かくして、非線形回路72−1〜72−4に供
給される信号は、夫々差信号の縦方向低域且つ横
方向低域の信号、縦方向低域且つ横方向高域の信
号、縦方向高域且つ横方向低域の信号及び縦方向
高域且つ横方向高域の信号である。
Thus, the signals supplied to the nonlinear circuits 72-1 to 72-4 are a vertical low frequency and horizontal low frequency signal, a vertical low frequency and horizontal high frequency signal, and a vertical high frequency signal of the difference signal, respectively. In addition, they are a horizontal low frequency signal, a vertical high frequency signal, and a horizontal high frequency signal.

そして、非線形回路(リミツタ回路)72−1
〜72−4のスレツシユホールドレベルを任意に
選定することにより、入力映像信号の2次元的な
周波数分布に応じて有効に雑音を除去することが
できる。
And nonlinear circuit (limiter circuit) 72-1
By arbitrarily selecting the threshold levels from 72-4 to 72-4, noise can be effectively removed according to the two-dimensional frequency distribution of the input video signal.

尚、入力映像信号がカラー映像信号(例えば
NTSC方式)の場合、上述の各実施例のように輝
度信号と搬送色信号とを分離せずに雑音除去を行
なつても良いが、分離すれば入力映像信号に対す
る出力映像信号の忠実度を一層高くして有効に雑
音を除去することができる。
Note that the input video signal is a color video signal (for example,
NTSC system), noise removal may be performed without separating the luminance signal and carrier color signal as in each of the above embodiments, but if they are separated, the fidelity of the output video signal with respect to the input video signal will be reduced. The noise can be effectively removed by making it even higher.

この場合には、第7図の増巾器14よりの差信
号を分離回路に供給して輝度信号と搬送色信号に
分離したのち、夫々各別の信号分割手段に供給
し、各信号分割手段の出力を夫々複数の非線形回
路(リミツタ回路)に供給し、各非線形回路の各
出力を合成して、第7図の合成器35に供給し
て、入力端子31からの入力映像信号から差し引
くようにする。
In this case, the difference signal from the amplifier 14 shown in FIG. The outputs of each nonlinear circuit are supplied to a plurality of nonlinear circuits (limiter circuits), each output of each nonlinear circuit is combined, and the synthesizer 35 in FIG. Make it.

この場合は、差信号中の搬送色信号成分から、
直交変換回路を用いて上述の第17図Dの映像パ
ターンに対応する出力信号S″i3を作つて、之を非
線形回路に供給するようになし、差信号中の輝度
信号成分は第8図乃至第13図、又は第14図乃
至第15図、又は第16図、又は第17図、又は
第18図について説明した如き手段を以つて雑音
を取出し、之を入力カラー映像信号から差し引く
ようにする。
In this case, from the carrier color signal component in the difference signal,
The orthogonal transform circuit is used to generate an output signal S''i3 corresponding to the video pattern shown in FIG. The noise is extracted by the means described in connection with FIG. 13, or FIGS. 14 to 15, or FIG. 16, or FIG. 17, or FIG. 18, and subtracted from the input color video signal. .

このようにすれば、カラー映像信号の輝度信号
帯域に分散したカラー雑音をも有効に除去するこ
とができる。
In this way, color noise dispersed in the luminance signal band of the color video signal can also be effectively removed.

上述せる本発明によれば、次のような利点があ
る。N(但しN=1,2,3,……)フレーム分
の時間だけ遅延せしめられる遅延手段を設け、入
力映像信号と、之を遅延手段に供給して遅延させ
た信号との差信号を検出し、その検出信号を非線
形回路に供給して得られた信号と入力映像信号と
を合成するものであるから、画面上で動きの少な
い映像信号から忠実度を低下せしめないで有効に
雑音を除去することができる。実施例の場合は、
画面上で動きのある映像信号からも忠実度をあま
り低下させないで有効に雑音を除去することがで
きる。
According to the present invention described above, there are the following advantages. A delay means capable of delaying by a time corresponding to N (N=1, 2, 3, ...) frames is provided, and a difference signal between the input video signal and a signal delayed by supplying this to the delay means is detected. The detection signal is then fed to a nonlinear circuit and the resulting signal is combined with the input video signal, so it is possible to effectively remove noise from video signals with little movement on the screen without reducing fidelity. can do. In the case of the example,
Noise can be effectively removed from video signals with movement on the screen without significantly reducing fidelity.

そして、本発明に於ては、特に検出された差信
号を入力映像信号の性質に応じた複数の差信号に
分割し、その分割された各信号を各別の非線形回
路に供給し、その各出力を入力映像信号と合成す
るから、更に一層入力映像信号に対する忠実度を
低下させずして之より有効に雑音を除去すること
ができる。例えば、顔のアバタ、砂、輝度の低い
部分などの映像の入力映像信号も雑音として除去
されることがなく、又、実施例の場合之等がフレ
ーム間に於て多少位置がずれても(例えばテレシ
ネ装置の場合)雑音として除去される虞が少な
い。
In the present invention, the detected difference signal is divided into a plurality of difference signals according to the characteristics of the input video signal, and each of the divided signals is supplied to a separate nonlinear circuit. Since the output is combined with the input video signal, noise can be removed even more effectively without reducing the fidelity to the input video signal. For example, input video signals of images such as facial avatars, sand, and low-luminance areas are not removed as noise, and even if the positions of the images are slightly shifted between frames ( For example, in the case of a telecine device) there is little risk of it being removed as noise.

尚、本発明は第6図の雑音除去回路にも適用で
きる。
Incidentally, the present invention can also be applied to the noise removal circuit shown in FIG.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の説明に供する雑音除去回路を
示す系統図、第2図は特性曲線図、第3図は第1
図の一部の具体構成を示す系統図、第4図は特性
曲線図、第5図は波形図、第6図は本発明の説明
に供する雑音除去回路を示す系統図、第7図は本
発明雑音除去回路の一実施例を示す系統図、第8
図は第7図の一部の具体構成を示す系統図、第9
図、第10図及び第11図は夫々第8図の一部の
具体構成を示す系統図、第12図は説明図、第1
3図は第8図の一部の具体構成を示す系統図、第
14図は第8図に対応する他の例を示す系統図、
第15図は特性曲線図、第16図及び第17図は
本発明の他の実施例の説明図、第18図は第8図
に対応する他の例を示す系統図である。 32は遅延手段、33は差信号検出手段として
の合成器、71は信号分割手段、72−1,72
−2,……72−nは非線形回路、74は合成手
段である。
FIG. 1 is a system diagram showing a noise removal circuit used for explaining the present invention, FIG. 2 is a characteristic curve diagram, and FIG.
FIG. 4 is a characteristic curve diagram, FIG. 5 is a waveform diagram, FIG. 6 is a system diagram showing a noise removal circuit used to explain the present invention, and FIG. 7 is a diagram of the present invention. System diagram showing one embodiment of the invention noise removal circuit, No. 8
The diagram is a system diagram showing the specific configuration of a part of Figure 7.
Figures 10 and 11 are system diagrams showing a specific configuration of a part of Figure 8, respectively, Figure 12 is an explanatory diagram, and Figure 1
3 is a system diagram showing a specific configuration of a part of FIG. 8, FIG. 14 is a system diagram showing another example corresponding to FIG. 8,
FIG. 15 is a characteristic curve diagram, FIGS. 16 and 17 are explanatory diagrams of other embodiments of the present invention, and FIG. 18 is a system diagram showing another example corresponding to FIG. 8. 32 is a delay means, 33 is a combiner as a difference signal detection means, 71 is a signal division means, 72-1, 72
-2, . . . 72-n is a nonlinear circuit, and 74 is a synthesis means.

Claims (1)

【特許請求の範囲】 1 入力映像信号が供給されてN(但しN−1,
2,3,……)フレーム分の時間だけ遅延せしめ
られる遅延手段と、上記入力映像信号と上記遅延
手段の出力との差の信号を検出する差信号検出手
段と、該検出された差信号を上記入力映像信号の
性質に応じて複数の差信号に分割する信号分割手
段と、該分割された複数の差信号が夫々各別に供
給される複数の非線形回路と、上記入力映像信号
と該複数の非線形回路の各出力とを合成する合成
手段とを有し、該合成手段より雑音の除去された
出力映像信号を得るようにしたことを特徴とする
雑音除去回路。 2 上記信号分割手段は、上記入力映像信号の映
像パターンを判別する判別手段を具備し、上記検
出された差信号を上記入力映像信号の映像パター
ンに応じて複数の差信号に分割するようにしたこ
とを特徴とする上記特許請求の範囲第1項記載の
雑音除去回路。 3 上記信号分割手段は上記検出された差信号を
入力映像信号の周波数分布に応じて複数の差信号
に分割するようにしたことを特徴とする上記特許
請求の範囲第1項詰載の雑音除去回路。
[Claims] 1. An input video signal is supplied to N (however, N-1,
2, 3, ...) a delay means for delaying by a time corresponding to a frame; a difference signal detection means for detecting a difference signal between the input video signal and the output of the delay means; a signal dividing means for dividing the input video signal into a plurality of difference signals according to the nature of the input video signal; a plurality of nonlinear circuits to which the plurality of divided difference signals are respectively supplied; What is claimed is: 1. A noise removal circuit comprising a synthesis means for synthesizing each output of a nonlinear circuit, and an output video signal from which noise has been removed is obtained from the synthesis means. 2. The signal dividing means includes a determining means for determining a video pattern of the input video signal, and divides the detected difference signal into a plurality of difference signals according to the video pattern of the input video signal. A noise removal circuit according to claim 1, characterized in that: 3. The noise removal according to claim 1, wherein the signal dividing means divides the detected difference signal into a plurality of difference signals according to the frequency distribution of the input video signal. circuit.
JP11634978A 1978-09-21 1978-09-21 Noise elimination circuit Granted JPS5542472A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP11634978A JPS5542472A (en) 1978-09-21 1978-09-21 Noise elimination circuit
GB7932462A GB2033190B (en) 1978-09-21 1979-09-19 Video noise reduction system
NL7907012A NL192017C (en) 1978-09-21 1979-09-20 Video noise reduction system.
DE2938130A DE2938130C3 (en) 1978-09-21 1979-09-20 System for reducing interference or noise in an image signal
CA336,033A CA1126860A (en) 1978-09-21 1979-09-20 Noise reduction system for video signals
US06/077,174 US4242705A (en) 1978-09-21 1979-09-20 Noise reduction system for video signals
AU51031/79A AU526709B2 (en) 1978-09-21 1979-09-20 Video noise reduction system
FR7923612A FR2437130A1 (en) 1978-09-21 1979-09-21 PEST REDUCTION DEVICE
AT0621579A AT381817B (en) 1978-09-21 1979-09-21 FAULT SYSTEM NOISE REDUCTION IN AN IMAGE SIGNAL

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11634978A JPS5542472A (en) 1978-09-21 1978-09-21 Noise elimination circuit

Publications (2)

Publication Number Publication Date
JPS5542472A JPS5542472A (en) 1980-03-25
JPS6142910B2 true JPS6142910B2 (en) 1986-09-24

Family

ID=14684746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11634978A Granted JPS5542472A (en) 1978-09-21 1978-09-21 Noise elimination circuit

Country Status (1)

Country Link
JP (1) JPS5542472A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992006559A1 (en) * 1990-10-05 1992-04-16 Matsushita Electric Industrial Co., Ltd. Noise reducing apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567276A (en) * 1978-11-15 1980-05-21 Sony Corp Noise removing circuit
US4553165A (en) * 1983-08-11 1985-11-12 Eastman Kodak Company Transform processing method for reducing noise in an image
JPS6163169A (en) * 1984-09-05 1986-04-01 Matsushita Electric Ind Co Ltd Video signal processor
JPS6170865A (en) * 1984-09-14 1986-04-11 Matsushita Electric Ind Co Ltd Image pickup device
JP2573719B2 (en) * 1990-04-23 1997-01-22 松下電器産業株式会社 Noise reduction device
JPH07177393A (en) * 1993-12-21 1995-07-14 Matsushita Electric Ind Co Ltd Noise removing device
JP2830723B2 (en) * 1993-12-20 1998-12-02 松下電器産業株式会社 Noise removal device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992006559A1 (en) * 1990-10-05 1992-04-16 Matsushita Electric Industrial Co., Ltd. Noise reducing apparatus

Also Published As

Publication number Publication date
JPS5542472A (en) 1980-03-25

Similar Documents

Publication Publication Date Title
US4242705A (en) Noise reduction system for video signals
EP0629083B1 (en) Interlaced-to-progressive scanning converter having a double-smoothing function and a method therefor
US5010504A (en) Digital image noise suppression method using SVD block transform
US4268855A (en) Noise reduction system for color television signal
KR19980703741A (en) Image data noise filtering method and device
JPH0438188B2 (en)
JP2003009006A (en) Image pickup method and device
US4786963A (en) Adaptive Y/C separation apparatus for TV signals
JPS6142910B2 (en)
JP2573718B2 (en) Noise reduction device
GB2253321A (en) Chrominance filtering system
JP2523374B2 (en) Adaptive luminance signal color signal separation device
JPH0576025A (en) Noise reducing device
JP2751447B2 (en) Noise reduction device
JP2942261B2 (en) Motion detection circuit
JP3045394B2 (en) Video camera
JPS624911B2 (en)
JP2573719B2 (en) Noise reduction device
JP2621553B2 (en) Noise reduction device
JP3240711B2 (en) Y / C separation filter device
JPS625388B2 (en)
JP2698404B2 (en) Luminance signal processing device
KR960008995B1 (en) Separating device of luminance/color signal for using pseudomedian filter
JPH0338991A (en) Luminance signal/chrominance signal separating circuit
JPH0716255B2 (en) Motion adaptive luminance signal color signal separation device