JPS6141346Y2 - - Google Patents

Info

Publication number
JPS6141346Y2
JPS6141346Y2 JP17528679U JP17528679U JPS6141346Y2 JP S6141346 Y2 JPS6141346 Y2 JP S6141346Y2 JP 17528679 U JP17528679 U JP 17528679U JP 17528679 U JP17528679 U JP 17528679U JP S6141346 Y2 JPS6141346 Y2 JP S6141346Y2
Authority
JP
Japan
Prior art keywords
key
scan signal
key input
magnetic recording
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17528679U
Other languages
Japanese (ja)
Other versions
JPS5692231U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17528679U priority Critical patent/JPS6141346Y2/ja
Publication of JPS5692231U publication Critical patent/JPS5692231U/ja
Application granted granted Critical
Publication of JPS6141346Y2 publication Critical patent/JPS6141346Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)

Description

【考案の詳細な説明】 この考案は、磁気記録再生装置(以下
「VTR」という)におけるマイクロコンピユータ
を用いたキー入力回路に関し、特に、VTRがた
とえば3時間録画(β)モードと2時間録画
(β)モードとを有する場合に、所定のモード
におけるVTRの予め定めるキー操作を禁止でき
るキー入力回路に関する。
[Detailed description of the invention] This invention relates to a key input circuit using a microcomputer in a magnetic recording/reproducing device (hereinafter referred to as "VTR"). β) mode, the present invention relates to a key input circuit that can prohibit predetermined key operations of a VTR in a predetermined mode.

第1図はこの考案の背景となる従来のマイクロ
コンピユータを使用したキー入力マトリクス回路
の一例を示す図解図である。マイクロコンピユー
タ1はスキヤン信号(たとえば桁タイミング信
号)を導出する出力端子01,02,03を有
し、またキー入力信号のための入力端子11,1
2,13を含む。なお、このマイクロコンピユー
タ1には、図示しないが、算術演算論理ユニツト
やRAMあるいはROMなどが含まれていることは
勿論である。そして、出力端子01,02および
03は、キーマトリツクス2を構成する列ライン
C1,C2およびC3に接続される。また、キー
入力端子11,12および13はマトリクス回路
2の行ラインR1,R2およびR3に接続され
る。そして、各列ラインと行ラインとの交点には
キースイツチK1,K2,……,K9が設けられ
ている。そして、たとえばキー入力マトリクス回
路2のキースイツチK1をオンすると、マイクロ
コンピユータ1からのスキヤン信号01が、列ラ
インC1およびこのキースイツチK1ならびに行
ラインR1を介して、キー入力端子11に入力さ
れる。したがつて、このタイミングでは、他の入
力端子12および13はローレベル(以下単に
「L」である。したがつて、マイクロコンピユー
タ1では、出力端子01,02,03に与えるス
キヤン信号のタイミングと、入力端子11,12
および13に入力された信号とに基づいて、どの
キースイツチがオンされたかを検出する。そし
て、マイクロコンピユータ1は、そのオンされた
キースイツチに対応して、演算等を行う。このよ
うなキー入力マトリクス回路は、多数のキースイ
ツチからのキー入力信号を比較的簡単な構成で入
力できるという特徴がある。
FIG. 1 is an illustrative diagram showing an example of a key input matrix circuit using a conventional microcomputer, which is the background of this invention. The microcomputer 1 has output terminals 01, 02, 03 for deriving scan signals (for example digit timing signals) and input terminals 11, 1 for key input signals.
Including 2,13. It goes without saying that the microcomputer 1 includes an arithmetic operation logic unit, RAM, ROM, etc., although not shown. The output terminals 01, 02 and 03 are connected to column lines C1, C2 and C3 forming the key matrix 2. Further, key input terminals 11, 12 and 13 are connected to row lines R1, R2 and R3 of matrix circuit 2. Key switches K1, K2, . . . , K9 are provided at the intersections of each column line and row line. For example, when the key switch K1 of the key input matrix circuit 2 is turned on, the scan signal 01 from the microcomputer 1 is input to the key input terminal 11 via the column line C1, this key switch K1, and the row line R1. Therefore, at this timing, the other input terminals 12 and 13 are at low level (hereinafter simply "L"). , input terminals 11, 12
Based on the signals inputted to and 13, which key switch is turned on is detected. The microcomputer 1 then performs calculations and the like in response to the key switch being turned on. Such a key input matrix circuit is characterized in that key input signals from a large number of key switches can be inputted with a relatively simple configuration.

一方、最近ではマイクロコンピユータは種々の
用途に利用され、たとえばVTRの制御回路等と
しても利用されている。そして、VTRの操作キ
ーとしては、たとえば「再生」、「早送り」、「巻戻
し」、「アフレコ」、「録画」、「ロツク」、「停止」

「一時停止」、「静止画」、「ピクチヤサーチ正送
り」あるいは「ピクチヤサーチ逆送り」などのた
とえば11個のキーを設けている。そして、これら
11個のキーは第1図に示したようなキー入力マト
リクス回路で構成されている。「ピクチヤサーチ
正送り」あるいは「ピクチヤサーチ逆送り」で
は、正方向あるいは逆方向にテープを速く走行さ
せて再生画像を表示し、それによつて所望の画像
を素早く見つけ出す(サーチする)ことができ
る。このようなピクチヤサーチは、ビデオトラツ
クを横切る方向での再生のために、水平同期信号
のずれによつて、ノイズが多くなるという問題が
ある。第3図に示すように、たとえば3時間録画
(β)においては、隣接するビデオトラツクの
水平同期信号のずれが小さいためノイズが少ない
が、2時間録画(β)の場合には、隣接するビ
デオトラツク間の水平同期信号のずれが大きいた
めノイズが多い。そのために、たとえば2時間録
画(β)の場合には、「ピクチヤサーチ正送
り」および「ピクチヤサーチ逆送り」のキー入力
を禁止するのが望ましい。
On the other hand, recently, microcomputers have been used for various purposes, for example, as control circuits for VTRs. For example, the VTR operation keys include "play", "fast forward", "rewind", "dubbing", "record", "lock", and "stop".
,
For example, 11 keys are provided, such as "pause", "still image", "picture search forward", and "picture search backward". And these
The 11 keys are composed of a key input matrix circuit as shown in FIG. In "picture search forward forward" or "picture search reverse forward", the tape is run rapidly in the forward or reverse direction to display the reproduced image, thereby making it possible to quickly find (search) a desired image. Such a picture search has a problem in that noise increases due to shifts in horizontal synchronization signals due to playback in a direction across the video track. As shown in Figure 3, for example, in a 3-hour recording (β), there is little noise because the horizontal synchronization signal deviation of adjacent video tracks is small, but in the case of a 2-hour recording (β), the noise is small in the case of a 2-hour recording (β). There is a lot of noise because the horizontal synchronization signal between tracks has a large deviation. For this reason, for example, in the case of two-hour recording (β), it is desirable to prohibit the key inputs of "picture search forward" and "picture search backward".

また、一般的に言つても、記録再生モードが複
数あるVTRにおいて、所定のモードにおける予
め定めるキー操作を自動的に禁止できれば、上述
のようなノイズの多い再生画面の出現を防いだ
り、記録テープや磁気ヘツドを保護したりでき得
るであろう。
Also, generally speaking, if a VTR with multiple recording and playback modes could automatically prohibit predetermined key operations in a certain mode, it would be possible to prevent the appearance of the noisy playback screen as described above, and to It could also be used to protect the magnetic head.

第4図はこの考案の背景となる従来のキー入力
禁止可能なキー入力回路の一例を示す回路図であ
る。この第4図に示す従来のものでは、キースイ
ツチからのキー入力信号とキー入力禁止信号の論
理積によつて、スキヤン信号が入力端子11,1
2などに入力されるのを禁止している。すなわ
ち、たとえばキースイツチK1とK2からの入力
信号は、NANDゲート31および32のそれぞれ
の一方入力とて与えられる。また、キー入力禁止
信号(KS信号)は、これらNANDゲート31お
よび32のそれぞれの他方入力に接続される。そ
して、そのNANDゲート31および32の出力
は、それぞれ、スキヤン信号径路に介挿されたト
ランジスタ41および42のベースに与えられ、
このトランジスタ41および42をスイツチング
動作させる。たとえば、キー入力禁止信号(KS
信号)が与えられているとき、キースイツチK1
をオンとした場合を考えてみると、この場合に
は、NANDゲート31の2つの入力が共にLとな
り、その出力がハイレベル(以下単に「H」)と
なる。したがつて、トランジスタ41はオフとな
り、スキヤン信号(SC信号)の入力端子11へ
の入力が禁止ないし遮断される。そして、キー入
力禁止信号(KS信号)が無いときには、NAND
ゲート31および32の出力は、対応のキースイ
ツチK1およびK2をオンとしたとき、Lとな
り、対応のトランジスタ41および42を導通さ
せ、入力端子11および12へのスキヤン信号
(SC信号)の入力を許容する。このようにして、
キー入力禁止信号によつて、その対応のキー入力
を禁止することが行なわれるが、この第4図に示
す従来のものでは、キー入力を禁止すべきキース
イツチの数が多くなればなるほど、NANDゲート
やそれに付随するトランジスタなどの部品数が多
くなるという問題があつた。
FIG. 4 is a circuit diagram showing an example of a conventional key input circuit capable of inhibiting key input, which is the background of this invention. In the conventional device shown in FIG.
2 etc. is prohibited from being input. That is, input signals from key switches K1 and K2, for example, are applied to one input of each of NAND gates 31 and 32. Further, a key input prohibition signal (KS signal) is connected to the other input of each of these NAND gates 31 and 32. The outputs of the NAND gates 31 and 32 are applied to the bases of transistors 41 and 42 inserted in the scan signal path, respectively.
The transistors 41 and 42 are operated in a switching manner. For example, the key input prohibition signal (KS
signal) is given, the key switch K1
In this case, both inputs of the NAND gate 31 become L, and its output becomes a high level (hereinafter simply referred to as "H"). Therefore, the transistor 41 is turned off, and input of the scan signal (SC signal) to the input terminal 11 is prohibited or cut off. Then, when there is no key input prohibition signal (KS signal), NAND
When the corresponding key switches K1 and K2 are turned on, the outputs of the gates 31 and 32 become L, making the corresponding transistors 41 and 42 conductive, and allowing input of scan signals (SC signals) to the input terminals 11 and 12. do. In this way,
A key input prohibition signal is used to prohibit the corresponding key input, but in the conventional system shown in FIG. There was a problem that the number of parts such as transistors and accompanying transistors increased.

それゆえに、この考案の主たる目的は、複数の
記録再生モードを備えるVTRにおいて、所定の
モード時における予め定めるキー操作を禁止で
き、かつ、それが簡単な構成で達成されたVTR
のためのキー入力回路を提供ることである。
Therefore, the main purpose of this invention is to create a VTR that can prohibit predetermined key operations in a predetermined mode in a VTR that has multiple recording and playback modes, and that can achieve this with a simple configuration.
The purpose of the present invention is to provide a key input circuit for.

この考案の上述の目的およびその他の目的と特
徴は図面を参照して行う以下の詳細な説明から一
層明らかとなろう。
The above objects and other objects and features of the present invention will become clearer from the following detailed description with reference to the drawings.

第5図はこの考案の一実施例を示す要部図解図
である。なお、この実施例は、唯1つの列ライン
および行ラインについて示すが、第1図のよう
に、複数の列ライン行ラインを含むマトリクス回
路として構成することは当業者にとつて容易であ
ろう。
FIG. 5 is an illustrative view of the main parts showing an embodiment of this invention. Although this embodiment shows only one column line and one row line, those skilled in the art will easily configure it as a matrix circuit including a plurality of column lines and row lines, as shown in FIG. .

第5図の実施例において、列ライン1のキース
イツチK1とK4との間には、スキヤン信号制御
回路4を構成する抵抗41が介挿される。ここ
で、スイツチK1は、たとえば「再生」スイツチ
であり、スイツチK4,K7は、それぞれ、たと
えば2時間録画(β)モード時に不能動化した
い「ピクチヤサーチ正送り」スイツチおよび「ピ
クチヤサーチ逆送り」スイツチである。抵抗41
とキースイツチK4の接点との接続点には、抵抗
42の一端が接続され、この抵抗42の他端はダ
イオード43を介してトランジスタ44のコレク
タに接続されている。このトランジスタ44のベ
ース入力には2時間録画(β)モード選択信号
(KS信号)が与えられ、そのエミツタは接地され
ている。ダイオード43のカソードとトランジス
タ44のコレクタは、共に、抵抗を介して正電源
+Bに接続されている。
In the embodiment shown in FIG. 5, a resistor 41 constituting the scan signal control circuit 4 is inserted between the key switches K1 and K4 of the column line 1. Here, switch K1 is, for example, a "playback" switch, and switches K4 and K7 are, for example, a "picture search forward" switch and a "picture search backward" switch that are to be disabled in the 2-hour recording (β) mode. be. resistance 41
One end of a resistor 42 is connected to the connection point between the key switch K4 and the contact point of the key switch K4, and the other end of the resistor 42 is connected to the collector of a transistor 44 via a diode 43. A two-hour recording (β) mode selection signal (KS signal) is applied to the base input of this transistor 44, and its emitter is grounded. The cathode of the diode 43 and the collector of the transistor 44 are both connected to the positive power supply +B via a resistor.

動作において、2時間録画(β)モード選択
信号(KS信号)がHで入力された場合を考え
る。この場合には、スキヤン信号制御回路4を構
成するトランジスタ44が導通し、ダイオード4
3も導通状態となる。したがつて、マイクロコン
ピユータ1の出力端子01から列ラインC1に与
えられたスキヤン信号は、抵抗41を経た後、抵
抗42およびダイオード43ならびにトランジス
タ44の経路に分流ないし側路される。したがつ
て、このときたとえばキースイツチK4をオンと
しても、抵抗41の抵抗値R1および抵抗42の
抵抗値R2を適当に選ぶことによつて、入力端子
12には、このマイクロコンピユータ1のスレシ
ヨールド電圧以下の信号しか与えられないことに
なる。したがつて、マイクロコンピユータ1では
そのときのキー入力信号を検出し得ないこととな
り、実質的にキー入力が禁止されたこととなる。
これはキースイツチK7の動作についても同様で
ある。ただし、キースイツチK1については、2
時間録画(β)モード選択信号(KS信号)の
HまたはLにかかわらず、いつでも入力できる。
また、キー入力信号がLのときには、トランジス
タ44が不導通となつているため、キースイツチ
K4あるいはK7をオンとすれば、そのタイミン
グで入力端子12あるいは13にマイクロコンピ
ユータ1のスレシヨールド電圧以上のキー入力信
号が与えられ得て、正常なキー入力動作が行われ
得る。
In operation, consider the case where the 2-hour recording (β) mode selection signal (KS signal) is input at H level. In this case, the transistor 44 constituting the scan signal control circuit 4 becomes conductive, and the diode 4
3 also becomes conductive. Therefore, the scan signal applied from the output terminal 01 of the microcomputer 1 to the column line C1 passes through the resistor 41, and then is shunted or bypassed to a path of the resistor 42, the diode 43, and the transistor 44. Therefore, even if the key switch K4 is turned on at this time, by appropriately selecting the resistance value R1 of the resistor 41 and the resistance value R2 of the resistor 42, the voltage at the input terminal 12 is lower than the threshold voltage of the microcomputer 1. This means that only the following signals can be given. Therefore, the microcomputer 1 cannot detect the key input signal at that time, and key input is essentially prohibited.
The same applies to the operation of key switch K7. However, for key switch K1, 2
It can be input at any time regardless of whether the time recording (β) mode selection signal (KS signal) is H or L.
Furthermore, when the key input signal is L, the transistor 44 is non-conducting, so if the key switch K4 or K7 is turned on, the key input signal higher than the threshold voltage of the microcomputer 1 is applied to the input terminal 12 or 13 at that timing. A signal may be provided and a normal keystroke operation may occur.

第6図はこの考案の他の実施例の要部を示す回
路図である。この実施例では列ラインC1のキー
スイツチK1とK4との間にpnpトランジスタ4
5を介挿する。そして、このトランジスタ45の
ベースは、抵抗を介してキー入力禁止信号を受け
る。それと共に、このトランジスタ45のベース
は、さらに抵抗を介して、正電源+Bに接続され
ている。なお、この第6図の実施例においても、
唯1つの列ラインについてのみ図示するが、第1
図のようなマトリクス回路に構成することは容易
に理解されよう。
FIG. 6 is a circuit diagram showing the main parts of another embodiment of this invention. In this embodiment, a pnp transistor 4 is connected between key switches K1 and K4 of column line C1.
Insert 5. The base of this transistor 45 receives a key input inhibit signal via a resistor. At the same time, the base of this transistor 45 is further connected to the positive power supply +B via a resistor. In addition, also in the embodiment shown in FIG. 6,
Although only one column line is shown, the first
It will be easily understood that the circuit can be configured into a matrix circuit as shown in the figure.

動作において、2時間録画(β)モード選択
信号(KS信号)がHのとき、トランジスタ45
は遮断され、列ラインC1に与えられたスキヤン
信号はキースイツチK4およびK7には与えられ
ない。したがつて、このときキースイツチK4あ
るいはK7をオンとしても、その対応の入力端子
12あるいは13に何等の信号も与えられず、マ
イクロコンピユータ1では、そのキースイツチK
4あるいはK7のキー入力を検出し得ない。この
とき、キースイツチK1は、2時間録画(β)
モード選択信号(KS信号)にかかわらず、常に
キー入力可能である。そして、2時間録画(β
)モード選択信号(KS信号)がLとなつたと
きには、このトランジスタ45が導通し、キース
イツチK4およびK7にもスキヤン信号が与えら
れ得て、したがつて正常なキー入力動作が行われ
る。
In operation, when the 2-hour recording (β) mode selection signal (KS signal) is H, the transistor 45
is cut off, and the scan signal applied to column line C1 is not applied to key switches K4 and K7. Therefore, even if the key switch K4 or K7 is turned on at this time, no signal is given to the corresponding input terminal 12 or 13, and in the microcomputer 1, the key switch K is turned on.
4 or K7 key input cannot be detected. At this time, key switch K1 is set to record for 2 hours (β).
Key input is always possible regardless of the mode selection signal (KS signal). Then, 2 hours of recording (β
) When the mode selection signal (KS signal) becomes L, this transistor 45 becomes conductive, and a scan signal can also be applied to key switches K4 and K7, so that a normal key input operation is performed.

以上のように、この考案によれば、所定の記録
再生モード(たとえば相対的に短時間の記録再生
モードである2時間録画(β)モード)とき
に、予め定めるキー操作を禁止できるので、不所
望のノイズの多い再生画面の出現等を禁止でき
る。
As described above, according to this invention, predetermined key operations can be prohibited during a predetermined recording/playback mode (for example, the 2-hour recording (β) mode, which is a relatively short-time recording/playback mode). It is possible to prohibit the appearance of a desired noisy playback screen.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの考案の背景となるマイクロコンピ
ユータを使用したキー入力マトリクス回路の一例
を示す図解図である。第2図は第1図においてキ
ースイツチK1がオンとされたときのタイミング
図である。第3図はβ方式およびβ方式のビ
デオトラツクの一例を示す図解図である。第4図
はこの考案の背景となる従来のキー入力禁止回路
を有するキー入力回路の一例を示す回路図であ
る。第5図および第6図は、それぞれ、この考案
の一実施例の要部を示す回路図である。 図において、1はマイクロコンピユータ、2は
キー入力マトリクス回路、4はスキヤン信号制御
回路を示す。
FIG. 1 is an illustrative diagram showing an example of a key input matrix circuit using a microcomputer, which is the background of this invention. FIG. 2 is a timing diagram when the key switch K1 in FIG. 1 is turned on. FIG. 3 is an illustrative diagram showing an example of a β method and a β method video track. FIG. 4 is a circuit diagram showing an example of a key input circuit having a conventional key input prohibition circuit, which is the background of this invention. FIGS. 5 and 6 are circuit diagrams showing essential parts of an embodiment of this invention, respectively. In the figure, 1 is a microcomputer, 2 is a key input matrix circuit, and 4 is a scan signal control circuit.

Claims (1)

【実用新案登録請求の範囲】 (1) 予め定められた相対的に長時間の記録再生モ
ードと、相対的に短時間の記録再生モードとの
少なくとも2つのモードを備える磁気記録再生
装置のためのキー入力回路であつて、 前記磁気記録再生装置は、操作キーとして、
通常の再生指令キーに加えて、特殊再生指令キ
ーを少なくとも含み、 前記特殊再生指令キーの入力端子を有するマ
イクロコンピユータ、 前記マイクロコンピユータから前記特殊再生
指令キーにキー入力のためのスキヤン信号を導
出するスキヤン信号経路、 前記スキヤン信号経路に挿入され、前記磁気
記録再生装置のモードが前記少なくとも2つの
モードのうちの予め定めるモードのときに、前
記スキヤン信号が前記特殊再生指令キーへ与え
られるのを禁止するスキヤン信号制御回路を備
える、磁気記録再生装置のためのキー入力回
路。 (2) 前記スキヤン信号制御回路は側路手段として
構成され、 前記側路手段は前記キー入力禁止信号が与え
られたとき能動化されて前記スキヤン信号経路
のスキヤン信号を側路る、実用新案登録請求の
範囲第1項記載の磁気記録再生装置のためのキ
ー入力回路。 (3) 前記スキヤン信号制御回路は遮断手段として
構成され、 前記遮断手段は前記キー入力禁止信号が与え
られたときそれ以降への前記スキヤン信号の伝
達を遮断する、実用新案登録請求の範囲第1項
記載の磁気記録再生装置のためのキー入力回
路。
[Claims for Utility Model Registration] (1) A magnetic recording and reproducing device having at least two modes: a predetermined relatively long-time recording and reproducing mode and a relatively short-time recording and reproducing mode. A key input circuit, wherein the magnetic recording and reproducing device includes, as an operation key,
a microcomputer that includes at least a special playback command key in addition to a normal playback command key, and has an input terminal for the special playback command key; a scan signal for key input is derived from the microcomputer to the special playback command key; a scan signal path; inserted into the scan signal path to prohibit the scan signal from being applied to the special play command key when the mode of the magnetic recording/reproducing device is a predetermined mode of the at least two modes; A key input circuit for a magnetic recording/reproducing device, comprising a scan signal control circuit for controlling the scan signal. (2) The scan signal control circuit is configured as a bypass means, and the bypass means is activated when the key input prohibition signal is applied to bypass the scan signal in the scan signal path. A key input circuit for a magnetic recording/reproducing device according to claim 1. (3) The scan signal control circuit is configured as a cut-off means, and the cut-off means cuts off transmission of the scan signal after the key input prohibition signal is given. A key input circuit for the magnetic recording/reproducing device described in 1.
JP17528679U 1979-12-17 1979-12-17 Expired JPS6141346Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17528679U JPS6141346Y2 (en) 1979-12-17 1979-12-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17528679U JPS6141346Y2 (en) 1979-12-17 1979-12-17

Publications (2)

Publication Number Publication Date
JPS5692231U JPS5692231U (en) 1981-07-22
JPS6141346Y2 true JPS6141346Y2 (en) 1986-11-25

Family

ID=29685968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17528679U Expired JPS6141346Y2 (en) 1979-12-17 1979-12-17

Country Status (1)

Country Link
JP (1) JPS6141346Y2 (en)

Also Published As

Publication number Publication date
JPS5692231U (en) 1981-07-22

Similar Documents

Publication Publication Date Title
US5341254A (en) Tape recording and/or reproducing apparatus
JPS6141346Y2 (en)
JPS6013070Y2 (en) Mode switching device in tape recorder
US4542490A (en) Radio - cassette tape recorder/player system
JPS6057152B2 (en) magnetic tape playback device
KR920000036Y1 (en) Recording error protection circuit for double deck casette tape recorder
JPH0525046Y2 (en)
JP2653062B2 (en) Magnetic recording / reproducing device
JPS6185629A (en) Double cassette tape recorder
KR880004218Y1 (en) Function selection automatic modulation circuit
JP2698341B2 (en) Recording and playback device
KR860002472Y1 (en) Automatic selector of function key button in audio system
JPH0510473Y2 (en)
JPH0531682Y2 (en)
JPS5827380Y2 (en) Timer operation mode control device for information recording/reproducing device
JPH0320892Y2 (en)
KR850001425Y1 (en) Automatic music selecting device for tape recorders
JPS63187446A (en) Controller for cassette tape recorder
JPH0614266Y2 (en) Magnetic recording / playback device
JPS6017047Y2 (en) Muting circuit in an amplifier equipped with a tape playback section and a radio playback section
KR920007425Y1 (en) Recording and play back mode locking circuit
JPH0210588Y2 (en)
JPH0316082Y2 (en)
JPH0426985Y2 (en)
KR900005629Y1 (en) Driving circuit for double cassette deck