JPS6141013B2 - - Google Patents

Info

Publication number
JPS6141013B2
JPS6141013B2 JP55118089A JP11808980A JPS6141013B2 JP S6141013 B2 JPS6141013 B2 JP S6141013B2 JP 55118089 A JP55118089 A JP 55118089A JP 11808980 A JP11808980 A JP 11808980A JP S6141013 B2 JPS6141013 B2 JP S6141013B2
Authority
JP
Japan
Prior art keywords
data
code
input
output device
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55118089A
Other languages
Japanese (ja)
Other versions
JPS5743236A (en
Inventor
Ryoichi Yazawa
Takayuki Iwata
Katsuteru Nagafuku
Masaharu Nomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP55118089A priority Critical patent/JPS5743236A/en
Publication of JPS5743236A publication Critical patent/JPS5743236A/en
Publication of JPS6141013B2 publication Critical patent/JPS6141013B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol

Description

【発明の詳細な説明】 この発明は入出力装置と記憶装置とのデータ転
送方式、更に詳細にはデータ転送の終結方式に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a data transfer method between an input/output device and a storage device, and more particularly to a data transfer termination method.

従来、入出力装置と記憶装置とのデータ転送の
制御を行なう入出力制御装置ではプログラムより
指定される転送データ量をカウンタ等に格納し、
入出力装置とのデータの授受毎にそのカウンタ等
の内容を減算し、そのカウンタ等の内容が“0”
となつたことをもつてデータ転送の終結を検出す
る方式であつた。入出力装置及び記憶装置間で授
受するデータを処理する情報処理装置は、その内
部コードとして8ビツト単位コードのものを使用
するのが一般的であり、入出力装置も記憶装置と
授受するデータを8ビツト単位コードとしてい
る。
Conventionally, input/output control devices that control data transfer between input/output devices and storage devices store the amount of data to be transferred specified by a program in a counter or the like.
Each time data is exchanged with an input/output device, the contents of the counter, etc. are subtracted, and the contents of the counter, etc. are "0".
It was a method to detect the end of data transfer when this happens. Information processing devices that process data exchanged between input/output devices and storage devices generally use 8-bit unit codes as their internal codes, and input/output devices also process data exchanged with storage devices. It is an 8-bit unit code.

入出力装置に対するデータを通信回線を経由し
て伝送することがあり、通信回線では7ビツト単
位コードで伝送するのが一般的である。この伝送
装置を情報処理システムのデータ転送装置に適用
できれば価格の点から有利となると考えられる。
しかしこの場合7ビツト単位コードと8ビツト単
位コードの変換を行う必要があり、かつその変換
を行うため、従来のデータ量による転送制御が不
可能になる。
Data to an input/output device may be transmitted via a communication line, and it is common to transmit data using a 7-bit unit code on the communication line. If this transmission device could be applied to a data transfer device of an information processing system, it would be advantageous in terms of cost.
However, in this case, it is necessary to convert between a 7-bit unit code and an 8-bit unit code, and because this conversion is performed, conventional transfer control based on data amount becomes impossible.

例えば紙カード読取装置(以下カードリーグと
記す)からのデータの入力は紙カード単位に行う
ことが通常であり、紙カードには8単位コードが
用いられている。通信回線を介するデータ転送用
のカードリーダは7単位コードでデータを送出す
るように構成され、8単位コードの最上位ビツト
を区別するために、それが“1”か“0”かに変
化する前にそのことを示すコードとして7単位の
シフトアウトコード又はシフトインコードをカー
ドリーダで挿入して送出することにより8単位の
最上位ビツトを省略し、7単位コードとして送出
している。従つて1枚の紙カードによつてその8
単位の最上位ビツトの変化回数が多いと、シフト
イン、シフトアウトが多くなり1枚の紙カードの
送出データ量が多くなる。しかし1枚のカード全
体のデータ内容によつてシフトイン、シフトアウ
トの回数が異なりカード当りのデータ量が不定と
なる。従つて一定のデータ量であることを前提と
する転送方式では送ることはできない。
For example, input of data from a paper card reading device (hereinafter referred to as a card league) is normally performed in units of paper cards, and an 8-unit code is used for paper cards. Card readers for data transfer over communication lines are configured to send data in 7-unit codes, and to differentiate the most significant bit of the 8-unit code, it changes to either a "1" or a "0". By inserting and transmitting a 7-unit shift-out code or shift-in code as a code indicating this using a card reader, the most significant bit of 8 units is omitted and the 7-unit code is transmitted. Therefore, by one paper card, Part 8
If the number of changes in the most significant bit of the unit is large, the number of shift-ins and shift-outs will increase, and the amount of data to be sent from one paper card will increase. However, the number of shift-ins and shift-outs varies depending on the data content of the entire card, and the amount of data per card becomes undefined. Therefore, it is not possible to send data using a transfer method that assumes a fixed amount of data.

この発明は上記欠点を解決するために、入出力
装置に対する授受データを予めプログラムにより
設定されたレジスタの内容との一致により転送の
終結を行なうようにしたデータ転送方式で以下図
面により詳細に説明する。
In order to solve the above-mentioned drawbacks, this invention is a data transfer method in which the transfer is terminated when the data exchanged with the input/output device matches the contents of a register set in advance by a program, and will be explained in detail below with reference to the drawings. .

第1図はこの発明によるデータ転送方式の実施
例であつて、カードリーダ1は紙カード上の情報
を7ビツト単位コードに変換して送出をする。そ
の送出データは入出力制御装置2内の入力データ
信号線3を介して記憶装置4へ送出される。入出
力制御装置2内にはプログラムから指定されたデ
ータを格納するレジスタ5と、その出力とカード
リーダ1から入力したデータとの一致、不一致を
検出する回路6と、転送制御回路7とを備えてい
る。カードリーダ1及び転送制御回路7間は制御
タグ線8を通じて接続され、転送制御回路7及び
記憶装置4間は制御タグ線9で互に接続される。
転送制御回路7は回路6からの一致、不一致の出
力によりタグ線8,9の制御を行う。第2図は紙
カード上の情報をカードリーダが7ビツト単位コ
ードに変換して出力する順序を示した例である。
FIG. 1 shows an embodiment of the data transfer system according to the present invention, in which a card reader 1 converts information on a paper card into a 7-bit unit code and sends it out. The sent data is sent to the storage device 4 via the input data signal line 3 within the input/output control device 2. The input/output control device 2 includes a register 5 for storing data designated by a program, a circuit 6 for detecting coincidence or mismatch between the output of the register 5 and data input from the card reader 1, and a transfer control circuit 7. ing. The card reader 1 and the transfer control circuit 7 are connected through a control tag line 8, and the transfer control circuit 7 and the storage device 4 are connected through a control tag line 9.
The transfer control circuit 7 controls the tag lines 8 and 9 based on the coincidence and non-coincidence outputs from the circuit 6. FIG. 2 is an example showing the order in which the card reader converts information on a paper card into a 7-bit unit code and outputs the code.

カードリーダは紙カード上の第2番目のさん孔
位置の情報(ア)を読み取つたとき、1番目の情報(A)
と8ビツト単位コードで最上位ビツトが“0”か
ら“1”に変化しているため、7単位コードのシ
フトアウトコード0001110を送出し、次に紙カー
ド上の2番目の情報(ア)の最上位ビツトを削除した
7単位コードの情報を送出する。同様に紙カード
上の3番目の情報(B)を読み取つたときは、2番目
の情報(ア)と8ビツト単位コードで最上位ビツトが
“1”から“0”に変化しているため、7単位コ
ードのシフトインコード0001111を送出し、次に
紙カード上の3番目の情報(B)の最上位ビツトを削
除した7単位コードの情報を送出する。
When the card reader reads the second hole position information (A) on the paper card, it reads the first information (A).
Since the most significant bit of the 8-bit unit code changes from "0" to "1", the shift out code 0001110 of the 7-unit code is sent, and then the second information (a) on the paper card is sent. Sends information on a 7-unit code with the most significant bit removed. Similarly, when reading the third information (B) on the paper card, the most significant bit changes from "1" to "0" in the second information (A) and the 8-bit unit code. The shift-in code 0001111 of the 7-unit code is sent out, and then the information of the 7-unit code with the most significant bit of the third information (B) on the paper card deleted is sent out.

今、プログラムが第1図においてレジスタ5に
カードリーダの終了コードを設定し、第2図に示
す情報がさん孔された紙カードの読込みを指示す
ると、下記の通りの動作を行う。
Now, when the program sets the end code of the card reader in the register 5 in FIG. 1 and instructs to read a paper card punched with the information shown in FIG. 2, the following operations are performed.

(1) 転送制御回路7はタグ線8を制御してカード
リーダ1にデータの送出を指示する。
(1) The transfer control circuit 7 controls the tag line 8 and instructs the card reader 1 to send data.

(2) データの送出指示を受けたカードリーダ1は
紙カードの最初のさん孔位置の情報を変換し送
出する。
(2) Upon receiving the data transmission instruction, the card reader 1 converts the information on the first punch position of the paper card and transmits it.

(3) 一致、不一致検出回路6はレジスタ5に設定
されたデータとカードリーダ1より入力したデ
ータとの比較を行う。第2図に示す通りカード
リーダから最初に送出されるデータはNLコー
ドでないため一致、不一致検出回路6は不一致
である旨の出力を行う。
(3) The match/mismatch detection circuit 6 compares the data set in the register 5 and the data input from the card reader 1. As shown in FIG. 2, since the data first sent from the card reader is not an NL code, the match/mismatch detection circuit 6 outputs a message indicating a mismatch.

(4) 不一致である旨の出力を受けた転送制御回路
7はタグ線8を制御し、次のデータの送出を指
示する。
(4) Upon receiving the output indicating the mismatch, the transfer control circuit 7 controls the tag line 8 and instructs the transmission of the next data.

(5) 紙カードさん孔位置が最後のZコードをカー
ドリーダ1が送出後、カードリーダ1が終了コ
ード(第2図のLFコード)を送出するまで上
記(2),(3),(4)の動作がくりかえされる。
(5) After the card reader 1 sends the Z code with the last paper card hole position, the above (2), (3), and (4) are performed until the card reader 1 sends the end code (LF code in Figure 2). ) action is repeated.

(6) カードリーダ1から終了コードが送出される
と、一致、不一致検出回路6では一致である旨
の出力が行なわれる。
(6) When the end code is sent from the card reader 1, the match/mismatch detection circuit 6 outputs a match.

(7) 一致である旨の出力を受けた転送制御回路7
はタグ線8の制御によるデータの送出指示をカ
ードリーダに行なわず、プログラムから指示が
あるまでタグ線8の制御を開始しない。
(7) Transfer control circuit 7 receives the output indicating a match
does not instruct the card reader to send data by controlling the tag line 8, and does not start controlling the tag line 8 until an instruction is received from the program.

第2図において2番目、4番目に送出するコー
ドはシフトアウト―シフトインコードであり、こ
のようなコードが多い程、1枚の紙カードのデー
タ数80よりも送出データの数が多くなる。
In FIG. 2, the second and fourth codes to be sent are shift-out and shift-in codes, and the more such codes there are, the more the number of data to be sent will be than the 80 pieces of data on one paper card.

このようなデータ転送方式であることから、そ
の効果として上記で説明した入力装置のみならず
出力装置にも適用可能であり、更に8ビツト単位
コードの入出力装置に対しても適用可能であり、
入出力装置と授受するコードに依存しないデータ
転送方式を提供するこができる。なおカードリー
ダは紙カード一枚分のデータの送出を終ると終了
コードを送出するように構成されている。この終
了を示すコードは入出力装置により異なるが、そ
の終了を示すコードを命令によりレジスタ5に格
納するようになされる。
Since this data transfer method is used, it can be applied not only to the input device described above but also to an output device, and can also be applied to an input/output device using an 8-bit unit code.
It is possible to provide a data transfer method that does not depend on codes exchanged with input/output devices. Note that the card reader is configured to send an end code when it has finished sending data for one paper card. Although the code indicating this termination differs depending on the input/output device, the code indicating the termination is stored in the register 5 by an instruction.

以上に説明したようにこの発明によれば通信回
線で行なわれている8ビツト、7ビツト変換を用
いて、7ビツトデータ転送を行うことができ、安
価に情報処理装置を作ることができる。しかも情
報処理装置には一般にカードリーダ、キーボー
ド、プリンタ、デイスプレイなど各種の入出力装
置が設けられ、これらのデータ終了コードにLF
コードETBコード、ETXコードなど各種が用い
られている。しかし、プログラムで指示したデー
タと入出力装置の授受したデータとの一致により
データ転送を終結させる方式であるため、入出力
する情報の1ブロツク、例えばカードリーダにお
けるカード1枚分のデータ、キーボード、プリン
タ、デイスプレイの一行分のデータ等が不定であ
る場合、入出力データ量をプログラムで意識する
こなくデータの入出力をプログラムが指示できる
という利点がある。
As explained above, according to the present invention, 7-bit data transfer can be performed using 8-bit and 7-bit conversion performed on a communication line, and an information processing device can be manufactured at low cost. Moreover, information processing equipment is generally equipped with various input/output devices such as card readers, keyboards, printers, and displays, and these data end codes are LF.
Various codes are used, such as ETB code and ETX code. However, since the data transfer is completed by matching the data instructed by the program with the data sent and received by the input/output device, one block of input/output information, such as data for one card in a card reader, keyboard, etc. When the data for one line of a printer or display is undefined, there is an advantage that the program can instruct data input/output without being aware of the amount of input/output data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるデータ転送装置の一実
施例を示すブロツク図、第2図は紙カード上のさ
ん孔情報と7単位コード(JISコード)に変換す
るカードリーダでの送出データの対応を例示した
図である。 1…カードリーダ、2…入出力制御装置、3…
入力データ信号線、4…記憶装置、5…レジス
タ、6…一致、不一致検出回路、7…転送制御回
路、8,9…タグ線。
Fig. 1 is a block diagram showing an embodiment of a data transfer device according to the present invention, and Fig. 2 shows the correspondence between perforation information on a paper card and data sent out by a card reader that converts it into a 7-unit code (JIS code). It is a figure illustrated. 1... Card reader, 2... Input/output control device, 3...
Input data signal line, 4...Storage device, 5...Register, 6...Coincidence/mismatch detection circuit, 7...Transfer control circuit, 8, 9...Tag line.

Claims (1)

【特許請求の範囲】[Claims] 1 入出力装置と記憶装置とのデータ転送方式に
おいて、8ビツト単位コードのデータを、その最
上位ビツトを除去して7ビツト単位のコードと
し、その最上位ビツトが“0”から“1”になる
直前に7ビツト単位のシフトアウトコードを挿入
し、最上位ビツト単位が“1”から“0”になる
直前に7ビツト単のシフトインコードを挿入し、
データの終りに終了コードを付けて入出力装置と
記憶装置との間で転送するデータ転送方式であつ
て、データを格納するレジスタと、プログラムの
指示により前記レジスタに任意の終了コードデー
タを設定する手段と、前記入出力装置に対する授
受データと前記レジスタの内容との一致、不一致
を検出する手段と、前記入出力装置とのデータの
授受時に、授受したデータと前記レジスタの内容
の一致が検出されると前記入出力装置とのデータ
転送を終結させる手段とを具備するデータ転送方
式。
1 In a data transfer method between an input/output device and a storage device, the most significant bit of data in an 8-bit unit code is removed to create a 7-bit unit code, and the most significant bit changes from “0” to “1”. Insert a shift-out code in units of 7 bits just before the most significant bit changes from "1" to "0", insert a shift-in code in units of 7 bits immediately before the most significant bit changes from "1" to "0",
A data transfer method that attaches an end code to the end of data and transfers it between an input/output device and a storage device, which includes a register to store the data and arbitrary end code data set in the register according to instructions from the program. means for detecting a match or mismatch between data transferred to and received from the input/output device and the contents of the register; and means for detecting a match between the transferred data and the contents of the register when data is transferred to and from the input/output device; and means for terminating data transfer with the input/output device.
JP55118089A 1980-08-27 1980-08-27 Data transfer system Granted JPS5743236A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55118089A JPS5743236A (en) 1980-08-27 1980-08-27 Data transfer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55118089A JPS5743236A (en) 1980-08-27 1980-08-27 Data transfer system

Publications (2)

Publication Number Publication Date
JPS5743236A JPS5743236A (en) 1982-03-11
JPS6141013B2 true JPS6141013B2 (en) 1986-09-12

Family

ID=14727715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55118089A Granted JPS5743236A (en) 1980-08-27 1980-08-27 Data transfer system

Country Status (1)

Country Link
JP (1) JPS5743236A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943429A (en) * 1982-09-03 1984-03-10 Hitachi Ltd Input and output control system

Also Published As

Publication number Publication date
JPS5743236A (en) 1982-03-11

Similar Documents

Publication Publication Date Title
JPH0430780B2 (en)
US4566039A (en) Facsimile system
US4891783A (en) Data terminal device
JPH0736145B2 (en) Printer
US5270830A (en) Facsimile transmission system
KR950016206A (en) Facsimile Device Connectable to Computer
US4107457A (en) Transfer terminal with library phrase memory
JPS6141013B2 (en)
JPS5942507B2 (en) Communication method
US4547628A (en) Data transmission system
US3566360A (en) Control system for coordinating operation of a plurality of asynchronously operated peripheral data transmitting and receiving devices
WO1995022096A1 (en) A device to allow communication between a computer and an external unit
JPS6347177B2 (en)
KR900006975B1 (en) Method of detecting data transmission speed in data terminal equipment
JPH0681171B2 (en) Transmission information output device
JP3293143B2 (en) Data transmission system
JPH0381170B2 (en)
KR920006865A (en) Shared terminal management system and management method using memory card
JPS6347384B2 (en)
JPS5970074A (en) Transmitter of facsimile
JPH08241462A (en) Commodity sale data processing device
JPS593621A (en) High-speed circuit control system
JPH0798623A (en) Wireless keyboard device
JPH0370067A (en) Character processing system
JPH056974U (en) Huaximiri