JPS6138781A - Consumable electrode type pulse arc welding machine - Google Patents

Consumable electrode type pulse arc welding machine

Info

Publication number
JPS6138781A
JPS6138781A JP16131584A JP16131584A JPS6138781A JP S6138781 A JPS6138781 A JP S6138781A JP 16131584 A JP16131584 A JP 16131584A JP 16131584 A JP16131584 A JP 16131584A JP S6138781 A JPS6138781 A JP S6138781A
Authority
JP
Japan
Prior art keywords
welding
circuit
output
value
arc voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16131584A
Other languages
Japanese (ja)
Inventor
Kazunari Hirasawa
平沢 一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16131584A priority Critical patent/JPS6138781A/en
Priority to US06/757,864 priority patent/US4647754A/en
Priority to AU45249/85A priority patent/AU555591B2/en
Priority to EP85109525A priority patent/EP0170248A3/en
Publication of JPS6138781A publication Critical patent/JPS6138781A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K9/00Arc welding or cutting
    • B23K9/09Arrangements or circuits for arc welding with pulsed current or voltage
    • B23K9/091Arrangements or circuits for arc welding with pulsed current or voltage characterised by the circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Arc Welding Control (AREA)

Abstract

PURPOSE:To stabilize a welding arc and to improve operability by decreasing or increasing an arc voltage in accordance with the differential number of times between a set number of short circuits and detected number of short circuits. CONSTITUTION:The waveform of the welding arc voltage is made into a short circuit waveform by a level adjusting circuit for detecting short circuit. The waveform is shaped to a short circuit detecting pulse. The difference nd between the number (n) of the short circuit pulses in sampling time Ts and the preset number ns of pulses is determined. The differential nd pulse is inputted to an up counter when (n-ns)>0 and the differential pulse nd is inputted to a down counter when (ns-n)>0. The output of the counter is subjected to digital to analog conversion to an analog quantity which is compared with the output command value of a welding machine. The output of the welding machine is regulated by said signal. The welding arc length is always stabilized by the above- mentioned method, by which spatters are decreased and the operability is improved.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は不活性ガスを主成分とするガスによって溶接部
を遮蔽し、消耗電極ワイヤ(以下単に電極ワイヤと称す
る。)を溶接部に連続的に送給して溶融溶接を行う溶接
方法に於いて、溶接電流として・やルス電流を用いるこ
とにより、消耗電極ワイヤの溶融金属の移行形態をスプ
レー状にして溶融溶接を行なう溶接方法(以下単に・ぐ
ルスM工G溶接法という。)の溶接電圧制御方法を用い
た消耗電極式パルスアーク溶接機に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention shields a welded area with a gas mainly composed of an inert gas, and connects a consumable electrode wire (hereinafter simply referred to as an electrode wire) to the welded area continuously. In a welding method that performs fusion welding by feeding the consumable electrode wire, a welding method (hereinafter referred to as ``welding method'') uses a lasing current as the welding current to transfer the molten metal of the consumable electrode wire into a spray form. This invention relates to a consumable electrode type pulse arc welding machine using a welding voltage control method (simply referred to as the Guls M-G welding method).

(従来例の構成とその問題点) 従来のパルスMIG溶接法に於ては、パルス電流を流し
てワイヤ溶融金属を積極的にスプレー状態として母材金
属に移行させるため、一定の直流電流を用いるいわゆる
通常のMIG溶接方法と比較して種々の異なった特性を
有している。大きな特性の差異は、溶接出力が低電流の
時、M工G溶接が短絡とアークを繰り返して溶接を進行
させるのに対し、パルスMIG溶接法に於ては、ワイヤ
溶接金属をスプレー状態にして母材に移行させることが
できる点にある。スプレー状態での移行を行うと、短絡
移行溶接とは異ってス・フッタ発生の点で大きな差異が
生じてくる。即ちスプレー移行溶接を行うと、スパッタ
の発生量が、通常の短絡移行溶接に比し極めて少くなシ
、・やルスMIG溶接法の大きな特徴の1つになってい
る。しかしながらパルスMIG溶接方法に於て、アーク
電圧を低めに設定しアーク長さを短くすると、電極ワイ
ヤと母材金属との間には短絡が発生するようになるが、
電圧が低すぎると短絡の発生回数が多くなシ、通常のM
IG溶接法と同じ様にス・母ツタが多発して好ましくな
い、一方、アーク電圧を高めにし、アーク長さを長くす
ると、電極ワイヤと母材金属との間には短絡は生じにく
くなるものの、アークが不安定に傾き易く、この為所期
の個所にアークが発生せず、良好な溶接はできなくなる
(Configuration of conventional example and its problems) In the conventional pulsed MIG welding method, a constant DC current is used in order to apply a pulsed current to actively transfer the wire molten metal to the base metal in a spray state. It has various different characteristics compared to the so-called normal MIG welding method. The major difference in characteristics is that when the welding output is low current, MIG welding progresses welding by repeating short circuits and arcs, whereas in pulsed MIG welding, the wire weld metal is sprayed. The point is that it can be transferred to the base material. When transfer is performed in a spray state, unlike short-circuit transfer welding, there is a big difference in the generation of footing and footing. That is, when spray transfer welding is performed, the amount of spatter generated is extremely small compared to normal short-circuit transfer welding, which is one of the major features of the Luz MIG welding method. However, in the pulsed MIG welding method, if the arc voltage is set low and the arc length is shortened, a short circuit will occur between the electrode wire and the base metal.
If the voltage is too low, short circuits will occur many times, and normal M
As with the IG welding method, splinters and base ivy occur frequently, which is undesirable.On the other hand, if the arc voltage is increased and the arc length is increased, short circuits are less likely to occur between the electrode wire and the base metal. , the arc tends to tilt unstablely, and as a result, the arc is not generated at the desired location, making it impossible to perform good welding.

第1図は、溶接アーク電圧と1秒間当シに発生する短絡
回数との関係を示すグラフであって、ここに示すものは
、ワイヤ送給量が6.3m/m1n(ワイヤ径l、 2
mmφ)の場合の結果であり、アーク電圧の減少と共に
短絡回数は大巾に増大し、一方アーク電圧が2 /1.
 V以上である時は短絡は発生しない。
Figure 1 is a graph showing the relationship between the welding arc voltage and the number of short circuits that occur per second.
mmφ), the number of short circuits increases greatly as the arc voltage decreases, while the arc voltage decreases to 2/1.
When the voltage is higher than V, no short circuit occurs.

第2図は、溶接アーク電圧とス・やツタ発生量との関係
を示すグラフで、溶接条件は第1図の場合と同じである
。アーク電圧の減少と共に、即ち、短絡回数の増大とと
もに、スパッタは増大している。
FIG. 2 is a graph showing the relationship between the welding arc voltage and the amount of soot and ivy generated, and the welding conditions are the same as in FIG. 1. Spatter increases as the arc voltage decreases, ie, as the number of short circuits increases.

アーク電圧が24V以上である時は、短絡は発生せず、
この時は殆どス・ぐツタは発生しない。我々の詳細な実
験結果によると、H接アーク電圧が24V以上である時
は、溶接速度を早くすると、アンダーカット等の溶接欠
陥が発生し好ましくない。一方溶接アーク電圧が低い時
には、高速溶接を行っても、アンダーカットは発生しな
くなるが、スノクッタが増大して好ましくない。従って
、第1図に於てアーク電圧が(23±0.5)Vの範囲
であるときは、短絡回数は20回/5eCJJ下でスパ
ッタも少く、最も良好な溶接が行えることが判明した。
When the arc voltage is 24V or higher, no short circuit will occur,
At this time, almost no smut occurs. According to our detailed experimental results, when the H arc voltage is 24 V or more, increasing the welding speed is not preferable because welding defects such as undercuts occur. On the other hand, when the welding arc voltage is low, even if high-speed welding is performed, undercuts will not occur, but snorkeling will increase, which is undesirable. Therefore, it has been found that when the arc voltage is in the range of (23±0.5) V in FIG. 1, the number of short circuits is 20 times/5 eCJJ, there is little spatter, and the best welding can be performed.

この時のアーク長は4. rnm程度である。The arc length at this time is 4. It is about rnm.

以上の様にパルスMIG溶接法に於ては、その特長を発
揮するだめの条件範囲が極めて挾く、例に示した様にア
ーク電圧では僅か1V程度の裕度を有するのみである。
As mentioned above, in the pulsed MIG welding method, the range of conditions in which it can exhibit its features is extremely limited, and as shown in the example, the arc voltage has a margin of only about 1V.

さらに、この適正電圧値は、溶接姿勢、継手形状、ガス
の種類など、他の溶接施工条件によっても大きく異って
くる。例えば継手形状に関し、スミ肉溶接の場合の最適
電圧値は、下向き突合せの最適電圧値と比較して0.5
V程度低めとなる。
Furthermore, this appropriate voltage value varies greatly depending on other welding conditions such as welding posture, joint shape, and gas type. For example, regarding the joint shape, the optimal voltage value for fillet welding is 0.5% compared to the optimal voltage value for downward butt welding.
It will be about V lower.

゛以上示した様に、パルスMIG溶接方法に於る問題点
は単に適正電圧条件が狭いというばかシでなく、適正溶
接条件が、溶接施工条件によって変化し、このため、極
めて扱いにりく、こうしたことが、現場での溶接作業上
、大きな問題となっている。
゛As shown above, the problem with the pulsed MIG welding method is not simply that the appropriate voltage conditions are narrow, but that the appropriate welding conditions change depending on the welding construction conditions, which makes it extremely difficult to handle. This has become a major problem in welding work on site.

(発明の目的) 本発明は、上記ρような問題点を解決しようとするもの
で、アーク長を常に適正長に制御することができる装置
を提供することを目的とするものである。
(Objective of the Invention) The present invention aims to solve the above-mentioned problem ρ, and aims to provide a device that can always control the arc length to an appropriate length.

(発明の構成) 本発明は溶接中に発生する電極ワイヤと母材金属溶融部
との短絡回数を一定時間(以下サンブリング時間という
。)毎に検出し、その短絡検出信号によって溶接アーク
電圧を制御して、溶接出力を制御する消耗電極式・ぐル
スアーク溶接機において、予め設定された短絡回数n8
と、前記サンプリング時間内に検出される短絡回数nと
の差分数nd(= ns −n )>0のとき、差分回
数ndの値に応じてアーク電圧を下降させ、n−n5>
0のとき、差分nsの値に応じてアーク電圧を上昇させ
て溶接出力を制御する手段を具備し、且つ、前記差分回
数nd当シのアーク電圧下降値をアーク電圧上昇値より
大きな値に々るように設定した構成を有するものである
(Structure of the Invention) The present invention detects the number of short circuits between the electrode wire and the molten part of the base metal that occur during welding at regular intervals (hereinafter referred to as sampling time), and uses the short circuit detection signal to determine the welding arc voltage. In a consumable electrode/Grus arc welding machine that controls the welding output, the preset number of short circuits n8
and the number of short circuits n detected within the sampling time, when the number of differences nd (= ns - n )>0, the arc voltage is lowered according to the value of the number of differences nd, and n-n5>
When the difference ns is 0, the arc voltage is increased according to the value of the difference ns to control the welding output. It has a configuration set so that

(実施例の説明) 第3図は本発明の詳細な説明するフローチャートであシ
、以下、その構成について説明する。
(Description of Embodiments) FIG. 3 is a flowchart illustrating the present invention in detail, and its configuration will be described below.

溶接アーク電圧波形を短絡検出レベル調整回路により、
成る1定レベル以上の電圧をカットして短絡波形とし、
この波形を整形して短絡検出・ぐルスとする。サンプリ
ング時間T8内の短絡・やルス数nをカウントし予め設
定されたパルス数n8との差分ndを求め、(n  n
 a ) > Oのときは差分n4パルスをアップカウ
ンタに、逆に(na−n)〉0のときは差分n4パルス
をダウンカウンタに入力し、カウンタのデジタル出力を
D/A変換してアナログ量とし、このアナログ量の出力
調整を行い、溶接機の出力指令信号と比較して偏差出力
信号として、溶接機の出力を調整する。ここで、カウン
タからの単一デジタル量に対するアナログ変換量は、ダ
ウンカウンタの場合の方が大きくなるように構成されて
いる。
The welding arc voltage waveform is controlled by the short circuit detection level adjustment circuit.
Cut the voltage above a certain level to create a short circuit waveform,
This waveform is shaped and used for short circuit detection and gluing. Count the number n of short circuits and pulses within the sampling time T8, find the difference nd from the preset number n8 of pulses, and calculate (n n
a) When > O, input the difference n4 pulse to the up counter, and conversely, when (na-n) > 0, input the difference n4 pulse to the down counter, and convert the digital output of the counter to analog quantity. Then, the output of this analog quantity is adjusted, and the output of the welding machine is adjusted as a deviation output signal by comparing it with the output command signal of the welding machine. Here, the analog conversion amount for a single digital amount from the counter is configured to be larger in the case of a down counter.

第4図は、本発明の溶接機の構成を示す一実施例のブロ
ック図であり、1は短絡検出回路、2は短絡検出レベル
調整回路、3は波形整形回路、4はダウンカウンタ、5
はアップカウンタ、6は所期値n8設定回路、7はサン
プリング時間設定回路、8.9はラッチ回路、10はコ
ン・ぐレータ、11は・ぐルス発生器、12はアップダ
ウンカウンタ、13はD/A変換器、14はゲイン調整
回路、15は偏差出力回路、16は出力指令電圧回路、
17はラッチ回路制御信号発生回路、18,19はイン
バータ回路、20,21はアンド回路、22はタイミン
グ調整回路、23はコントロール端子C1を有するアナ
ログスイッチ、24はコントロール端子C2を有するア
ナログスイッチ、25はインバータを示す。
FIG. 4 is a block diagram of an embodiment showing the configuration of the welding machine of the present invention, in which 1 is a short circuit detection circuit, 2 is a short circuit detection level adjustment circuit, 3 is a waveform shaping circuit, 4 is a down counter, and 5 is a short circuit detection circuit.
is an up counter, 6 is a desired value n8 setting circuit, 7 is a sampling time setting circuit, 8.9 is a latch circuit, 10 is a converter, 11 is a pulse generator, 12 is an up/down counter, and 13 is a D/A converter, 14 is a gain adjustment circuit, 15 is a deviation output circuit, 16 is an output command voltage circuit,
17 is a latch circuit control signal generation circuit, 18 and 19 are inverter circuits, 20 and 21 are AND circuits, 22 is a timing adjustment circuit, 23 is an analog switch having a control terminal C1, 24 is an analog switch having a control terminal C2, 25 indicates an inverter.

第5図は、第4図に示した回路の出力電圧波形を示すも
ので、(a)は溶接アーク電圧波形、(b)は短絡検出
回路1の出力波形、(C)は短絡・ぐルス、(d)はサ
ンプリング時間T8設定用パルス、(e)はラッチ回路
制御信号発生回路17の出力波形、(f)はラッチ回路
制御信号発生回路17の出力反転波形、■aは溶接アー
ク電圧である。
FIG. 5 shows the output voltage waveform of the circuit shown in FIG. 4, where (a) is the welding arc voltage waveform, (b) is the output waveform of the short circuit detection circuit 1, and (C) is the short circuit/galus voltage waveform. , (d) is the pulse for setting sampling time T8, (e) is the output waveform of the latch circuit control signal generation circuit 17, (f) is the output inversion waveform of the latch circuit control signal generation circuit 17, and (a) is the welding arc voltage. be.

以下、第4図について、第5図と共にその構成お、よび
動作を説明する。
Hereinafter, the configuration and operation of FIG. 4 will be explained together with FIG. 5.

短絡検出回路1は、抵抗R1t R2r及びツェナーダ
イオードzDlにより構成されている。この電圧波形V
aはツェナーダイオードZD、で■のレベルにカットさ
れ、(b)図に示した様々波形になる。
The short circuit detection circuit 1 includes resistors R1t R2r and a Zener diode zDl. This voltage waveform V
The signal a is cut to the level of ■ by the Zener diode ZD, resulting in various waveforms as shown in the figure (b).

アーク電圧Vaの信号は通常溶接トーチと溶接母材間の
電圧信号であり、溶接アークが発生していない状態では
無負荷電圧が誘起され、この無負荷電圧値は溶接アーク
電圧に比べて異常に高い。このツェナーダイオードZD
1はこの高い電圧が本発明の制御回路を破壊するのを防
ぐ様に働く。短絡検出レベル調整回路2は、抵抗R3、
R4、R5、可換抵抗器VR1,オペアンプI C1,
で構成されている。可変抵抗器VR,の値を調整するこ
とにより、短絡検出レベルの調整が可能で、これは即ち
第5図軸)の@で示した検出レベルを調整していること
と等価であシ、この(b)で示した電圧波形を、第4図
の波形整形回路3に入力すると得られる出力波形は、第
5図(C)に示す一定のパルス巾及び電圧を有するi4
ルス波形が得られる。
The arc voltage Va signal is normally a voltage signal between the welding torch and the welding base metal, and when no welding arc is generated, a no-load voltage is induced, and this no-load voltage value is abnormal compared to the welding arc voltage. expensive. This Zener diode ZD
1 acts to prevent this high voltage from destroying the control circuit of the present invention. The short circuit detection level adjustment circuit 2 includes a resistor R3,
R4, R5, variable resistor VR1, operational amplifier IC1,
It consists of By adjusting the value of the variable resistor VR, it is possible to adjust the short circuit detection level, which is equivalent to adjusting the detection level shown by @ in the axis of Figure 5. The output waveform obtained by inputting the voltage waveform shown in (b) to the waveform shaping circuit 3 shown in FIG. 4 has a constant pulse width and voltage shown in FIG. 5(C).
A pulse waveform is obtained.

即ちアーク電圧vaの短絡が生じている個所は、矩形波
状のノ4ルス波形となる。このパルスは、ダウンカウン
タ4に入力される。所期値n8設定向路6はダウンカウ
ンタ4の所期値n8を定め、サンプリング時間設定回路
7はダウンカウンタ4のサンプリング時間を設定する。
That is, the portion where the arc voltage va is short-circuited has a rectangular waveform. This pulse is input to the down counter 4. The intended value n8 setting path 6 determines the intended value n8 of the down counter 4, and the sampling time setting circuit 7 sets the sampling time of the down counter 4.

第5図(d)に示すサンプリング時間T8設定用パルス
は、パルス間隔T8がすンゾリング時間を示す。第5図
(c)で示す短絡・ぐルスがダウンカウンタ4に入力さ
れると、設定値n8より、サンプリング時間T8内の短
絡パルス数nに応じてダウンカウンタ4の出力はカウン
トダウンされる。短絡・ぐルス数nが、設定値n8より
小さいとき、即ち、n<nsのときは、ダウンカウンタ
4の出力nd(この値はR8−nの値に等しい)はラッ
チ回路8及び9に入力される。17はラッチ回路制御信
号発生回路であり、その出力波形を第5図(e)に示す
。ラッチ回路8に入力されるラッチ信号(e)がハイレ
ベルのときラッチ回路8はカウンタ4からの短絡パルス
信号を入力し、ロウレベルのときはデータをホールドす
る。またラッチ信号(e)はインバータ回路18を通し
てラッチ回路9にも入力されている。このラッチ信号(
f)を第5図に示す。
In the sampling time T8 setting pulse shown in FIG. 5(d), the pulse interval T8 indicates the sampling time. When the short circuit or pulse shown in FIG. 5(c) is input to the down counter 4, the output of the down counter 4 is counted down from the set value n8 according to the number n of short circuit pulses within the sampling time T8. When the short-circuit/glucose number n is smaller than the set value n8, that is, when n<ns, the output nd of the down counter 4 (this value is equal to the value of R8-n) is input to the latch circuits 8 and 9. be done. 17 is a latch circuit control signal generation circuit, the output waveform of which is shown in FIG. 5(e). When the latch signal (e) input to the latch circuit 8 is at high level, the latch circuit 8 inputs the short circuit pulse signal from the counter 4, and when it is at low level, it holds the data. The latch signal (e) is also input to the latch circuit 9 through the inverter circuit 18. This latch signal (
f) is shown in FIG.

ラッチ信号(e)及び(f)は位相が反転している。従
って前述の様に、ダウンカウンタ4の出力はラッチ回路
8及び9に入力されるが、一方のラッチ回路で短絡パル
スを入力している時は、他方のラッチ回路は短絡・やル
スを入力せず、先のサイクルデータをホールドするよう
に働く(即ち、1サンプリング時間前のデータ)。
The latch signals (e) and (f) have opposite phases. Therefore, as mentioned above, the output of the down counter 4 is input to the latch circuits 8 and 9, but when one latch circuit is inputting a short circuit pulse, the other latch circuit is inputting a short circuit pulse. First, it works to hold the previous cycle data (that is, the data from one sampling time ago).

次に短絡パルス数nが、設定値nより大きい時、即ちn
≧n のときの動作について説明する。
Next, when the number of short circuit pulses n is larger than the set value n, that is, n
The operation when ≧n will be explained.

短絡ノ8ルス数nが設定値nSと等しくなったとき、4
はダウンカウンタであるため、その出力ndは0となる
。ダウンカウンタ4の出力がOとなると、ダウンカウン
タ4のキャリーアウト信号はハイレベルからロウレベル
に変化する。このキャリーアウト信号はインバータ回路
19全通してハイレベルに変換されてアンド回路20の
A端子に入力される。アンド回路20の他方のB端子に
は短絡ノPルス信号が入力されている。即ち、以上の説
明から明らかな様に短絡・ぐルス数nと設定値n8と等
しくなると、アンド回路20のA端子はノ・イレベルと
なるため、短絡・ぐルス信号はアンド回路200B端子
を通してアップカウンタ5に入力される。
When the number of short-circuit pulses n becomes equal to the set value nS, 4
Since is a down counter, its output nd is 0. When the output of the down counter 4 becomes O, the carry-out signal of the down counter 4 changes from high level to low level. This carry-out signal is converted to a high level through the entire inverter circuit 19 and is input to the A terminal of the AND circuit 20. A short circuit pulse signal is input to the other B terminal of the AND circuit 20. That is, as is clear from the above explanation, when the number n of short circuits and pulses becomes equal to the set value n8, the A terminal of the AND circuit 20 becomes the NO level, so the short circuit and pulse signal increases through the AND circuit 200B terminal. It is input to counter 5.

アップカウンタ5にはサンプリング時間を定める信号も
サンプリング時間設定回路7より入力されている。即ち
、アップカウンタ5には、設定パルス数n8を超えるパ
ルス数nd(”’ n  n8)が入力される。アップ
カウンタ5の設定値ばOである。従って、アップカウン
タ5の出力はndと々す、このノクルスはラッチ回路8
及び9に入力される。
A signal for determining the sampling time is also input to the up counter 5 from the sampling time setting circuit 7. That is, the number of pulses nd ("' n n8) exceeding the set number of pulses n8 is input to the up counter 5. The set value of the up counter 5 is O. Therefore, the output of the up counter 5 is equal to nd. This Noculus has latch circuit 8.
and 9.

従って、サンプリング時間TS内の短絡ノクルス数nが
設定パルス数n8より小(n<ns)のとき、差分ノ9
ルス数nd(二n8− n )はダウンカウンタ4より
出力されて、ラッチ回路8及び9に入力される。一方、
サンプリング時間T8内の短絡パルス数nが設定・Qル
ス数n8より犬(n≧n8)のとき、差分パルス数nd
(=n−ns )は、アップカウンタ5より出力されて
ラッチ回路8及び9に入力される。前述した様に、ラッ
チ回路8及び9は交互に働き、一方が入力している状態
の時は、他方は、先のサイクルのデータ(nd) ’に
ホールドしており、このホールドされたデータは、コン
・ぐレータ10のA入力端子に入力される。コンパレー
タ10は2つの入力端子から入力データの大小を比較し
て出力する素子であり、他方の入力端子Bには、パルス
発生器11からのパルスnsが入力される。コンパレー
タ10の出力は、アンド回路21のA端子に入力されて
いる。コンパレータ10の出力はB入力端子よ逆入力さ
れるパルス数npが、A入力端子に設定されているノ4
ルス数ns、!:等しくなるまで、ハイレベルであり、
それ以上のiPルスn が入力端子に入力されると、コ
ンパレータ10の出力はロウレベルとなる。コンパレー
タ10の出力信号はアンド回路21のA端子に接続され
ているため、ノクルス発生器11のi9ルスnpは、ア
ンド回路21全通して・ぐルス数nsと等しい数だけア
ップダウンカウンター2に入力されることに寿る。
Therefore, when the number n of short-circuit Noculus within the sampling time TS is smaller than the set pulse number n8 (n<ns), the difference number 9
The pulse number nd (2n8-n) is output from the down counter 4 and input to the latch circuits 8 and 9. on the other hand,
When the number of short-circuit pulses n within the sampling time T8 is greater than the set Q pulse number n8 (n≧n8), the difference pulse number nd
(=n-ns) is output from the up counter 5 and input to the latch circuits 8 and 9. As mentioned above, the latch circuits 8 and 9 work alternately, and when one is in the input state, the other holds the data (nd)' of the previous cycle, and this held data is , is input to the A input terminal of the converter 10. The comparator 10 is an element that compares and outputs the magnitude of input data from two input terminals, and the other input terminal B receives the pulse ns from the pulse generator 11. The output of the comparator 10 is input to the A terminal of the AND circuit 21. The output of the comparator 10 is the number np of pulses input inversely to the B input terminal, which is set to the A input terminal.
Rus number ns,! : High level until equal,
When more iP pulse n is input to the input terminal, the output of the comparator 10 becomes low level. Since the output signal of the comparator 10 is connected to the A terminal of the AND circuit 21, the i9 pulse np of the Noculus generator 11 is inputted to the up/down counter 2 by the number equal to the pulse number ns through the entire AND circuit 21. I live to be treated.

アップダウンカウンター2のアップダウン制御端子には
ダウンカウンタ4のキャリーアウト信号が用いられてい
る。ダウンカウンタ4のキャリーアウト信号は、n  
−n)Oのときは・・インペルでアリ、このキャリーア
ウト信号はイン/<−夕回路19全通してロウレベルと
なる。このロウレベル信号がアップダウンカウンター2
のアップダウン制御端子に入力されるとアップダウンカ
ウンタ12はダウンカウンタとして働く。一方n−n5
≧0のときは、キャリーアウト信号はロウレベルであり
、このキャリーアウト信号はインバータ回路19を通し
てノ・インペルとなる。このノ・インベル信号がアップ
ダウンカウンタ12のアップダウン制御端子に入力され
るとカウンタ12はアップカウンタとして働く。イン・
マータ回路19を辿ったキャリーアウト信号は、タイミ
ング回路22全通してアップダウンカウンタ12に接続
されているが、これはアップ及びダウンカウンタ4及び
5の出力パルスndは一旦ラッチ回路8及び9に於てラ
ッチされるため、アップダウンカウンタ12に入力すれ
るパルスndと、ダウンカウンタ4のキャリーアウト信
号はタイミングがずれる。このタイミングを調整する回
路がタイミング調整回路22である。
The carry-out signal of the down counter 4 is used for the up/down control terminal of the up/down counter 2. The carry-out signal of down counter 4 is n
-n) When O, this carry-out signal goes to the low level throughout the input circuit 19. This low level signal is the up/down counter 2
When inputted to the up/down control terminal of the up/down counter 12, the up/down counter 12 functions as a down counter. On the other hand n-n5
When ≧0, the carry-out signal is at a low level, and this carry-out signal passes through the inverter circuit 19 and becomes no impel. When this no-in-bell signal is input to the up-down control terminal of the up-down counter 12, the counter 12 functions as an up-counter. in·
The carry-out signal that has traced the mater circuit 19 is connected to the up/down counter 12 through the entire timing circuit 22, but this is because the output pulses nd of the up and down counters 4 and 5 are once sent to the latch circuits 8 and 9. As a result, the timing of the pulse nd input to the up/down counter 12 and the carry-out signal of the down counter 4 is different from each other. A circuit that adjusts this timing is the timing adjustment circuit 22.

アップダウンカウンタ12の出力はD/A変換器13に
入力され、デジタル信号はアナログ信号に変換される。
The output of the up/down counter 12 is input to a D/A converter 13, and the digital signal is converted into an analog signal.

n  −n)Oのときはアップダウンカウンタ12はダ
ウンカウンタとして働き、パルス数n4””18n分だ
けアップダウンカウンタ12の出力デジタル量は減少す
る。一方n−n8≧0のときはアップダウンカウンタ1
2はアップカウンタとして働き、パルス数”d = n
 −ns分だけアップダウンカウンタ12の出力は増大
する。14はケ゛イン調整回路であり、い変換器13の
アナログ出力の出力調整回路であり、その出力は偏差出
力回路15に接続されている。
n-n)O, the up-down counter 12 functions as a down counter, and the output digital amount of the up-down counter 12 decreases by the number of pulses n4""18n. On the other hand, when n-n8≧0, up/down counter 1
2 works as an up counter, and the number of pulses d = n
The output of the up/down counter 12 increases by -ns. A key adjustment circuit 14 is an output adjustment circuit for the analog output of the converter 13, and its output is connected to the deviation output circuit 15.

ゲイン調整回路14は、D/A変換器13のアナログ出
力の出力調整回路でちゃ、これは、抵抗R6゜R7* 
RB  、オ波アンプIC3,及びアナログスイッチ2
3及び24から構成されている。アナログスイッチ23
及び24は、夫々コントロール端子C1、及びC2に有
していて、コントロール端子CI及びC2にハイレベル
の入力があると、入出力間のインピーダンスは低インピ
ーダンスとなりD−レベルノ入力カコントロール端子C
1、C2にあるときは、入出力間のインピーダンスは高
インピーダンスとなる素子である。
The gain adjustment circuit 14 is an output adjustment circuit for the analog output of the D/A converter 13, and is connected to a resistor R6゜R7*.
RB, O-wave amplifier IC3, and analog switch 2
3 and 24. analog switch 23
and 24 have control terminals C1 and C2, respectively, and when there is a high level input to the control terminals CI and C2, the impedance between the input and output becomes low impedance, and the D-level input signal to the control terminal C
1, C2, the element has a high impedance between input and output.

タイミング調整回路22への入力信号は、n−n8≧0
 のとき、ハイレベルとなり、R5−n>。
The input signal to the timing adjustment circuit 22 is n-n8≧0.
When , it becomes high level and R5-n>.

のとき、ロウレベルとなるが、この人力信号はアナログ
スイッチ23のCIコントロール端子に入力されてお9
、一方、この入力信号はインバータ25を通して出力レ
ベルが反転してアナログスイッチ24のコントロール端
子C2に入力されている。従って、n−n  ≧0のと
き、即ち、アップダウンカウンタ12がアップカウンタ
として働くときはD/A変換器13の出力はケ中イン調
整回路14に於て、アナログスイッチ23の入出力間が
低インピーダンスとなるため(このときアナログスイッ
チ24の入出力間は高インピータンス)、抵抗R6で定
まる出力調整が成され、逆に、n  −n>0のとき、
即ちカウンタ12がダウンカウンタとして働くときはD
/A変換器13の出力は、ケ9イン調整回路14に於て
アナログスイッチ24の入出力間が低インピーダンスと
なるため(このときアナログスイッチ23の入出力間は
高インピーダンス)、抵抗R7で定まる出力調整が成さ
れる。抵抗R6及び抵抗R7のインピーダンスハ異って
おり、抵抗R7のインピーダンスハ抵抗R6のインピー
ダンスより大きい値に構成されている。即ち、カウンタ
12がダウンカウンタとしく働いたとき、そのアナログ
出力の出力調整値は、アップカウンタの場合のアナログ
出力の出力調整値よりも大きくなる。
When , it becomes a low level, but this human input signal is input to the CI control terminal of the analog switch 23.
On the other hand, this input signal is inputted to the control terminal C2 of the analog switch 24 with its output level inverted through the inverter 25. Therefore, when n-n ≧0, that is, when the up-down counter 12 works as an up-counter, the output of the D/A converter 13 is sent to the input/output adjustment circuit 14 so that the input and output of the analog switch 23 is Since the impedance is low (at this time, there is a high impedance between the input and output of the analog switch 24), the output adjustment determined by the resistor R6 is performed. Conversely, when n - n>0,
That is, when the counter 12 works as a down counter, D
The output of the /A converter 13 is determined by the resistor R7, since there is a low impedance between the input and output of the analog switch 24 in the input adjustment circuit 14 (at this time, there is high impedance between the input and output of the analog switch 23). Power adjustments are made. The impedances of the resistor R6 and the resistor R7 are different, and the impedance of the resistor R7 is configured to have a larger value than the impedance of the resistor R6. That is, when the counter 12 functions as a down counter, the output adjustment value of its analog output is larger than the output adjustment value of the analog output in the case of an up counter.

以上の様に構成すると、差分回数nsあたシのアーク電
圧下降値は、アーク電圧上昇値よりも大きな値となる。
With the above configuration, the arc voltage drop value per difference number ns becomes a larger value than the arc voltage rise value.

溶接機の出力調整リモコン等で構成される出力指令電圧
回路16の出力信号は、主としてオペアンプIC2よ多
構成される出力指令電圧回路16のA端子に入力され、
他方のB端子にはゲイン調整回路14の出力信号が接続
されている。偏差出力回路15の出力は溶接機の出力制
御用素子(図示せず)の制御回路に入力されて、溶接出
力を調整する様に構成されている。
The output signal of the output command voltage circuit 16 composed of a welding machine output adjustment remote controller, etc. is input to the A terminal of the output command voltage circuit 16 mainly composed of an operational amplifier IC2,
The output signal of the gain adjustment circuit 14 is connected to the other B terminal. The output of the deviation output circuit 15 is input to a control circuit of an output control element (not shown) of the welding machine to adjust the welding output.

以上から明らかな様に、アーク電圧Vhが高くこのため
、サンプリング時間Ts内に発生するパルス数nが設定
・ぐルス数n8よりも小さい時その差分パルス数ndだ
け偏差出力回路15の出力は減少し、溶接機出力電圧を
減少させて短絡パルス数が大きくなるように調整される
As is clear from the above, since the arc voltage Vh is high, when the number n of pulses generated within the sampling time Ts is smaller than the set pulse number n8, the output of the deviation output circuit 15 decreases by the difference pulse number nd. However, the welding machine output voltage is decreased to increase the number of short circuit pulses.

一方、アーク電圧Vaが低く、このだめ、パルス数nが
、設定iPルス数n8よりも大きいと、その差分・ぐル
ス数nsだけ偏差出力回路15の出力は増大して、溶接
機出力電圧を増大させて短絡パルス数nが少くなる様に
制御される。ここで差分回路ndあたシのアーク電圧下
降値は、アーク電圧上昇値よりも大きな値となる様に設
定している。即ち短絡・ぐシス1ケ尚シのアナログ変換
量は、出力の増大及び減少のときで異夛、・同じ数の差
分回数T14であっても、アーク電圧下降値の方が、ア
ーク電圧上昇値よりも大きな値をとる。
On the other hand, if the arc voltage Va is low and the number of pulses n is larger than the set number of pulses n8, the output of the deviation output circuit 15 increases by the difference/number of pulses ns, increasing the welding machine output voltage. The number n of short-circuit pulses is controlled to decrease by increasing the number n of short-circuit pulses. Here, the arc voltage drop value of the differential circuit nd is set to be a larger value than the arc voltage rise value. In other words, the amount of analog conversion for short circuits and leaks varies when the output increases and decreases.Even if the number of differences is the same T14, the arc voltage drop value is higher than the arc voltage rise value. takes a larger value.

この様な構成の理由について次に説明する。短絡回数n
<nsのとき、その差分回数n4 =ns nとなり、
この値の最大値はn = Oのとき、即ち、nd=ns
のときであって、云いかえれば差分回数n6の値はn8
以上に大きな値はと9えない。一方n)n8r1Q) のとき、その差分回数n d””’ i n sとなシ
、アーク電圧が低く、nが大きい時はndO値はn8よ
りもかなシ大きくなシ、即ち、n<nsのとき、その差
分回数は最大値n8で決められてしまうのに対し、n8
くnのときは最大限界値は存在しない。このため実際の
アークではアーク電圧上昇及び下降に対してアンバラン
スが発生することがある。この時はアークは不安定とな
シ、特に初期設定値nsO値を小さい値にセットした時
にこの傾向は顕著となる。しかしながら本発明の様に差
分回数ns当りの出力電圧調整値、即ちゲインを変える
事により安定したアークを得ることができる。
The reason for such a configuration will be explained next. Number of short circuits n
<ns, the number of differences n4 = ns n,
The maximum value of this value is when n = O, that is, nd = ns
In other words, the value of the number of differences n6 is n8
It is impossible to obtain a value larger than this. On the other hand, when n) n8r1Q), the difference number n d""' i n s is, and when the arc voltage is low and n is large, the ndO value is slightly larger than n8, that is, n<ns , the number of differences is determined by the maximum value n8, whereas n8
When n, there is no maximum limit value. For this reason, in an actual arc, an imbalance may occur with respect to the rise and fall of the arc voltage. At this time, the arc becomes unstable, and this tendency becomes particularly noticeable when the initial setting value nsO is set to a small value. However, as in the present invention, a stable arc can be obtained by changing the output voltage adjustment value per differential number ns, that is, the gain.

即ち、本発明の構成例によれば、溶接部に発生する短絡
数が、初期設定値よりも多いと、直ちに溶接出力電圧を
増大させて、短絡数の増大を防ぎ、一方、短絡数が設定
値よりも少いときは直ちに溶接出力電圧を減少させて適
正なアーク長を保持する様に働く。特に出力電圧の上昇
及び下降時の回路ゲインを変えることにより、なお一層
安定したアークを得ることができる。
That is, according to the configuration example of the present invention, when the number of short circuits that occur in the weld is greater than the initial setting value, the welding output voltage is immediately increased to prevent the number of short circuits from increasing, while the number of short circuits is When it is less than the value, the welding output voltage is immediately reduced to maintain an appropriate arc length. In particular, by changing the circuit gain when the output voltage rises and falls, an even more stable arc can be obtained.

(発明の効果) 以上説明したように、本発明は、不活底ガスを主成分と
したガスを用い、消耗電極ワイヤを溶接部に送給し、パ
ルス状の溶接電流を用いて溶融溶接を行う、いわゆる/
、oルスMIG溶接法の出力電圧の新しい制御方法を提
供するものであシ、短絡発生数が設定値よりも多いとき
には、ただちに溶接電圧を上昇させて短絡発生の増大を
防ぎ、また溶接アーク電圧が上昇して発生短絡数が設定
値より少く外ると直ちに溶接電圧を下降させて、適正ア
ーク長(短絡数は設定値n)が得られる様に制御される
(Effects of the Invention) As explained above, the present invention uses a gas mainly composed of inert bottom gas, feeds a consumable electrode wire to a welding part, and performs fusion welding using a pulsed welding current. do, so-called/
This invention provides a new control method for the output voltage of the OLS MIG welding method.When the number of short circuits occurs is greater than a set value, the welding voltage is immediately increased to prevent an increase in the occurrence of short circuits, and the welding arc voltage is As soon as the number of short circuits increases and the number of short circuits that occur falls below the set value, the welding voltage is immediately lowered and the welding voltage is controlled so that an appropriate arc length (the number of short circuits is the set value n) is obtained.

以上の働きによりアーク長は常に適正な長さに制御され
るため、アークは極めて安定となシ、スパッタの少い良
好な溶接結果をうることができる。
Because the arc length is always controlled to an appropriate length by the above-mentioned functions, the arc is extremely stable and good welding results with less spatter can be obtained.

また溶接作業者の手ぶれによってトーチと溶接部との間
の距離が変動しても、アーク長は一定に制御されるだめ
、成る程度の熟練を必要としていた微妙な溶接条件の設
定作業から解放され、溶接能率は著るしく向上し、経済
性大なるものがある。
In addition, even if the distance between the torch and the welding part changes due to the welder's camera shake, the arc length remains constant, eliminating the need to set delicate welding conditions that previously required a certain level of skill. , welding efficiency is significantly improved, and there is great economic efficiency.

また溶接出力の適正電圧値は溶接姿勢、継手形状、ガス
の種類など、施工条件によって異ってくるが、本発明に
よれば、常に適正な数の短絡の発生するアーク長に制御
されるため、極めて作業性に優れた能率の良い溶接を行
うことができるものである。
In addition, the appropriate voltage value for welding output varies depending on the construction conditions such as welding posture, joint shape, and gas type, but according to the present invention, the arc length is always controlled to the appropriate number of short circuits. , it is possible to perform highly efficient welding with extremely excellent workability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は溶接アーク電圧と1秒間当シに発生する短絡回
数との関係を示すグラフ、第2図は溶接アーク電圧とス
・母ツタ発生量との関係を示すグラフ、第3図は本発明
の詳細な説明するフローチャート、第4図は本発明の溶
接機の構成を示す一実施例のブロック図、第5図は第4
図に示した回路の出力電圧波形を示す図である。 l・・・短絡検出回路、2・・・短絡検出レベル調整回
路、3・・・波形整形回路、4・・・ダウンカウンタ、
5・・・アッゾカウンタ、6・・・所期値n 設定回路
、7・・・サンプリング時間設定回路、8,9由うッチ
回路、10・・・コンパレータ、11・・・パルス発生
器、12・・・アップダウンカウンタ、13・・・D/
A変換器、14・・・ゲイン調整回路、15・・・偏差
出力回路、1G・・・出力指令電圧回路、17・・・ラ
ッチ回路制御信号発生回路、18,19・・・インバー
タ回路、20.21・・・アンド回路、22・・・タイ
ミング調整回路、23・・・コントロール端子c1を有
したアナログスイッチ、24・・・コントロール端子c
2を有したアナログスイッチ、25・・・インバータ。
Figure 1 is a graph showing the relationship between the welding arc voltage and the number of short circuits that occur per second, Figure 2 is a graph showing the relationship between the welding arc voltage and the amount of spruce and base ivy generated, and Figure 3 is the graph showing the relationship between the welding arc voltage and the number of short circuits that occur per second. A flowchart explaining the invention in detail, FIG. 4 is a block diagram of an embodiment showing the configuration of the welding machine of the present invention, and FIG.
FIG. 3 is a diagram showing an output voltage waveform of the circuit shown in the figure. l... Short circuit detection circuit, 2... Short circuit detection level adjustment circuit, 3... Waveform shaping circuit, 4... Down counter,
5... Azzo counter, 6... Initial value n setting circuit, 7... Sampling time setting circuit, 8, 9-touch circuit, 10... Comparator, 11... Pulse generator, 12 ...Up-down counter, 13...D/
A converter, 14... Gain adjustment circuit, 15... Deviation output circuit, 1G... Output command voltage circuit, 17... Latch circuit control signal generation circuit, 18, 19... Inverter circuit, 20 .21...AND circuit, 22...timing adjustment circuit, 23...analog switch having control terminal c1, 24...control terminal c
an analog switch having 2, 25...inverter;

Claims (1)

【特許請求の範囲】[Claims] 溶接中に発生する電極ワイヤと母材金属溶融部との短絡
回数を一定時間毎に検出し、その短絡検出信号によって
溶接アーク電圧を制御して、溶接出力を制御する消耗電
極式パルスアーク溶接機において、予め設定された短絡
回数n_sと、前記一定時間内に検出される短絡回数n
との差分回数n_d(=n_s−n)>0のとき、差分
回数n_dの値に応じてアーク電圧を下降させ、n−n
_s>0のとき、差分n_dの値に応じてアーク電圧を
上昇させて溶接出力を制御する手段を具備し、且つ、前
記差分回数n_d当りのアーク電圧下降値をアーク電圧
上昇値より大きな値になるように設定したことを特徴と
する消耗電極式パルスアーク溶接機。
A consumable electrode type pulse arc welding machine that detects the number of short circuits between the electrode wire and the molten base metal that occur during welding at regular intervals, and controls the welding arc voltage based on the short circuit detection signal to control the welding output. , a preset number of short circuits n_s and a number of short circuits detected within the certain period of time n
When the number of differences n_d (=n_s-n)>0, the arc voltage is lowered according to the value of the number of differences n_d, and n-n
When _s>0, the method includes means for controlling the welding output by increasing the arc voltage according to the value of the difference n_d, and setting the arc voltage decrease value per the number of differences n_d to a value larger than the arc voltage increase value. A consumable electrode type pulse arc welding machine characterized by being set to
JP16131584A 1984-04-10 1984-07-31 Consumable electrode type pulse arc welding machine Pending JPS6138781A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16131584A JPS6138781A (en) 1984-07-31 1984-07-31 Consumable electrode type pulse arc welding machine
US06/757,864 US4647754A (en) 1984-04-10 1985-07-22 Consumable electrode type pulse arc welding machine
AU45249/85A AU555591B2 (en) 1984-07-31 1985-07-23 Consumable electrode type pulse arc welding machine
EP85109525A EP0170248A3 (en) 1984-07-31 1985-07-29 Consumable electrode type pulse arc welding machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16131584A JPS6138781A (en) 1984-07-31 1984-07-31 Consumable electrode type pulse arc welding machine

Publications (1)

Publication Number Publication Date
JPS6138781A true JPS6138781A (en) 1986-02-24

Family

ID=15732759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16131584A Pending JPS6138781A (en) 1984-04-10 1984-07-31 Consumable electrode type pulse arc welding machine

Country Status (1)

Country Link
JP (1) JPS6138781A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003010971A (en) * 2001-06-28 2003-01-15 Daihen Corp Control method for output voltage of welding power source device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003010971A (en) * 2001-06-28 2003-01-15 Daihen Corp Control method for output voltage of welding power source device
JP4676094B2 (en) * 2001-06-28 2011-04-27 株式会社ダイヘン Method for controlling output voltage of welding power source

Similar Documents

Publication Publication Date Title
US5495091A (en) Pulse welding apparatus
US4877941A (en) Power supply system for consumable electrode arc welding and method of controlling the same
JP2009507646A (en) MIG / MAG WELDING CONTROL METHOD AND WELDING DEVICE USED FOR THE METHOD
US4647754A (en) Consumable electrode type pulse arc welding machine
JPS62296966A (en) Arc welding control circuit for constituent part
US5406052A (en) Pulsed arc welding equipment
US4497997A (en) Method and apparatus for metal arc welding with constant currents
JPS6138781A (en) Consumable electrode type pulse arc welding machine
JPS61235077A (en) Consumable electrode type arc welder
JPS6138783A (en) Consumable electrode type pulse arc welding machine
JP3186539B2 (en) Drop welding mode setting management device for arc welding
JPH0342997B2 (en)
US6388233B1 (en) Method and apparatus for arc welding with melting electrode
JPS6362317B2 (en)
JP2587343B2 (en) Power supply for pulse arc welding
JPS6138782A (en) Consumable electrode type pulse arc welding machine
JP2697955B2 (en) Pulse welding equipment
KR880000949B1 (en) Arc welder for short circuiting
JPS58168475A (en) Arc welding method
SU1004038A1 (en) Controlled power source for electric arc welding
JPH0230377A (en) Pulse discharge device
KR100782414B1 (en) Construction method of external characteristics of arc welding power source
JPS649113B2 (en)
JPH0372385B2 (en)
JPH02160171A (en) Output control method for consumable electrode bipolar arc welding power source