JPS6137625B2 - - Google Patents

Info

Publication number
JPS6137625B2
JPS6137625B2 JP54092480A JP9248079A JPS6137625B2 JP S6137625 B2 JPS6137625 B2 JP S6137625B2 JP 54092480 A JP54092480 A JP 54092480A JP 9248079 A JP9248079 A JP 9248079A JP S6137625 B2 JPS6137625 B2 JP S6137625B2
Authority
JP
Japan
Prior art keywords
instruction
input
photoreceptor
section
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54092480A
Other languages
Japanese (ja)
Other versions
JPS5546763A (en
Inventor
Shizuka Hiraike
Yukihiro Yoshida
Shintaro Hashimoto
Mitsuo Tada
Toshio Yamagishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9248079A priority Critical patent/JPS5546763A/en
Publication of JPS5546763A publication Critical patent/JPS5546763A/en
Publication of JPS6137625B2 publication Critical patent/JPS6137625B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電子写真複写機の制御にかかり、特に
複写制御だけでなく感光体の交換も含めた制御を
1つの制御素子にて遂行するようにした電子写真
複写機に関する。一般に電子写真複写機等にあつ
ては、各所に一連の複写動作を検知するための、
例えばマイクロスイツチ等を設け、このマイクロ
スイツチの動作状態により各種の複写工程を行う
ための機構等を制御するようにしている。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the control of an electrophotographic copying machine, and particularly relates to an electrophotographic copying machine in which not only copying control but also control including photoreceptor replacement is performed by one control element. . Generally, in the case of electrophotographic copying machines, etc., there are
For example, a microswitch or the like is provided, and the operating state of this microswitch controls mechanisms for performing various copying processes.

ここで、静電複写動作を簡単に説明すれば、導
電層の上面に光導電層を形成した感光体を用い、
この感光体の光導電層に均一に帯電を行う。上記
かかる感光体の光導電層に光像を露光させること
でその表面には光像に対応した静電荷潜像が形成
される。その後、上記静電荷潜像は可視像にすべ
く現像部にてトナーが塗布されて可視像化され
る。そして、給送されてくる普通紙を感光体に密
着させ、トナー像を上記普通紙に転写し、かかる
普通紙を定着部に送り、転写されたトナー像を定
着させ、出口に送り出すようになつている。
Here, to briefly explain the electrostatic copying operation, a photoreceptor with a photoconductive layer formed on the top surface of a conductive layer is used.
The photoconductive layer of this photoreceptor is uniformly charged. By exposing the photoconductive layer of the photoreceptor to a light image, an electrostatic latent image corresponding to the light image is formed on its surface. Thereafter, toner is applied to the electrostatic latent image in a developing section to make it into a visible image. Then, the fed plain paper is brought into close contact with the photoreceptor, the toner image is transferred to the plain paper, the plain paper is sent to the fixing section, the transferred toner image is fixed, and then sent out to the exit. ing.

上記のものは一般的な乾式の複写機である。 The above is a general dry type copying machine.

ここで、複写工程即ち、帯電、露光、現像、転
写、定着等の各工程の制御であるが、先にも述べ
た如く各所に紙の給送状態又は感光体ドラムの回
転位置等を検知するマイクロスイツチ等を適宜配
置し、このマイクロスイツチの動作状態により各
制御を行うようにしている。
Here, the copying process, that is, the control of each process such as charging, exposure, development, transfer, and fixing, is performed by detecting the paper feeding state or the rotational position of the photoreceptor drum at various locations, as mentioned earlier. Microswitches and the like are appropriately arranged, and various controls are performed depending on the operating state of the microswitches.

上記制御回路として、TTL−ICを多数接続し
上記スイツチ群の動作状態により、例えば帯電を
行わせるものであれば制御回路より帯電部制御信
号を出力し、ドライバー回路を介して帯電部が作
動するようにしている。
If the control circuit is to connect a large number of TTL-ICs and perform charging, for example, depending on the operating state of the switch group, the control circuit outputs a charging unit control signal, and the charging unit is activated via the driver circuit. That's what I do.

又、画像を形成するための感光体は、一定枚数
の複写後、新しいものと交換される。この場合、
感光体交換を制御する制御回路は、上記の複写制
御を行う制御回路とは別個に設けられている。従
つて、複写制御回路及び交換制御回路を含めた、
複写機全体としての回路構成は、非常に複雑にな
つていた。
Further, the photoreceptor for forming images is replaced with a new one after a certain number of copies have been made. in this case,
A control circuit for controlling photoconductor replacement is provided separately from a control circuit for controlling copying. Therefore, including the copy control circuit and the exchange control circuit,
The circuit configuration of the entire copying machine has become extremely complex.

一方、複写機は紙のジヤムを検出した場合の出
力信号を含めて、各検出信号、即ち、制御を行う
ための電気信号とメカ出力に変える手段として、
ソレノイドが用いられている。これ等ソレノイド
を含めて複写機全体としては、電子制御回路に対
する雑音源となる。又、配線が複雑でしかもかな
りの線長を要することは電子的に雑音源の影響を
受けやすいことは明らかである。しかも複写機自
体は、感光体の回転ドラムに同期して各種動作、
例えば帯電、露光、又は原稿台の移動等が成され
るが、制御回路は非同期に入るスイツチ群からの
動作状態の信号により制御を行うようにしてお
り、対雑音性には本質的に弱い一面があつた。
On the other hand, copying machines use various detection signals, including output signals when detecting paper jams, as means to convert them into electrical signals and mechanical outputs for control.
A solenoid is used. The copying machine as a whole, including these solenoids, becomes a noise source for the electronic control circuit. Furthermore, it is clear that the complicated wiring and the fact that it requires a considerable line length make it susceptible to electronic noise sources. Moreover, the copying machine itself performs various operations in synchronization with the rotating photoreceptor drum.
For example, charging, exposure, and movement of the document table are performed, but the control circuit is controlled by operating status signals from a group of switches that enter asynchronously, so it is inherently weak in terms of noise resistance. It was hot.

従つて、複写制御が実行されているにもかかわ
らず、ソレノイドの作用時のノイズにより、感光
体交換制御回路が動作し、感光体交換制御が合わ
せて行われることにもなる。又、逆に感光体交換
制御時に、複写動作が同時に実行されることもあ
る。
Therefore, even though the copying control is being executed, the photoconductor replacement control circuit is operated due to noise when the solenoid is activated, and the photoconductor replacement control is also performed. Conversely, during photoconductor exchange control, a copying operation may be executed at the same time.

そこで本発明は、複写制御及び感光体交換制御
を同一制御手段を用いて、択一的に選択制御する
ものである。尚、複写機は、複写時間及び感光体
の交換時間等の制御時間が充分長く、スイツチ群
等の判別を並列的に行なわなくとも、時間が許す
限り直列的に動作状態を判別できる。このことは
余分な配線を省けることになり、上述した対雑音
性に余裕度が増す効果は大きくなる。
Therefore, the present invention selectively controls copying control and photoreceptor exchange control using the same control means. Incidentally, the copying machine has a sufficiently long control time for copying time, photoreceptor replacement time, etc., and the operating state can be serially determined as long as time permits, without having to determine the switch groups, etc. in parallel. This means that extra wiring can be omitted, and the above-mentioned effect of increasing the margin in noise resistance becomes greater.

このことを実現するために、本発明は例えば1
チツプ、1パツケージのMOS−FET使用のROM
−RAM方式のマイクロプロサーを用いて複写制
御及び感光体交換制御を行うものである。
In order to realize this, the present invention provides, for example, 1
Chip, ROM using MOS-FET in one package
- Copy control and photoreceptor exchange control are performed using a RAM type microprocessor.

上記マイクロプロセツサーは細分化されたデイ
ジタル制御、演算回路をリードオンリーメモリー
(Read Only Memory、ROM)に記載されたイ
ンストラクシヨン群によつて、リード ライト
メモリ(Read Write Memory、RAM)との相互
伝送も含めて動作させる様にした処理装置であ
る。
The above-mentioned microprocessor performs read/write operations for subdivided digital control and arithmetic circuits using a set of instructions written in read-only memory (ROM).
This is a processing device that operates including mutual transmission with memory (Read Write Memory, RAM).

複写機にマイクロプロセツサーを有効に活用で
きたのは先にも簡単に述べたが、一連の複写機の
制御時間は充分長いため、プロセツサーのもつ処
理時間に対する欠点を充分補うことができ、非常
に適した活用が成される。
As mentioned earlier, the effective use of microprocessors in copying machines was briefly mentioned, but the control time of a series of copying machines was long enough to compensate for the disadvantages of processors in terms of processing time. It will be put to very good use.

特に、MOS−FETを用いることで、TTLに比
べて消費電力が格段に少なくてすむ上、集積度も
向上するので効率的に使用できる。
In particular, by using MOS-FET, power consumption is significantly lower than that of TTL, and the degree of integration is also improved, so it can be used efficiently.

又、複写機の制御にマイクロプロセツサーを利
用することにより、電子制御回路の大幅な小型化
即ち、従来の制御回路がこのマイクロプロセツサ
ー1つで済み、部品点数の大幅な低減による信頼
性、サービス性の向上、更に外来ノイズによる影
響の防止、複写機の各種状態例えばマイクロスイ
ツチ群の検知状態の確認を行う上で、直列制御を
行うので、相互配線の低減ができる。更に、将来
予測される周辺装置、仕様の変更においては、マ
イクロプロセツサー自体のROMの修正で対応す
ることができ従来の制御方式を用いた複写機と比
べ簡単に大幅な改善を行うことができその成果も
大きい。
In addition, by using a microprocessor to control the copying machine, the electronic control circuit can be significantly miniaturized.In other words, the conventional control circuit can be replaced with just one microprocessor, which greatly reduces the number of parts and improves reliability. In order to improve performance and serviceability, prevent the influence of external noise, and check various conditions of the copying machine, such as the detection status of a group of microswitches, serial control is performed, so interconnect wiring can be reduced. Furthermore, changes in peripheral devices and specifications expected in the future can be handled by modifying the ROM of the microprocessor itself, making it easy to make significant improvements compared to copiers using conventional control methods. The results were also great.

以下本発明である、複写機の制御をマイクロプ
ロセツサーにより行うように成したものを順次詳
細に説明する。
Hereinafter, the present invention, in which a copying machine is controlled by a microprocessor, will be explained in detail.

まず、本発明にかかる複写機の構成を説明して
おく。第1図において、図中、1は軸2を中心と
して一定速度で矢印方向に回転される回転ドラム
であり、該ドラム1はその外周面にマスターペー
パ即ち、表面を光導電体で形成し、その裏面を導
電体層で構成された感光体3が着脱自在に装着さ
れる。上記感光体3は図示していないがその先端
部を回転ドラム1の周面に装着された押え爪にて
押えられドラム1の外周面に固定されている。又
上記感光体3の変換時、上記押え爪が開き、古い
感光体が外部即ち出紙口5に搬送され、新しい感
光体3が感光体挿入口4より挿入され、その先端
部が押え爪にて押えられ固定される。この動作は
上記ドラム1の回転に連動して自動的に行われ
る。上記感光体3が挿入されたのを検知するのが
感光体挿入口4の近くに設けられたマイクロスイ
ツチMS7で、このスイツチMS7がONすれば後に
説明するが、感光体3の交換サイクルに移り、感
光体の交換が実行される。上記感光体3の自動交
換については、この種の装置で従来から開発され
て公知の機構により実施されており説明は省く。
上記回転ドラム1附近には感光体3の表面に原稿
に対応した像を形成すべく各種装置が設けられて
いる。図中6は感光体3の表面に均一に帯電を行
うための帯電器である。該帯電器6は第2図の回
路図に示す如き帯電用高圧発生部CHVUが通電さ
れることで高圧が発生し、この高圧にて感光体3
の表面が均一帯電される。この時の通電は帯電用
リレーに通電し、その接点CHVR−aが閉じるこ
とで実行される。
First, the configuration of the copying machine according to the present invention will be explained. In FIG. 1, reference numeral 1 denotes a rotating drum that is rotated in the direction of the arrow at a constant speed around a shaft 2, and the drum 1 has a master paper, that is, a surface formed with a photoconductor, on its outer circumferential surface. A photoreceptor 3 whose back surface is made of a conductive layer is detachably attached. Although not shown in the drawings, the photoreceptor 3 is fixed to the outer circumferential surface of the drum 1 by being held down by a presser claw attached to the circumferential surface of the rotating drum 1 at its leading end. Also, when converting the photoreceptor 3, the presser claw opens, the old photoreceptor is transported to the outside, that is, the paper output port 5, and a new photoreceptor 3 is inserted from the photoreceptor insertion port 4, and its tip is inserted into the presser claw. It is held down and fixed. This operation is automatically performed in conjunction with the rotation of the drum 1. A micro switch MS 7 installed near the photoconductor insertion slot 4 detects that the photoconductor 3 has been inserted, and when this switch MS 7 is turned on, the photoconductor 3 is replaced as will be explained later. Then, the photoconductor is replaced. The automatic replacement of the photoreceptor 3 is carried out by a known mechanism that has been developed in the past in this type of apparatus, and therefore a description thereof will be omitted.
Various devices are provided near the rotating drum 1 to form an image corresponding to a document on the surface of the photoreceptor 3. In the figure, reference numeral 6 denotes a charger for uniformly charging the surface of the photoreceptor 3. The charger 6 generates high voltage by energizing the charging high voltage generating unit CHVU as shown in the circuit diagram of FIG.
surface is uniformly charged. The energization at this time is carried out by energizing the charging relay and closing its contact CHVR-a.

7は露光部にして、帯電された感光体3に光像
を照射し静電荷潜像が形成される。この露光は複
写原稿が載置された原稿台8の透明ガラス面を照
明装置9にて照射し、その反射光を光学系10を
介して行つている。
Reference numeral 7 denotes an exposure section, which irradiates the charged photoreceptor 3 with a light image to form an electrostatic latent image. This exposure is performed by illuminating the transparent glass surface of the document table 8 on which the copy document is placed with an illumination device 9, and transmitting the reflected light through an optical system 10.

ここで、原稿台8は回転ドラム1と同期して移
動すべく成つている。即ち、回転ドラム1の感光
体が露光部7に来るのと同時に原稿台8の移動が
開始され、この時の移動速度は、回転速度(ドラ
ム1の周速度)と当然等しい。
Here, the document table 8 is configured to move in synchronization with the rotating drum 1. That is, the movement of the original platen 8 is started at the same time as the photoreceptor of the rotating drum 1 comes to the exposure section 7, and the moving speed at this time is naturally equal to the rotational speed (peripheral speed of the drum 1).

11は上記静電荷潜像を可視像化するための現
像装置にて、静電荷潜像の形成部にトナーを付着
させトナー像を形成する。
Reference numeral 11 denotes a developing device for visualizing the electrostatic latent image, which attaches toner to the area where the electrostatic latent image is formed to form a toner image.

12は上記トナー像を転写紙13に転写するた
めの転写用の帯電器である。上記転写紙13は給
紙ローラ20により自動給紙され、第1ローラ2
1にて複写機内部に搬送され、各ローラを介して
回転ドラム1の回転に同期して給送されるべく成
つており、人紙部に設けられたペーパーストツパ
14にて一旦給紙が停止される。この入紙状態を
検知するのが人紙部に設けられたマイクロスイツ
チMS1であり、このマイクロスイツチMS1が人紙
を検知している状態で、回転ドラム1がある位置
まで回転すれば、上記ストツパ14が開き転写紙
18が給送され、タイミングよく上記回転ドラム
1と同期し、トナー像が形成された感光体3と密
接される。そして、転写用の帯電器12にて帯電
され、転写紙13にトナー像が転写される。又、
15は上記トナー像が転写され、ドラム1の感光
体3に密接された転写紙13を感光体3より剥離
するための装置である。
Reference numeral 12 denotes a transfer charger for transferring the toner image onto the transfer paper 13. The transfer paper 13 is automatically fed by a paper feed roller 20, and the first roller 2
The paper is conveyed into the copying machine at 1, and is fed through each roller in synchronization with the rotation of the rotating drum 1. Once the paper is fed, it is stopped at a paper stopper 14 provided in the paper section. will be stopped. The micro switch MS 1 installed in the paper sheet section detects this state of paper input, and if the rotating drum 1 rotates to a certain position while the micro switch MS 1 is detecting the paper paper, The stopper 14 opens and the transfer paper 18 is fed, synchronized with the rotating drum 1 at a good timing, and brought into close contact with the photoreceptor 3 on which the toner image has been formed. The toner image is then charged by a transfer charger 12 and transferred onto a transfer paper 13. or,
Reference numeral 15 denotes a device for peeling off the transfer paper 13 from which the toner image has been transferred and which has been brought into close contact with the photoreceptor 3 of the drum 1 .

転写紙13は感光体3より剥離されると、剥離
装置15において空気吸引力(矢印で方向を示し
た)により搬送ベルト15aに吸着され次工程に
送られる。上記転写紙13が剥離されたのを検知
するのが剥離装置15近傍に設けたマイクロスイ
ツチMS2である。
When the transfer paper 13 is peeled off from the photoreceptor 3, it is attracted to a conveyor belt 15a by air suction force (direction indicated by an arrow) in a peeling device 15 and sent to the next process. A micro switch MS 2 provided near the peeling device 15 detects when the transfer paper 13 is peeled off.

ここで、上記転写紙13に転写されたトナー像
はまだ不安定な状態で、転写紙13に完全に定着
されておらず、トナーの定着を行う必要がある。
これはかかる転写紙13が剥離装置15の搬送ベ
ルト15aにて搬送され、定着部16に送られ、
トナー像が定着される。
At this point, the toner image transferred to the transfer paper 13 is still in an unstable state and not completely fixed on the transfer paper 13, and it is necessary to fix the toner.
This is because the transfer paper 13 is conveyed by the conveyor belt 15a of the peeling device 15, sent to the fixing section 16,
The toner image is fixed.

上記トナー定着部16は熱源となるヒータラン
プHLを設けており、この熱源にて熱定着を行つ
ている。又、定着部16におけるトナー定着を行
うためには最適温度範囲があり、この温度以上に
上昇しないとコピー動作が実行されない。上記温
度は約300℃程度である。また、定着部16の転
写紙の受台17は電源投入時に実線で示す位置に
あり、電源開成時には点線で示す位置にある。こ
の状態を検知するのがマイクロスイツチMS8であ
る。この受台17を電源が供給されなくなると点
線で示す如く移動させるのは、例えば定着部16
で転写紙のジヤムが発生した場合電源部が開成さ
れ、この時、定着部16での転写紙13の発火等
を防ぐためにヒータランプHLより遠ざけてお
り、又上記転写紙13の除去を容易にしている。
The toner fixing section 16 is provided with a heater lamp HL serving as a heat source, and thermal fixing is performed using this heat source. Further, there is an optimum temperature range for toner fixing in the fixing section 16, and unless the temperature rises above this temperature, the copying operation will not be executed. The above temperature is about 300°C. Further, the transfer paper holder 17 of the fixing unit 16 is at the position shown by the solid line when the power is turned on, and at the position shown by the dotted line when the power is turned on. The micro switch MS8 detects this state. For example, the fixing unit 16 moves this pedestal 17 as shown by the dotted line when power is no longer supplied.
If a jam occurs in the transfer paper, the power supply section is opened, and at this time, it is kept away from the heater lamp HL to prevent the transfer paper 13 from catching fire in the fixing section 16, and also to facilitate the removal of the transfer paper 13. ing.

上記定着部16内を搬送される転写紙13は送
り出しローラ22の回転で出紙口5より搬出され
る。この出紙を検知するのが出紙口5の近くに設
けたマイクロスイツチMS3である。尚、23はス
リツプローラジヤムを検知するためのもので、ロ
ーラ23aを駆動ローラとし23bを従動ローラ
としており、該ローラ23bは転写紙13が正常
に搬送されていれば駆動ローラ23aの回転が伝
達され、正常に搬送されていない、例えば、ジヤ
ムが発生すれば回転が伝達されないようになつて
おり、ジヤムの検知を行うようにしている。
The transfer paper 13 conveyed within the fixing section 16 is conveyed out from the paper outlet 5 by the rotation of the conveyance roller 22. A micro switch MS 3 installed near the paper output port 5 detects this paper output. Note that 23 is for detecting the slip roller jam, and roller 23a is a driving roller and 23b is a driven roller.If the transfer paper 13 is being conveyed normally, the rotation of the driving roller 23a is transmitted to the roller 23b. If the paper is not conveyed normally, for example if a jam occurs, the rotation will not be transmitted and the jam will be detected.

一方、図中18は転写紙13の除電を行う除電
器にして、他の帯電器6及び12とは違い交流コ
ロナ放電にて除電を行うようにしている。又、感
光体13は図には示していないがヒータランプ
HLからの光線にて除電され、クリーナーブラシ
19にてその表面が清掃されて、次の静電潜像形
成に備えられる。
On the other hand, the reference numeral 18 in the figure is a static eliminator for removing static from the transfer paper 13, and unlike the other chargers 6 and 12, the static electricity is removed by alternating current corona discharge. Also, although the photoreceptor 13 is not shown in the figure, it is equipped with a heater lamp.
The charge is removed by the light beam from the HL, and the surface is cleaned by the cleaner brush 19, in preparation for the next electrostatic latent image formation.

ここで、上記除電器18及び転写用の帯電器1
2は共に、高圧発生部THVUが通電されること
でコロナ放電により除電及び転写のための帯電を
行うようになつており、また上記高圧発生部
THVUの通電は制御回路からの制御信号により
リレーをONしその接点THVR−aの閉成時に実
行される。
Here, the static eliminator 18 and the transfer charger 1
In both cases, when the high voltage generating unit THVU is energized, static electricity is removed by corona discharge and charging for transfer is performed.
The THVU is energized when the relay is turned on by a control signal from the control circuit and its contact THVR-a is closed.

更に原稿台8は回転ドラム1が所定の回転位置
に達する動作に同期して移動(フイード)を開始
し又、所定長さの移動を越えれば(以下オーバラ
ンと称す)元の位置に復帰すべく制御される。そ
こで上記原稿台8の初期の停止位置を検知するの
が原稿台8の移動により連動する作動片8aに対
向して設けられたマイクロスイツチMS4で、原稿
台8のオーバランを検知するのがマイクロスイツ
チMS4と相対して設けられたマイクロスイツチ
MS5である。
Further, the document table 8 starts to move (feed) in synchronization with the movement of the rotary drum 1 to reach a predetermined rotational position, and returns to the original position when the movement exceeds a predetermined length (hereinafter referred to as overrun). controlled. Therefore, a micro switch MS 4 installed opposite the actuating piece 8a that is interlocked with the movement of the document table 8 detects the initial stop position of the document table 8, and a micro switch MS4 that detects an overrun of the document table 8 is used. Micro switch installed opposite to switch MS 4
MS5 .

本発明は上述の如く成した一般的な複写機にお
ける、各種機構の制御、例えば回転ドラム1の駆
動原稿台8のフイード及びリターン、転写紙の搬
送及び帯電器6,12、及び除電器18等を1チ
ツプからなるマイクロプロセツサーにより制御す
るものである。尚、第1図に示す如き構成された
複写機の一連の動作を簡単に説明しておく。
The present invention is directed to the control of various mechanisms in the general copying machine constructed as described above, such as the feed and return of the driving document table 8 of the rotating drum 1, the conveyance of transfer paper, the chargers 6 and 12, the static eliminator 18, etc. is controlled by a one-chip microprocessor. A series of operations of the copying machine configured as shown in FIG. 1 will be briefly explained.

まず、電源スイツチMSWを投入すればメイン
モータMMが回転する。又、パワーリレーの接点
PR−a及びb(第2図参照)が閉成され、ヒー
タランプHL2,HL3を点灯させて、定着部16の
温度を上昇させ、規定温度以上に達すればコピー
可なる表示が成される。そこで、プリントスイツ
チPSWを押圧すれば回転ドラム1が回転しそれ
に同期して各マイクロスイツチの動作状態により
各種機構が作用する。従つて、回転ドラム1があ
る位置に達すれば、照明装置9の光源用ランプ
CLが点灯し、各帯電器にて感光体3の表面が帯
電され、且つ原稿台8が移動を開始する。一方マ
イクロスイツチMS1が入紙を検知していれば上記
ドラム1の回転に同期してペーパストツパ14が
開き、搬送ローラ21にて転写紙13が搬送され
る。
First, when the power switch MSW is turned on, the main motor MM rotates. Also, power relay contacts
PR-a and PR-b (see Figure 2) are closed, heater lamps HL 2 and HL 3 are turned on to raise the temperature of the fixing section 16, and when the temperature reaches the specified temperature, a message indicating that copying is possible is displayed. Ru. Therefore, when the print switch PSW is pressed, the rotary drum 1 rotates, and in synchronization with this, various mechanisms operate depending on the operating state of each microswitch. Therefore, when the rotating drum 1 reaches a certain position, the light source lamp of the lighting device 9
CL lights up, the surface of the photoreceptor 3 is charged by each charger, and the document table 8 starts moving. On the other hand, if the microswitch MS 1 detects paper entry, the paper stopper 14 opens in synchronization with the rotation of the drum 1, and the transfer paper 13 is transported by the transport roller 21.

一方、感光体3は露光部7で静電荷潜像が形成
されこの潜像が現像装置11にてトナー像となり
次工程の転写部へ送られる。かかる感光体3に搬
送されてくる転写紙13がタイミングよく密接さ
れ、転写用の帯電器12にて、トナー像が転写紙
13に転写される。その後、トナー像が転写され
た転写紙はドラム1の感光体3より剥離され、剥
離装置15において、空気吸引力により搬送ベル
ト15aに吸着されると共に除電器18にて除電
され、ヒータランプELを内蔵した定着部16に
搬送される。そして、上記転写紙13は定着部1
6内を搬送され送り出しローラー22にて出紙口
5より外部に搬出される。
On the other hand, an electrostatic latent image is formed on the photoreceptor 3 in the exposure section 7, and this latent image becomes a toner image in the developing device 11 and is sent to the transfer section for the next step. The transfer paper 13 conveyed to the photoreceptor 3 is brought into close contact with the photoreceptor 3 in a well-timed manner, and the toner image is transferred onto the transfer paper 13 by the transfer charger 12. After that, the transfer paper on which the toner image has been transferred is peeled off from the photoreceptor 3 of the drum 1, and in the peeling device 15, it is attracted to the conveyor belt 15a by air suction force, and the static electricity is removed by the static eliminator 18, and the heater lamp EL is removed. The image is transported to the built-in fixing unit 16. Then, the transfer paper 13 is transferred to the fixing section 1
6 and is transported to the outside from the paper output port 5 by the delivery roller 22.

一方、ドラム1の回転により感光体3の表面は
定着部16のヒータランプHLからの光線により
除電され、且つクリーナブラシ19を通り除電及
び清掃がなされ次の静電荷潜像を形成するために
備えられる。更に原稿台8はオーバラン状態で、
その状態がマイクロスイツチMS5にて検知されリ
ターンされ元の停止位置に戻ればそれを検知する
スイツチMS4が働き、停止する。又、回転ドラム
1も最初の停止位置で停止する。この場合コピー
枚数が一枚であり、複数枚の場合上述の動作が何
度か繰り返され所定枚数のコピーを行つた後に、
コピー動作が停止する。例えば複数枚のコピーを
行う場合、マルチコピーダイアルを設けこのダイ
アルが0になつた時点でコピー動作を停止するも
ので、それを検知するのが上記マルチコピーダイ
ヤル部に設けたマイクロスイツチMS6である。
On the other hand, as the drum 1 rotates, the surface of the photoreceptor 3 is neutralized by light beams from the heater lamp HL of the fixing section 16, and the surface of the photoreceptor 3 is neutralized and cleaned through the cleaner brush 19, in preparation for forming the next electrostatic latent image. It will be done. Furthermore, the document table 8 is in an overrun state,
When the state is detected by micro switch MS 5 and returned to the original stop position, switch MS 4 detects this and stops. Further, the rotating drum 1 also stops at the initial stop position. In this case, the number of copies is one, and in the case of multiple copies, after the above operation is repeated several times and a predetermined number of copies are made,
Copy operation stops. For example, when making multiple copies, a multi-copy dial is provided and the copying operation is stopped when this dial reaches 0. This is detected by the micro switch MS 6 installed in the multi-copy dial section. be.

以上の如く動作し複写を行う訳で本発明の制御
はマイクロプロセツサーにて行つている。第3図
は本発明における複写機の制御ブロツク図であ
る。第3図において、30は1チツプ1パツケー
ジから成るマイクロプロセツサー(以下制御素子
と称す)であり、この制御素子30からの制御信
号31にてドライバー回路32を介して複写動作
にかかるソレノイド、リレー等に通電(以下通電
された時を“ON”、通電されない時を“OFF”
として記載する。)を行う。例えばドラムフイー
ドクラツチDFCをONすれば回転ドラム1が回転
を開始する。この各種ソレノイド、リレー等の制
御を行うために、ドラム1の回転に伴つた複写動
作の同期信号33を制御素子30に入力し、その
同期信号33により、第1図で説明した各種複写
動作を検知するマイクロスイツチ群34の検知状
態を確認する信号35(以下ストローブ信号と称
す)を制御素子30より導出する。このストロー
ブ信号35をスイツチ群等に与えその出力を制御
素子30が入力することで各マイクロスイツチが
今どのような状態であるかが確認される。この時
の確認状態と上記同期信号33とを合わせて制御
素子30より上述の如き制御信号31を出力し、
複写機の複写制御を行う。
In order to operate and copy as described above, the control of the present invention is performed by a microprocessor. FIG. 3 is a control block diagram of the copying machine according to the present invention. In FIG. 3, numeral 30 is a microprocessor (hereinafter referred to as a control element) consisting of one chip and one package, and a solenoid, which operates a copying operation via a driver circuit 32 in response to a control signal 31 from this control element 30, Energizing relays, etc. (hereinafter, “ON” means when energized, “OFF” means when not energized)
Described as . )I do. For example, when the drum feed clutch DFC is turned on, the rotating drum 1 starts rotating. In order to control these various solenoids, relays, etc., a synchronization signal 33 for the copying operation accompanying the rotation of the drum 1 is input to the control element 30, and the synchronization signal 33 controls the various copying operations explained in FIG. A signal 35 (hereinafter referred to as a strobe signal) for confirming the detection state of the microswitch group 34 to be detected is derived from the control element 30. By applying this strobe signal 35 to a group of switches, etc., and inputting its output to the control element 30, the current state of each microswitch can be confirmed. The confirmation state at this time and the synchronization signal 33 are combined to output the control signal 31 as described above from the control element 30,
Controls copying of the copying machine.

上記制御素子30に入力する同期信号33は回
転ドラム1の回転により信号発生部37より発生
させている。つまり同期信号発生部37は第1図
に示す如き回転ドラム1の軸2と同一軸上に設け
た第4図に示す円板24に外周縁にスリツトPa
を内周部にスリツトPbを設け、該スリツトを介
して夫々に発光、受光素子から成る光電変換装置
を配置して構成される。従つて、ドラム1の回転
に同期した信号33が同期信号発生部37より出
力される。尚、第4図において矢印で示す位置が
回転ドラム1の初期状態の停止位置である。又、
この状態でスリツトPa−0、Pb−1を介して同
期信号を得ている。又、図中38は制御素子30
を初期状態に設定するための信号発生源で複写機
の電源投入時に上記制御素子30が初期状態に設
定される。
The synchronizing signal 33 input to the control element 30 is generated by a signal generating section 37 as the rotary drum 1 rotates. In other words, the synchronizing signal generating section 37 is formed by a slit Pa on the outer periphery of a disc 24 shown in FIG.
A slit Pb is provided on the inner periphery, and photoelectric conversion devices each comprising a light emitting element and a light receiving element are arranged through the slit. Therefore, a signal 33 synchronized with the rotation of the drum 1 is output from the synchronization signal generator 37. The position indicated by the arrow in FIG. 4 is the initial stop position of the rotating drum 1. or,
In this state, a synchronizing signal is obtained via the slits Pa-0 and Pb-1. In addition, 38 in the figure is the control element 30.
The control element 30 is set to the initial state when the power of the copying machine is turned on.

39は定着部16における温度を制御する部分
で2本のヒータランプHL2,HL3を制御すること
で上記温度を一定に保つようにしたWTLレベル
コントロール回路である。この回路からの出力は
制御素子30に入力されるが、回路39からの出
力が論理値“1”であれば定着部16の温度は規
定値に達しており、論理値“0”であれば規定値
以下として制御素子30に入力されるように成つ
ている。
Reference numeral 39 denotes a WTL level control circuit which controls the temperature in the fixing section 16 and keeps the temperature constant by controlling two heater lamps HL 2 and HL 3 . The output from this circuit is input to the control element 30. If the output from the circuit 39 is a logical value "1", the temperature of the fixing unit 16 has reached the specified value, and if the output is a logical value "0", the temperature of the fixing unit 16 has reached the specified value. It is configured to be input to the control element 30 as being below a specified value.

更に40はスリツプローラジヤムを検知する回
路である。即ち、第1図で説明したローラ23の
動作に異常が生じればそれを検知して制御素子3
0にその状態の信号を入力するようになつてい
る。要するに論理値“1”であればジヤム状態を
検知した信号であり、論理値“0”であれば正常
に動作している信号である。
Furthermore, 40 is a circuit for detecting the slippage roller jam. That is, if an abnormality occurs in the operation of the roller 23 explained in FIG. 1, it is detected and the control element 3
The signal of that state is input to 0. In short, if the logic value is "1", it is a signal indicating that a jam state has been detected, and if the logic value is "0", it is a signal indicating normal operation.

第3図に示すブロツク図の動作を簡単に説明す
ると、第2図に示す電源スイツチMSWを閉成す
ることによりメインモータMMが回転し、同時に
信号発生源38からの信号を入力することで制御
素子30は初期状態に設定される。その後ドラム
及び原稿台8は夫々回転、移動して停止位置で止
まる。今、WTL回路39からの信号が“1”で
あれば、プリントスイツチPSWを押すと、制御
素子30より制御信号31が出力されドライバー
回路32を介してドラムフイードクラツチDFC
がONし、回転ドラム1が回転する。このドラム
1の回転により同期信号33が制御素子30に入
力される。そこで制御素子30はストローブ信号
35を導出し各マイクロスイツチ等の動作状態を
確認し、その時の制御信号31をドライバー回路
32へ出力する。上記制御信号31によりドライ
バー回路32を介してソレノイド又はリレー等が
ONし帯電又は原稿台移動の制御がなされ複写動
作が順次実施される。
To briefly explain the operation of the block diagram shown in FIG. 3, the main motor MM rotates by closing the power switch MSW shown in FIG. Element 30 is set to an initial state. Thereafter, the drum and document table 8 rotate and move, respectively, and stop at the stop positions. Now, if the signal from the WTL circuit 39 is "1", when the print switch PSW is pressed, the control signal 31 is output from the control element 30 and is passed through the driver circuit 32 to the drum feed clutch DFC.
turns ON and rotating drum 1 rotates. This rotation of the drum 1 causes a synchronization signal 33 to be input to the control element 30. Therefore, the control element 30 derives a strobe signal 35, checks the operating state of each microswitch, etc., and outputs the control signal 31 at that time to the driver circuit 32. The control signal 31 causes a solenoid, relay, etc. to be activated via the driver circuit 32.
When it is turned on, charging or document table movement is controlled and copying operations are performed sequentially.

次に本発明の要旨である制御素子30について
説明する。制御素子30は読み出し用のリード・
オンリー・メモリ部(以下ROMと称す)、読み出
し、書き込み用のリード・ライト・メモリ部(以
下RAMと称す)、演算制御用のアキユムレータ
部、入出力部、タイミングを採るためのクロツク
発生部及び電源入力部とから成つている。第5図
は制御素子30の内部構造を示すブロツク図であ
り、ROM41は出力8ビツトのパラレルでI1〜I8
の信号で構成されるインストラクシヨンを記憶し
ており、64語(ステツプ)を1つの区切りとして
P0ページからP13ページの構成となつている。
Next, the control element 30, which is the gist of the present invention, will be explained. The control element 30 has a lead for reading.
Only memory section (hereinafter referred to as ROM), read/write memory section for reading and writing (hereinafter referred to as RAM), accumulator section for arithmetic control, input/output section, clock generation section for timing, and power supply It consists of an input section. FIG. 5 is a block diagram showing the internal structure of the control element 30, and the ROM 41 has an 8-bit parallel output I 1 to I 8 .
It memorizes instructions consisting of signals, and uses 64 words (steps) as one delimiter.
It consists of pages P0 to P13 .

即ち本発明における複写機の制御を行うために
必要となる各種インストラクシヨンをROM41
に記憶させており、この記憶させたインストラク
シヨンを順次読み出し、読み出したインストラク
シヨンを構成する信号I1〜I8を後に説明するが各
制御回路に入力すると共に、この制御回路の論理
処理にて制御素子30の外部へ制御信号等の信号
を導出するようにしている。
That is, the ROM 41 stores various instructions necessary for controlling the copying machine according to the present invention.
The stored instructions are sequentially read out, and the signals I 1 to I 8 composing the read instructions are input to each control circuit, as will be explained later, and are also processed by the logic processing of this control circuit. The control element 30 is configured to derive signals such as control signals to the outside of the control element 30.

もつと詳しく説明すれば上記ROM41の制御
部としては各ページにおける任意のステツプをア
ドレスするための6ビツト構成のカウンタPLを
有し、このカウンタPLはジヤンプ指令のインス
トラクシヨンがROMより出力される以外は1ス
テツプづつカウントアツプしていくようになつて
いる。又、P0ページからP13ページまでの任意の
ページをアドレスするための4ビツト構成のカウ
ンタPuを有している。このカウンタPuは上記カ
ウンタPLとは違いカウンタ内容はジヤンフイン
ストラクシヨン時にその内容を変える。カウンタ
PLからのアドレス信号はデコーダ42を介し
て、ROM41の任意のステツプをアドレスする
もので、これによつてROM41よりP0ページか
らP13ページまでの同一ステツプの全てのインス
トラクシヨンが出力され、ゲート回路43に入力
される。このゲート回路43はページをアドレス
するカウンタPuからの信号がデコーダ45を介
して入力されることで、任意のページのインスト
ラクシヨンのコード信号I1〜I8が出力される。こ
の出力されたインストラクシヨンのコード信号I1
〜I8は、該インストラクシヨンを解読するインス
トラクシヨンマトリクスROM44に転送され
る。このインストラクシヨンマトリクスROM4
4は、読み出されたインストラクシヨンを処理す
る各制御部の論理回路の開閉制御、即ち入力条件
となるマイクロオーダを出力する。これは、マイ
クロプロセツサーの一つの特徴である。
To explain in more detail, the control section of the ROM 41 has a 6-bit counter PL for addressing an arbitrary step on each page, and this counter PL is used to output jump command instructions from the ROM. Other than that, the count-up is done one step at a time. It also has a 4-bit counter Pu for addressing any page from page P0 to page P13 . This counter Pu differs from the above-mentioned counter PL in that the contents of the counter change at the time of a specific instruction. counter
The address signal from the PL is passed through the decoder 42 to address an arbitrary step in the ROM 41, so that the ROM 41 outputs all instructions for the same step from page P0 to page P13 . The signal is input to the gate circuit 43. This gate circuit 43 receives a signal from a counter Pu that addresses a page via a decoder 45, and outputs code signals I1 to I8 of an arbitrary page instruction. This output instruction code signal I 1
~ I8 is transferred to the instruction matrix ROM 44 which decodes the instruction. This instruction matrix ROM4
4 outputs the opening/closing control of the logic circuit of each control unit that processes the read instructions, that is, the micro-order serving as the input condition. This is one of the characteristics of microprocessors.

上記カウンタPL,Puはインストラクシヨンに
より、任意のステツプへジヤンプする時以外、イ
ンストラクシヨン実行後、カウンタPLが現在の
状態に1つカウントアツプし、カウンタPuがそ
のままの状態で維持され、順次ROM41に書き
込まれたインストラクシヨンを読み出すようにし
ている。一方、スタツクレジスタSLとSuとを有
しており、カウンタPLとPuと同じビツト構成か
ら成つている。即ち、上記ジヤンプ指令を示すイ
ンストラクシヨンがROM41より読み出される
と、現在実行中のカウンタPLのカウント内容に
1つカウントアツプされた内容がスタツクレジス
タSLに、カウンタPuの内容がそのままスタツク
レジスタSuに記憶される。そしてジヤンプ先を
ジヤンプインストラクシヨンからカウンタPL,
Puに記憶させ、この状態で上述の如くインスト
ラクシヨンを実行すると共に、カウンタPLの内
容が順次カウントアツプされ順次インストラクシ
ヨンが読み出される。その後ジヤンプ先から元に
戻るインストラクシヨンがROM41より読み出
されると、スタツクレジスタSL,Suの内容がカ
ウンタPL,Puに移され、ジヤンプインストラク
シヨンが読み出されたステツプから1ステツプ、
カウントアツプした状態に戻る。
The above counters PL and Pu are counted up by one after the instruction is executed, and the counter Pu is maintained in the same state, except when jumping to an arbitrary step by an instruction. Instructions written in the ROM 41 are read out. On the other hand, it has stack registers SL and Su, which have the same bit configuration as counters PL and Pu. That is, when the instruction indicating the jump command is read from the ROM 41, the contents of the counter PL that is currently being executed incremented by one are stored in the stack register SL, and the contents of the counter Pu are stored as they are in the stack register. Memorized by Su. Then, change the jump destination from the jump instruction to the counter PL,
In this state, the instructions are executed as described above, and the contents of the counter PL are sequentially counted up and the instructions are sequentially read out. After that, when the instruction to return from the jump destination is read out from the ROM 41, the contents of the stack registers SL and Su are transferred to the counters PL and Pu, and one step from the step from which the jump instruction was read out,
Return to count up state.

以上がROM41の概要である。 The above is an overview of the ROM 41.

次にROM41に書き込まれるインストラクシ
ヨンを第6図に示している。第6図において、
ROM41のアドレスを制御するインストラクシ
ヨンにはTR1,TR0,SSR,RTN,RTN1があ
る。ここで、ROM41はサブルーチンページを
P0,P1,P2,P3と予め決めているが、全てのペー
ジをメインルーチンとして使用することも可能で
ある。上記SSRはメインルーチン時において、こ
のインストラクシヨンがROM41により読み出
されるとインストラクシヨンのコード信号I1〜I4
をスタツクレジスタSuに転送するインストラク
シヨンである。このSSRのコードを第6図に示す
如く、I8〜I1は「0111××××」である。該コー
ドをインストラクシヨンマトリクスROM44に
入力することで、SSRのインストラクシヨンを処
理するための上述のカウンタPL,Pu、スタツク
レジスタSL,Su等各種論理回路の入力条件とな
るマイクロオーダが出力される。このことから
スタツクレジスタSuの論理回路を第7図に示す
如く、マイクロオーダがアンドゲート106a
〜109aに入力され、このアンドゲード106
a〜179aが有効となり、オアゲート106〜
109を介してI1〜I4が、夫々スタツクレジスタ
Su1〜Su4に入力される。
The instructions written next to the ROM 41 are shown in FIG. In Figure 6,
Instructions for controlling the address of the ROM 41 include TR 1 , TR 0 , SSR, RTN, and RTN 1 . Here, ROM41 has a subroutine page.
Although P 0 , P 1 , P 2 , and P 3 are predetermined, it is also possible to use all pages as the main routine. During the main routine, when this instruction is read by the ROM 41, the SSR above generates instruction code signals I1 to I4 .
This is an instruction to transfer the file to the stack register Su. As the code of this SSR is shown in FIG. 6, I 8 to I 1 are “0111××××”. By inputting this code to the instruction matrix ROM 44, micro-orders that are input conditions for various logic circuits such as the counters PL, Pu, stack registers SL, and Su mentioned above for processing SSR instructions are output. be done. From this, the logic circuit of the stack register Su is as shown in FIG.
〜109a, and this ANDGADE 106
a~179a becomes valid, or gate 106~
109, I1 to I4 are connected to the stack registers, respectively.
Input into Su 1 to Su 4 .

TR0は、メインルーチン時では、インストラク
シヨンコードI1〜I6の内容で同一ページ内の0〜
63ステツプへジヤンプするインストラクシヨンで
ある。この時のコードは「10××××××」であ
り、これによりインストラクシヨンマトリクス
ROM44よりマイクロオーダが出力される。
即ち第8図において、インストラクシヨンコード
I8が“1”であることからアンドゲート71a〜
76aが有効状態となり、コードI1〜I6の内容が
オアゲート71〜76を介してカウンタPL1
PL6に入力されその内容が上記コードI1〜I6に示
す内容に変更され、このコードI1〜I6で示す内容
のステツプをアドレスする訳である。
During the main routine, TR 0 is the instruction code I 1 to I 6 on the same page.
This is an instruction to jump to 63 steps. The code at this time is "10××××××", which causes the instruction matrix
A micro order is output from the ROM 44.
That is, in FIG. 8, the instruction code
Since I8 is “1”, AND gate 71a~
76a becomes valid, and the contents of codes I 1 to I 6 are sent to counters PL 1 to PL 1 through OR gates 71 to 76.
It is input to PL 6 and its contents are changed to the contents shown in the codes I 1 to I 6 above, and the steps of the contents shown in the codes I 1 to I 6 are addressed.

又、スタツクレジスタSuにデータが記憶され
ていると、その内容がカウンタPuに転送され、
任意のページへジヤンプする。これはSSRとTR0
とで複合インストラクシヨンを構成しており、ま
ずSSRが読み出されると、スタツクレジスタSu
にI1〜I4の内容が転送され、次にTR0が読み出さ
れると上記スタツクレジスタSuの内容がカウン
タPuに転送されると共に、カウンタPLにI1〜I6
内容が入力されることで、任意のページのカウン
タPLで指定するステツプへジヤンプする訳であ
る。
Also, if data is stored in the stack register Su, the contents are transferred to the counter Pu,
Jump to any page. This is SSR and TR 0
This composes a compound instruction, and when SSR is first read, the stack register Su
When TR 0 is read out, the contents of the stack register Su are transferred to the counter Pu, and the contents of I 1 to I 6 are input to the counter PL. This means that the page jumps to the step specified by the counter PL of an arbitrary page.

次にTR1はメインルーチン時でこのインストラ
クシヨンが読み出されるとサブルーチンへのジヤ
ンプを行うインストラクシヨンである。この時サ
ブルーチンP0ページへジヤンプする。この場合コ
ードI8〜I1は「11××××××」でありマイクロ
オーダは出力されない。まず第10図において、
カウンタPL1〜PL6の内容が加算器46により1
ステツプカウントアツプされ、スタツクレジスタ
SL1〜SL6に転送される。I8=I7=“1”であるこ
とから後に説明するがクロツクC1のタイミング
でカウンタPL1〜PL6の内容に1ステツプカウン
トアツプされたものがスタツクレジスタSL1
SL6に転送される。又、第7図において、マイク
ロオーダが出力されないためアンドゲート106
b〜109bが有効となりカウンタPu1〜Pu4
内容がスタツクレジスタSu1〜Su4に転送され
る。一方、カウンタPu1〜Pu4には信号が入力さ
れず、該カウンタPu1〜Pu4は全て“0”となり
サブルーチンページであるP0ページを指定する。
更に、第8図において、コードI8が“1”である
のでI1〜I6の内容がカウンタPL1〜PL6に転送さ
れ、P0ページのI1〜I6内容のステツプを指示す
る。
Next, TR 1 is an instruction that jumps to a subroutine when this instruction is read during the main routine. At this time, subroutine P jumps to page 0 . In this case, the codes I 8 to I 1 are "11××××××" and the micro order is not output. First, in Figure 10,
The contents of counters PL 1 to PL 6 are set to 1 by the adder 46.
Step count up and stack register
Transferred to SL 1 to SL 6 . Since I 8 = I 7 = “1”, as will be explained later, the contents of counters PL 1 to PL 6 are incremented by one step at the timing of clock C 1 and are stored in stack registers SL 1 to SL 1 .
Transferred to SL 6 . In addition, in FIG. 7, since the micro order is not output, the AND gate 106
b to 109b become valid, and the contents of counters Pu 1 to Pu 4 are transferred to stack registers Su 1 to Su 4 . On the other hand, no signals are input to the counters Pu 1 to Pu 4 , and the counters Pu 1 to Pu 4 all become "0" and designate the P 0 page, which is the subroutine page.
Furthermore, in FIG. 8, since the code I8 is "1", the contents of I1 to I6 are transferred to the counters PL1 to PL6 , which instruct the step of the contents of I1 to I6 of page P0 . .

又、RTNはサブルーチンからメインルーチン
へ戻るためのインストラクシヨンで、前記インス
トラクシヨンTR1でサブルーチンにジヤンプした
次のステツプへ戻る。即ち、サブルーチン時にお
いて、RTNが読み出されると、サブルーチンジ
ヤンプを行つた次のステツプを指示するような
Pu,PL各カウンタの内容にする。サブルーチン
ジヤンプを行うインストラクシヨンTR1が読み出
された場合、カウンタPuの内容がスタツクレジ
スタSuに移されており、一方カウンタPLの内容
がスタツクレジスタSLに1ステツプカウントア
ツプされて移されている。そのためスタツクレジ
スタSuの内容をカウンタPuに、スタツクレジス
タSLの内容をカウンタPLに移せばよいことが理
解できるであろう。このRTNのインストラクシ
ヨンのコードは“01011110”であり、マイクロオ
ーダは、が導出される。
Further, RTN is an instruction for returning from a subroutine to the main routine, and returns to the next step after jumping to the subroutine with the instruction TR1 . In other words, when RTN is read during a subroutine, it is used to instruct the next step after the subroutine jump.
Set the contents of Pu and PL counters. When instruction TR 1 that performs a subroutine jump is read, the contents of counter Pu are moved to stack register Su, while the contents of counter PL are incremented by one step and transferred to stack register SL. ing. Therefore, it will be understood that the contents of the stack register Su should be transferred to the counter Pu, and the contents of the stack register SL should be transferred to the counter PL. The code of this RTN instruction is "01011110", and the micro order is derived.

すなわち第9図において、アンドゲート89
a,90h,91a,92aが有効となり、オア
ゲート89、アンドゲート90、オアゲート9
1,92を介して、スタツクレジスタSu1〜Su4
の内容がカウンタPu1〜Pu4に夫々転送される。
ここで、図中ACLは電源投入時にある一定時出
力される第3図で説明した電源投入時の信号発生
源37からの信号である。即ち、該信号が入力部
ACLに入力された状態でカウンタPu1は“1”
Pu2は“0”、Pu3は“1”、Pu4は“1”となり
ROM41のP13ページが指定される。RTN1は上
記インストラクシヨンRTNと同様サブルーチン
からメインルーチンに戻るものであり、且つTR1
のインストラクシヨンによりサブルーチンへジヤ
ンプしたステツプの次のステツプに書き込まれて
いるインストラクシヨンをスキツプする。即ち
TR1のインストラクシヨンのステツプから2ステ
ツプ目のインストラクシヨンが導出され実行され
る。これは次のステツプのインストラクシヨンを
スキツプさせるためのフリツプフロツプJの出力
信号がインバータを介してゲート回路43に入力
されており上記フリツプフロツプJがセツトして
いれば次のステツプのインストラクシヨンがスキ
ツプされる。従つてRTN1が読み出されると、
フリツプフロツプJがセツトされTR1のインス
トラクシヨンによりサブルーチンへジヤンプした
ステツプの次のインストラクシヨンがスキツプさ
れる。
That is, in FIG. 9, the AND gate 89
a, 90h, 91a, 92a become valid, OR gate 89, AND gate 90, OR gate 9
1,92, the stack registers Su 1 to Su 4
The contents of are transferred to counters Pu 1 to Pu 4 , respectively.
Here, ACL in the figure is a signal from the signal generation source 37 at the time of power-on described in FIG. 3, which is output at a certain time when the power is turned on. That is, the signal is
Counter Pu 1 is “1” when input to ACL
Pu 2 is “0”, Pu 3 is “1”, and Pu 4 is “1”.
P13 page of ROM41 is specified. Similar to the instruction RTN above, RTN 1 returns from the subroutine to the main routine, and TR 1
Skips the instruction written in the step following the step that jumps to the subroutine with the instruction. That is,
The second step instruction is derived from the step of the instruction in TR 1 and executed. This is because the output signal of the flip-flop J for skipping the next step instruction is input to the gate circuit 43 via the inverter, and if the flip-flop J is set, the next step instruction is skipped. be done. Therefore, when RTN1 is read,
Flip-flop J is set and the instruction next to the step that jumps to the subroutine by the instruction TR1 is skipped.

以上の如く、ROM41の制御が行われ、ROM
41に書き込まれたインストラクシヨンが読み出
されると、かかるインストラクシヨンを処理する
各種論理回路の入力条件となるマイクロオーダが
出力される。このマイクロオーダの出力により、
読み出されたインストラクシヨンが処理され、後
に詳細するが複写機の制御を行うための制御信号
が出力部より導出される訳である。
As described above, the ROM41 is controlled and the ROM41 is controlled.
When the instructions written in 41 are read out, micro-orders are output that serve as input conditions for various logic circuits that process the instructions. With this micro-order output,
The read instructions are processed, and as will be explained in detail later, a control signal for controlling the copying machine is derived from the output section.

次に制御素子30内のRAM50について説明
する。RAM50の制御部としてはROMと同様に
任意語(ステツプ)をアドレスするための4ビツ
ト構成のカウンタBLを有し、このカウンタBLは
インストラクシヨンによつてそのカウント内容が
変えられるように成つている。しかし、上記イン
ストラクシヨンがカウンタBLの内容を変えるも
のでない場合、上記カウンタBLはその内容を常
に保持している。又、RAM50のブロツク0〜
3の任意のブロツクをアドレスする2ビツト構成
のカウンタBuとを有し、カウンタBLと同様ROM
41より読み出されたインストラクシヨンが上記
カウンタBuの内容を変えるもの以外はその内容
を維持している。
Next, the RAM 50 in the control element 30 will be explained. The control section of the RAM 50 has a 4-bit counter BL for addressing arbitrary words (steps), similar to the ROM, and the count contents of this counter BL can be changed by instructions. There is. However, if the instruction does not change the contents of the counter BL, the counter BL always retains its contents. Also, RAM50 block 0~
It has a 2-bit counter Bu that addresses any block of 3, and like the counter BL, it has a ROM
The instructions read from 41 maintain the contents of the counter Bu except for those that change the contents.

上記カウンタBLの出力はデコーダ51に入力
され、デコーダ51の出力によりRAM50の同
一ステツプのブロツク0〜3の任意語がアドレス
され、アドレスされている任意語がゲート回路5
3を介して入出力可能となる。又、カウンタBu
の出力はデコーダ54に入力され、デコード出力
によりRAM50のブロツク0〜3の内、選択さ
れた任意のブロツクのゲート回路53のゲート部
が有効となる。従つて、カウンタBL及びBuの出
力によりRAM50の1つのブロツク中の任意ス
テツプが入出力可能となる。
The output of the counter BL is input to the decoder 51, and the output of the decoder 51 addresses an arbitrary word in blocks 0 to 3 of the same step of the RAM 50, and the addressed arbitrary word is input to the gate circuit 51.
Input/output is possible via 3. Also, counter Bu
The output is input to the decoder 54, and the decoded output enables the gate section of the gate circuit 53 of any selected block among blocks 0 to 3 of the RAM 50. Therefore, any step in one block of RAM 50 can be input/output by the outputs of counters BL and Bu.

又、入出力信号は4ビツトのパラレルでゲート
回路53を介して入出力される。即ち、入力信号
M1I〜M4IはカウンタBuにてアドレスされる任意
のブロツク中のカウンタBLにてアドレスされる
任意のステツプにその内容が記憶される。出力信
号M10〜M40は上記とは逆に、任意のブロツク中
の任意のステツブに記憶された内容の出力信号で
ある。
Further, the input/output signal is input/outputted via the gate circuit 53 in a 4-bit parallel manner. That is, the input signal
The contents of M 1 I to M 4 I are stored in any step addressed by the counter BL in any block addressed by the counter Bu. Contrary to the above, the output signals M 10 to M 40 are output signals of the contents stored in an arbitrary step in an arbitrary block.

ここで、クロツク発生器60より第11図のタ
イムチヤートに示す如く、クロツク信号C1
C2,C3が出力されており、上記入力信号M1I〜
M4Iはクロツク信号C1のタイミングでRAM50
に入力可能となり、その内容が記憶され、一方、
クロツク信号C3のタイミングでRAM50内に記
憶された内容がゲート回路53を介して出力信号
M10〜M40として出力される。尚、ROM41のと
ころで記載していないが、該ROM41のインス
トラクシヨンの読み出しは、上記クロツク信号
C1のタイミングで行なわれ、次のステツプのイ
ンストラクシヨンを読み出すまでの時間は約10μ
secである。
Here, as shown in the time chart of FIG. 11, the clock signal C 1 ,
C 2 and C 3 are output, and the above input signal M 1 I~
M4I is RAM50 at the timing of clock signal C1 .
The content can be entered into the
The contents stored in the RAM 50 are output as an output signal via the gate circuit 53 at the timing of the clock signal C3 .
Output as M 10 to M 40 . Although it is not described in the ROM 41 section, reading instructions from the ROM 41 is performed using the clock signal mentioned above.
This is done at the timing of C1 , and the time it takes to read the next step instruction is approximately 10μ.
sec.

一方、デコーダ51はRAM50をアドレスす
ると共に制御素子の外部にデコード出力を導出す
るようになつている。この出力信号は上記カウン
タBLの内容が“15”の状態で端子S1より信号が
導出され、“14”の状態で端子S2、“13”の状態で
端子S3,………“9”の状態で信号端子S7より信
号が導出されるようになつている。この出力端子
S1〜S7の信号は、例えば電子計算機等における入
力部のキーが接続された時のキーストローブ信号
として使用されているもので、本発明では後に説
明するが、各所に設けられたマイクロスイツチ群
の作動状態を確認するために使用している。
On the other hand, the decoder 51 addresses the RAM 50 and outputs a decoded output to the outside of the control element. This output signal is derived from the terminal S 1 when the content of the counter BL is "15", the terminal S 2 when the content is "14", the terminal S 3 when the content is "13", etc. ”, a signal is derived from the signal terminal S7 . This output terminal
The signals S 1 to S 7 are used, for example, as key strobe signals when the keys of the input section of a computer are connected, and as will be explained later in the present invention, they are used as key strobe signals when the keys of the input section of a computer are connected. It is used to check the operating status of the group.

以上の如くRAM50部が構成されており、次
にROM41より読み出されるインストラクシヨ
ンによりその動作を2、3簡単に説明する。
The RAM 50 section is configured as described above, and its operation will be briefly explained below using instructions read from the ROM 41.

例えば、インストラクシヨンLBがROM41か
ら読み出されると、インストラクシヨンコードI1
〜I5の内容をアドレスカウンタBu,BLに移し、
RAM50の任意の位置を指定するものである。
カウンタBLはその内容が“0000”“1100”
“1101”“1110”“1111”の何れかにセツトされ
る。またカウンタBuは0〜3ブロツクを指定で
きるようになつている。この状態を第12図に示
している。つまり、第6図に示すようにLBが読
み出されると、マイクロオーダが出力されるこ
とからこのマイクロオーダとインストラクシヨ
ンコードI3とをアンドゲートを介してカウンタ
BL1に入力し、カウンタBL2にはとI4とのアン
ドゲート出力をBLににはI3,I4,I5のオア出力
ととのアンドゲート出力を、更にBL3と同様の
BL4にはI3,I4,I5のオア出力ととのアンドゲー
ト出力を夫々入力するように制御回路を構成して
いる。従つて第12図からカウンタBLの内容を
“0000”にする場合、インストラクシヨンコード
はI5,I4,I3が“000”であればよく、又カウンタ
BLの内容を“1100”にする場合I5,I4,I3
“100”、カウンタBLの内容を“1101”にする場合
I5,I4,I3が“001”、“1110”にする場合“010”、
“1111”にする場合“011”にすればよいことが理
解できるであろう。
For example, when instruction LB is read from ROM 41, instruction code I 1
~Move the contents of I 5 to address counters Bu, BL,
This is to specify an arbitrary location in the RAM 50.
The content of counter BL is “0000” “1100”
It is set to either "1101", "1110", or "1111". Further, the counter Bu can specify 0 to 3 blocks. This state is shown in FIG. In other words, as shown in Fig. 6, when LB is read out, a micro order is output, and this micro order and instruction code I3 are sent to a counter via an AND gate.
Input to BL 1 , counter BL 2 receives AND gate output of and I 4 , BL 3 receives AND gate output of I 3 , I 4 , I 5 , and same as BL 3 .
A control circuit is configured to input the OR outputs and AND gate outputs of I 3 , I 4 , and I 5 to BL 4 , respectively. Therefore, from FIG. 12, when setting the contents of the counter BL to "0000", the instruction code only needs to be "000" for I 5 , I 4 , and I 3 , and the counter
When setting the contents of BL to “1100” When setting I 5 , I 4 , and I 3 to “100” and setting the contents of counter BL to “1101”
If I 5 , I 4 , I 3 are “001”, “1110”, “010”,
You will understand that if you want to set it to "1111", you should set it to "011".

一方、インストラクシヨンコードI2,I1はRAM
ブロツクの1つのブロツクを指定するものであ
り、インストラクシヨンコードI1とマイクロオー
ダとのアンドゲート出力をカウンタBu1に、I2
ととのアンドゲート出力をカウンタBu2に入力
している。即ち、RAM50のブロツク「0」を
指定する場合、Buのカウンタ内容は“00”であ
り、上記コードI2,I1を“00”にすればよい。以
下同様にI2,I1が“01”であればカウンタBuは
“01”となりRAMブロツクの第1ブロツクを、又
I2,I1が“10”であればカウンタBuは“10”とな
り第2ブロツクを、I2,I1が“11”であればカウ
ンタBuは“11”となり第3ブロツクを指定す
る。
On the other hand, instruction codes I 2 and I 1 are RAM
It specifies one of the blocks, and the AND gate output of instruction code I1 and micro order is sent to counter Bu1 , and I2
The AND gate output of and is input to counter Bu 2 . That is, when specifying block "0" in the RAM 50, the contents of the Bu counter are "00" and the codes I 2 and I 1 need only be set to "00". Similarly, if I 2 and I 1 are “01”, the counter Bu will be “01” and the first block of RAM blocks will be
If I 2 and I 1 are "10", the counter Bu becomes "10" and designates the second block, and if I 2 and I 1 are "11", the counter Bu becomes "11" and designates the third block.

ここで、ROM41よりインストラクシヨンLB
が読み出され、その時のコードが“01000100”で
あれば、I5,I4,I3が“011”で且つI2,I1
“00”であることから、カウンタBLの内容は
“1101”となり、カウンタBの内容は“00”と
なる。このことから第12図に示す如く上記イン
ストラクシヨンLBはRAM50の第0ブロツクの
13ステツプ目の4を指定することが判かる。尚、
各ステツプは4ビツトから成つており、各ビツト
は上述した如く各々の入出力信号M1I〜M4I,M10
〜M40に対応しており、1ビツトが1つのフリツ
プフロツプで構成されている。
Here, instruction LB from ROM41
is read out and the code at that time is “01000100”, since I 5 , I 4 , and I 3 are “011” and I 2 and I 1 are “00”, the contents of the counter BL are “ 1101", and the contents of counter B become "00". Therefore, as shown in FIG.
It can be seen that the 13th step, 4, is specified. still,
Each step consists of 4 bits, and each bit corresponds to each input/output signal M 1 I to M 4 I, M 10 as described above.
~ M40 , and one bit consists of one flip-flop.

又、インストラクシヨンSM(“000011××”)
が出力されると例えば、LBにてアドレスされて
いるRAM50の4ビツトの内、インストラクシ
ヨンコードI2,I1で指定する1ビツトをセツトす
るものである。すなわち、上記コードI2,I1
“00”で0ビツト目を、“01”で1ビツト目を、
“10”で2ビツト目を、“11”で3ビツト目をセツ
トする。例えば、3ビツト目をセツトする場合、
I2,I1が“11”であればよく、この時入力信号
M4Iが“1“となるように論理回路が構成され
る。又、他のビツトは前の状態が保持される。更
に、RSMが出力されると上記インストラクシヨ
ンSMとは反対にアドレスされている4ビツトの
内、インストラクシヨンI2,I1で指定する1ビツ
トをリセツトするものである。この時のインスト
ラクシヨンコードI8〜I1は“000001××”とな
り、SMのインストラクシヨンではI4が“1”で
あり、このRSMではI4が“0”であることから、
コードI4をアンドゲートの一方の入力端に入力
し、他の入力端にI2,I1を入力することで、I2,I1
とで指定されるビツトの入力信号M1I〜M4Iを
“0”としてゲート回路53に入力し、指定され
たビツト目をリセツトする。ここで、RSM,及
びSM時に導出されるマイクロオーダは〓であ
り、この〓をゲートの制御信号としてROM41
の所で説明した論理回路を構成している。続いて
第5図に示すアキユムレータ部について説明す
る。このアキユムレータ部はデータ転送の中継部
となるものである。又、このアキユムレータ部は
4ビツト構成のアキユムレータA1〜A4があり、
アキユムレータに入力されるクロツク信号は転送
を実行するためのインストラクシヨンが読み出さ
れた時のみ上記クロツク信号C1がアキユムレー
タに入力されるようになつており、このインスト
ラクシヨンによりアキユムレータA1〜A4はセツ
ト又はリセツトされる。又、アキユムレータA1
〜A4は4ビツト構成の2進加算器FA1〜FA4に接
続されていて、加算、或は転送時にはキヤリーフ
リツプフロツプCを介して実行され、全ての演算
制御がアキユムレータA1〜A4を介して行われ
る。
Also, instruction SM (“000011××”)
When this is output, for example, out of the 4 bits of the RAM 50 addressed by LB, 1 bit specified by the instruction codes I 2 and I 1 is set. That is, the above codes I 2 and I 1 are "00" for the 0th bit, "01" for the 1st bit,
“10” sets the 2nd bit, and “11” sets the 3rd bit. For example, when setting the third bit,
It is sufficient if I 2 and I 1 are “11”, and at this time the input signal
The logic circuit is configured so that M 4 I becomes "1". Also, the previous state of the other bits is maintained. Further, when RSM is output, one bit specified by instructions I 2 and I 1 out of the 4 bits addressed in the opposite direction to the instruction SM is reset. The instruction code I 8 to I 1 at this time is “000001××”, and since I 4 is “1” in the SM instruction and I 4 is “0” in this RSM,
By inputting the code I 4 to one input terminal of the AND gate and inputting I 2 , I 1 to the other input terminal, I 2 , I 1
The input signals M 1 I to M 4 I of the bits specified by are input to the gate circuit 53 as "0", and the specified bits are reset. Here, the micro-order derived at the time of RSM and SM is 〓, and this 〓 is used as the control signal of the gate and the ROM 41
It constitutes the logic circuit explained above. Next, the accumulator section shown in FIG. 5 will be explained. This accumulator section serves as a relay section for data transfer. Also, this accumulator section has accumulators A1 to A4 of 4-bit configuration,
The clock signal input to the accumulator is such that the clock signal C 1 is input to the accumulator only when an instruction for executing transfer is read out, and this instruction causes the accumulator A 1 to A4 is set or reset. Also, accumulator A 1
~ A4 is connected to 4-bit binary adders FA1 to FA4 , and during addition or transfer, it is executed via a carry flip-flop C, and all arithmetic control is performed by the accumulator A1 . ~ Done via A4 .

ここで、第6図に示すインストラクシヨン
KTAが読み出されると、カウンタK1〜K4の内容
をアキユムレータに転送するものである。この時
インストラクシヨンマトリクス44よりマイクロ
オーダ〓、〓が導出される。そこで、第14図に
おいてアキユムレータA1〜A4のセツト入力とな
るオアゲート61〜64は、マイクロオーダ〓が
導出されていることからアンドゲート61a〜6
4aが有効となりカウンタK1〜K4の内容を出力
する。従つて各アキユムレータA1〜A4にカウン
タK1〜K4の内容が入力され、又マイクロオーダ
〓が導出されていることからクロツクC1のタイ
ミングでアキユムレータA1〜A4にはカウンタK1
〜K4の内容が転送される。又インストラクシヨ
ンTAMが読み出されると、アキユムレータA1
A4とアドレスされているRAM50からの出力信
号M10〜M40が一致すれば次のROM41のステツ
プのインストラクシヨンを実行せず2つ目のイン
ストラクシヨンを実行する。即ち一致すればスキ
ツプする。この時マイクロオーダはが出力
される。マイクロオーダが出力されること
で、第13図の論理回路に示す如くアンドゲート
81,82b,83,84b,85,86b,8
7,88bが有効となり、加算器FA4〜FA1の入
力端a4〜a1にはアンドゲート81,83,85,
87を介してアキユムレータA4〜A1の内容が入
力されており、入力端b4〜b1にはオアゲート8
2,84,86,88を介してRAM50の出力
M40〜M10が入力されている。ここで、上記加算
器FA4〜FA1に入力されるアキユムレータA4〜A1
の内容と、RAM50の出力M40〜M10を夫々一致
ゲートを介して一致しているかどうかを確認し上
記一致ゲートからの各出力のアンドをとり、その
出力にてスキツプを行うためのフリツプフロツプ
Jに入力している。
Here, the instructions shown in Figure 6
When KTA is read, the contents of counters K1 to K4 are transferred to the accumulator. At this time, the micro orders 〓 and 〓 are derived from the instruction matrix 44. Therefore, in FIG. 14, the OR gates 61 to 64, which are the set inputs of the accumulators A1 to A4 , are the AND gates 61a to 64, since the micro order 〓 is derived.
4a becomes valid and outputs the contents of counters K1 to K4 . Therefore, the contents of the counters K1 to K4 are input to each of the accumulators A1 to A4 , and since the micro order is derived, the contents of the counters K1 to A4 are input to the accumulators A1 to A4 at the timing of the clock C1.
~K 4 contents are transferred. Also, when the instruction TAM is read, the accumulator A 1 ~
If the output signals M10 to M40 from the RAM 50 addressed as A4 match, the instruction in the next step of the ROM 41 is not executed, but the second instruction is executed. That is, if they match, it is skipped. At this time, the micro order is output. By outputting the micro order, AND gates 81, 82b, 83, 84b, 85, 86b, 8 are activated as shown in the logic circuit of FIG.
7, 88b are enabled, and AND gates 81 , 83 , 85,
The contents of the accumulators A 4 to A 1 are input through the input terminals b 4 to b 1 through the OR gates 8
Output of RAM50 via 2, 84, 86, 88
M40 to M10 are entered. Here, the accumulators A 4 to A 1 input to the adders FA 4 to FA 1
and the outputs M 40 to M 10 of the RAM 50 through matching gates, check whether they match or not, AND each output from the matching gates, and perform a skip using the output of the flip-flop J. is being entered.

即ちアキユムレータA4〜A1とRAM50の出力
M40〜M10の内容が一致していれば各一致ゲート
より論理出力“1”が導出され且つアンドゲート
を介しその出力がフリツプフロツプJに入力され
る。そのため上記フリツプフロツプJがセツトさ
れ、次のインストラクシヨンをスキツプする。
That is, the output of accumulators A 4 to A 1 and RAM 50
If the contents of M40 to M10 match, a logic output "1" is derived from each match gate, and the output is input to flip-flop J via an AND gate. Therefore, the flip-flop J is set and the next instruction is skipped.

逆に、アキユムレータA4〜A1とRAM50の出
力M40〜M10の内容が一致していなければ、フリ
ツプフロツプJがセツトされず、次のインストラ
クシヨンが読み出され、そのインストラクシヨン
が実行される。
Conversely, if the contents of the accumulators A4 to A1 and the outputs M40 to M10 of the RAM 50 do not match, the flip-flop J will not be set and the next instruction will be read and executed. be done.

一方、入出力部であるが、この入出力部は
ROM41より読み出されるインストラクシヨン
によつて制御される。
On the other hand, regarding the input/output section, this input/output section is
It is controlled by instructions read from the ROM 41.

まず、本発明に係る入力部としては第3図で説
明した制御素子30より導出されるストローブ信
号が本発明におけるスイツチ群を介して入力され
る入力部TAB,AK,KN2制御素子30により制
御駆動される複写機の同期をとる同期信号入力部
α,βがある。この入力部α,βは回転ドラム1
と同一軸上に設けられた円板24のスリツト
Pa,Pbを介して得られる同期信号発生装置から
の信号が入力される。上記入力部αは円板24の
スリツトPaより得られる信号が入力され、入力
部βは円板24のスリツトPbより得られる信号
が入力される。以下の説明ではPA,PBを同期信
号として記載する。
First, as an input section according to the present invention, the strobe signal derived from the control element 30 explained in FIG. 3 is inputted via the switch group according to the present invention. There are synchronization signal input sections α and β for synchronizing the driven copying machine. These input parts α and β are the rotary drum 1
The slit of the disk 24 provided on the same axis as
A signal from a synchronization signal generator obtained via Pa and Pb is input. A signal obtained from the slit Pa of the disk 24 is input to the input section α, and a signal obtained from the slit Pb of the disk 24 is input to the input section β. In the following explanation, PA and PB will be described as synchronization signals.

又、WTL回路39からの信号を入力する入力
部KN1及びスリツプローラジヤム検知回路からの
信号を入力する入力部KFがある。
Further, there is an input section KN1 for inputting a signal from the WTL circuit 39, and an input section KF for inputting a signal from the slip-roller jam detection circuit.

更に、入力部として第3図で説明したが、電源
投入時に初期設定を行うACL入力部があり、こ
の入力部ACLに信号が入力されるとフリツプフ
ロツプ類がリセツトされると共に、ROM41の
P13ページが設定されるようになつている。
Furthermore, as explained in FIG. 3 as an input section, there is an ACL input section that performs initial settings when the power is turned on, and when a signal is input to this input section ACL, the flip-flops are reset and the ROM 41 is reset.
P13 page is now set.

一方、出力部としては4ビツト構成のレジスタ
F1〜F4と15ビツト構成のレジスタW1〜W15があ
り、これらはパラレルに出力される。上記レジス
タW1〜W15はフリツプフロツプNpがセツトされ
ると出力されるようになつている。
On the other hand, the output section is a 4-bit register.
There are registers F1 to F4 and 15-bit registers W1 to W15 , which are output in parallel. The registers W 1 to W 15 are output when the flip-flop Np is set.

即ち、本発明では上記レジスタF1〜F4とレジ
スタW1〜W15よりパラレルに出力される信号に
て複写機の各制御を行う。尚、制御素子30内の
各回路を動作させるためのクロツク信号C1〜C3
はクロツク発生器60より出力しており、このク
ロツク発生器60は外接続されたクロツク発生手
段59よりの信号がクロツク信号入力部φに入力
されることで実行され、第11図のタイムチヤー
トに示す如き関係でクロツク信号C1,C2,C3
発生される。又電源入力部は制御素子30に電源
を供給し動作を行わせるためのもので説明は省略
する。
That is, in the present invention, various controls of the copying machine are performed by signals output in parallel from the registers F1 to F4 and registers W1 to W15 . Note that clock signals C 1 to C 3 for operating each circuit in the control element 30
is output from a clock generator 60, and this clock generator 60 is executed by inputting a signal from an externally connected clock generating means 59 to a clock signal input section φ. Clock signals C 1 , C 2 and C 3 are generated in the relationship as shown. Further, the power input section is for supplying power to the control element 30 to operate it, and its explanation will be omitted.

以上の如く、本発明にかかるマイクロプロセツ
サー即ち、制御素子30内は構成されている。
As described above, the inside of the microprocessor or control element 30 according to the present invention is configured.

そこで、本発明における複写機の制御であるが
この制御を行うためのインストラクシヨンを制御
素子30内のROM41に記憶させている。上記
ROM41のP0〜P13に書き込まれているインスト
ラクシヨンの内容を各ページ毎に第15図から第
28図に示している。この内容は第1図に示す構
成の複写機の制御を行うもので、他の機能を付加
したい場合においては上記ROM41に書き込む
インストラクシヨンの内容を変えることで簡単に
実施できる。
Therefore, instructions for controlling the copying machine according to the present invention are stored in the ROM 41 in the control element 30. the above
The contents of the instructions written in P 0 to P 13 of the ROM 41 are shown for each page in FIGS. 15 to 28. This content controls the copying machine having the configuration shown in FIG. 1, and if it is desired to add other functions, this can be easily done by changing the content of the instructions written in the ROM 41.

第15図から第28図に示すインストラクシヨ
ンにおけるフローチヤート図を第29図から第3
4図に示しており、このフローチヤートを参照し
て以下本発明における複写制御を詳細に説明す
る。
The flowchart diagrams for the instructions shown in Figures 15 to 28 are shown in Figures 29 to 3.
The copy control according to the present invention will be described in detail below with reference to this flowchart.

まず、複写機の電源スイツチを投入すると、第
2図に示す回路図のメインスイツチMSWが閉成
され、メインモータMMが回転すると共に、制御
素子30を初期状態に設定するための信号が入力
部ACLに入力され、この信号入力によりROM4
1のP0〜P13ページをアドレスするカウンタPuは
Pu1が“1”、Pu2が“0”、Pu3が“1”、Pu4
“1”となり、P13ページを指定する。一方カウ
ンタPLは全て“0”となる。
First, when the power switch of the copying machine is turned on, the main switch MSW shown in the circuit diagram shown in FIG. This signal is input to ACL, and this signal input causes ROM4
The counter Pu that addresses pages P 0 to P 13 of 1 is
Pu 1 becomes "1", Pu 2 becomes "0", Pu 3 becomes "1", Pu 4 becomes "1", and the P13 page is specified. On the other hand, all counters PL become "0".

そこで、制御素子30内のレジスタF1〜F4
クリヤーされ、又RAM50の内容を全て“0”
にする。これは電源投入時にカウンタPuの内容
が“1101”を指定し、且つカウンタPLが“0”
であるのでROM41のP13ページ(第15図参
照)の0ステツプ目のインストラクシヨンLAX
が読み出される。このLAXはインストラクシヨ
ンコードI4〜I1をアキユムレータに入力するもの
で、この時のI4〜I1のコードは“0000”となる。
このインストラクシヨン実行後、カウンタPLは
1ステツプカウントアツプするため次のインスト
ラクシヨンATFがROM41より読み出される。
上記ATFはアキユムレータA1〜A4のデータをレ
ジスタF1〜F4に転送するためのインストラクシ
ヨンであり、上記レジスタF1〜F4はクリヤーさ
れる。即ち、制御信号が出力されない。その後
IDFSなるインストラクシヨンが読み出される。
該インストラクシヨンIDFSは制御素子30内の
フリツプフロツプIDFをセツトするためのもの
で、上記フリツプフロツプIDFの入力端子にはこ
のインストラクシヨン時に導出されるマイクロオ
ーダによりゲートが開き、セツト入力が加わる
ため、フリツフフロツプIDFはセツトされる。こ
こで上記フリツプフロツプIDFの出力は後に
説明するジヤムランプJLの制御信号として出力
される。続いてNPRが読み出され外部に制御信
号を導出するためフリツプフロツプNPがリセツ
トされる。又、次のインストラクシヨンRSCが
読み出されるとフリツプフロツプCをリセツトす
る。上記フリツプフロツプCはその出力をゲート
52に加えストローブ信号を導出するもので、セ
ツト状態であれば全てのストローブ信号が端子S1
〜S7より出力され、リセツトされていればカウン
タBLの内容によりストローブ信号が何れかの端
子S1〜S7より出力される。
Therefore, the registers F 1 to F 4 in the control element 30 are cleared, and the contents of the RAM 50 are all set to “0”.
Make it. This means that when the power is turned on, the contents of the counter Pu specify "1101" and the counter PL is "0".
Therefore, the 0th step instruction LAX on page P13 of ROM41 (see Figure 15)
is read out. This LAX is for inputting instruction codes I 4 to I 1 to the accumulator, and the codes of I 4 to I 1 at this time are "0000".
After executing this instruction, the next instruction ATF is read from the ROM 41 in order to increment the counter PL by one step.
The above ATF is an instruction for transferring the data of the accumulators A 1 to A 4 to the registers F 1 to F 4 , and the above registers F 1 to F 4 are cleared. That is, no control signal is output. after that
An instruction called IDFS is read.
The instruction IDFS is for setting the flip-flop IDF in the control element 30, and the input terminal of the flip-flop IDF has a gate opened by the micro-order derived at the time of this instruction, and a set input is applied to the input terminal of the flip-flop IDF. The flipflop IDF is set. Here, the output of the flip-flop IDF is output as a control signal for the jam lamp JL, which will be explained later. Subsequently, the NPR is read out and the flip-flop NP is reset in order to derive a control signal to the outside. Furthermore, when the next instruction RSC is read out, the flip-flop C is reset. The above-mentioned flip-flop C applies its output to the gate 52 to derive a strobe signal, and in the set state, all strobe signals are sent to the terminal S1.
-S7 , and if it has been reset, a strobe signal is output from any terminal S1 - S7 depending on the contents of the counter BL.

上述のインストラクシヨン終了後LBなるイン
ストラクシヨンが読み出される。このインストラ
クシヨンLBはRAM51の所で説明した如くであ
り、この時のコードI5〜I1が“00000”であるため
第0ブロツクの0ステツプをカウンタBu及びBL
にて指定する。第12図に示す如くRAM50の
指定地0が指定される。
After the above instruction is completed, the instruction LB is read out. This instruction LB is as explained in the RAM 51, and since the codes I5 to I1 at this time are "00000", the 0 step of the 0th block is written to the counters Bu and BL.
Specify in. As shown in FIG. 12, designated location 0 of the RAM 50 is designated.

そして、次のTR1なるインストラクシヨンが読
み出されサブルーチンジヤンプが行われる。この
インストラクシヨンでカウンタPuの内容がスタ
ツクレジスタSuに移され、且つカウンタPLの内
容が1ステツプカウントアツプされスタツクレジ
スタSLに移される。このことはROM41の制御
の所で説明した通りである。以下の説明において
は昇略する。尚、上記カウンタBuの内容は
“00”、カウンタBLの内容は“0000”である。上
記インストラクシヨンTR1の読み出された後、サ
ブルーチンのP0ページ(第28図参照)にジヤ
ンプし6ステツプ目のインストラクシヨンTR1
読み出される。このサブルーチンP0ページで読
み出されるTR1はサブルーチンページP1ページに
ジヤンプするもので、第9図においてアンドゲー
ト89bが開き、オアゲート89を介してカウン
タPu1に“1”が入力されその他のカウンタPu2
〜Pu4は“0”となる。従つてカウンタPuはP1ペ
ージを指定する。一方カウンタPLの内容は
“110110”となる。そのためP1ページの54ステツ
プ目のインストラクシヨンLAXが読み出され
る。
Then, the next instruction TR1 is read out and a subroutine jump is performed. With this instruction, the contents of the counter Pu are transferred to the stack register Su, and the contents of the counter PL are counted up by one step and transferred to the stack register SL. This is as explained in the control of the ROM 41. They will be omitted in the following description. Note that the content of the counter Bu is "00" and the content of the counter BL is "0000". After the instruction TR 1 is read out, the program jumps to page P0 of the subroutine (see FIG. 28), and the sixth step instruction TR 1 is read out. TR 1 read on this subroutine page P0 jumps to subroutine page P 1 , and in FIG. 2
~Pu 4 becomes “0”. Therefore, counter Pu specifies page P1. On the other hand, the contents of the counter PL become "110110". Therefore, the 54th step instruction LAX on page P1 is read out.

上記インストラクシヨンLAXは先に説明した
通りであり、この時のコードI4〜I1は“0000”で
あるからアキユムレータAの内容は“0000”とな
る。このインストラクシヨン終了後、EXCIが読
み出される。上記EXCIはアキユムレータAの内
容とアドレスされているRAM50の内容を交換
し、同時にインストラクシヨンコードI1,I2と現
在アドレスしているRAMブロツクのアドレスカ
ウンタBu1,Bu2の内容と、図には示していない
が不一致回路を通した出力をアドレスカウンタ
Buに入力するものである。更に、各ステツプの
アドレスカウンタBLをカウントアツプし、BLの
内容が“1111”であれば次のステツプのインスト
ラクシヨンをスキツプする。
The above instruction LAX is as explained above, and since the codes I 4 to I 1 at this time are "0000", the contents of the accumulator A are "0000". After this instruction is completed, EXCI is read. The above EXCI exchanges the contents of the accumulator A and the contents of the addressed RAM 50, and at the same time exchanges the instruction codes I 1 and I 2 and the contents of the address counters Bu 1 and Bu 2 of the currently addressed RAM block, and Although not shown, the output through the mismatch circuit is used as an address counter.
This is what is input to Bu. Furthermore, the address counter BL of each step is counted up, and if the content of BL is "1111", the instruction of the next step is skipped.

このインストラクシヨンEXCIが読み出される
と、第0ブロツクの0ステツプ目のRAM50内
が“0000”となり、カウンタBuはコードI1,I2
“0”であることからその内容は“00”となり、
一方カウンタBLは“0001”となり第0ブロツク
の1ステツプ目を指定する。ここで、上記カウン
タBLはその内容が“0001”であることから、次
のインストラクシヨンTROが読み出される。こ
のインストラクシヨンは同一ページ内にジヤンプ
するもので、カウンタPLにコードI1〜I6が入力さ
れる訳で、そのカウンタの内容は“110110”とな
る。従つてP1ページの54ステツプにジヤンプ
し、このステツプのインストラクシヨンLAXが
読み出される。
When this instruction EXCI is read, the contents of the RAM 50 at the 0th step of the 0th block become "0000", and the contents of the counter Bu become "00" since the codes I 1 and I 2 are "0". ,
On the other hand, the counter BL becomes "0001" and designates the 1st step of the 0th block. Here, since the content of the counter BL is "0001", the next instruction TRO is read out. This instruction jumps within the same page, and codes I 1 to I 6 are input to the counter PL, so the content of the counter becomes "110110". Therefore, the program jumps to step 54 on page P1, and the instruction LAX for this step is read out.

要するに上述の動作が繰り返えされRAM50
の第0ブロツクの各ステツプの内容が全て“0”
にされ、BLのカウント内容が“1111”になれば
インストラクシヨンTROが実行されず、次のイ
ンストラクシヨンRTNが出力される。該RTNは
スタツクレジスタSu,SLの内容を、カウンタ
Pu,PLに移す、即ちジヤンプインストラクシヨ
ンが読み出された次のステツプに戻るものでこの
場合サブルーチンからメインルーチンに戻る。そ
のためカウンタPuは“1011”、カウンタPLは
“000111”となり、そのアドレスのインストラク
シヨンLBが読み出される。このLBにてRAM50
のアドレスカウンタBuが“01”カウンタBLが
“0000”となり、RAM50の第1ブロツクの0ス
テツプを指定する。(第12図参照)上述のこと
からインストラクシヨンTR1が読み出され、第1
ブロツクの各ステツプの内容が全て“0”にされ
る。
In short, the above operation is repeated and RAM50
The contents of each step of the 0th block are all “0”
, and if the count content of BL reaches "1111", instruction TRO will not be executed and the next instruction RTN will be output. The RTN stores the contents of the stack registers Su and SL as a counter.
Pu, PL, that is, return to the next step from which the jump instruction was read, and in this case return from the subroutine to the main routine. Therefore, the counter Pu becomes "1011" and the counter PL becomes "000111", and the instruction LB at that address is read out. RAM50 with this LB
The address counter Bu becomes "01" and the counter BL becomes "0000", specifying the 0 step of the first block of the RAM 50. (See Figure 12) Instruction TR 1 is read out from the above, and the first
The contents of each step of the block are all set to "0".

以下、第2ブロツク及び第3ブロツクにおいて
も同様でありRAM50の内容が“0”にされ
る。即ち、上述の動作は制御素子30を初期の状
態に設定するものである。
The same goes for the second and third blocks, and the contents of the RAM 50 are set to "0". That is, the above-described operation sets the control element 30 to an initial state.

次にフローチヤート第29図に戻つて0→
RAMの操作が完了すると、Testジヤツジを行
う。このTestジヤツジは本発明における複写機
を製作した上で各動作が確実に実行されるかどう
かを見るためのもので、本説明においては全て
NOとして判断されるものとする。
Next, return to flowchart Figure 29 and 0→
Once the RAM operation is complete, perform a test run. This test diagram is used to check whether each operation is executed reliably after manufacturing the copying machine according to the present invention, and in this explanation, all
It shall be judged as NO.

以上説明した如くTestジヤツジが完了すれば
次にジヤムリレーJRの接点JR−aのジヤツジを
行う。転写紙等のジヤムが発生すれば、上記接点
JR−aが閉じ使用者にジヤムであることを報知
する。ここでは説明の都合上、ジヤムリレーJR
は動作しておらずその接点JR−aは開成されて
いるものとする。
When the test adjustment is completed as described above, the contact JR-a of the jam relay JR is then adjusted. If a jam occurs in the transfer paper, etc., please contact the above contact point.
JR-a closes and notifies the user that there is a jam. For convenience of explanation, we will use Jam Relay JR here.
It is assumed that JR-a is not operating and its contact JR-a is open.

この場合、上記ジヤツジはNOと判断され、次
のマイクロスイツチMS1をジヤツジする。このマ
イクロスイツチMS1、各マイクロスイツチMS2
MS8、上記ジヤムリレー接点JR−aマスター交
換時に閉成する接点CSSR−a及びプリントスイ
ツチPSWの一方は第37図に示す如く、制御素
子30のストローブ出力端子S1〜S7に接続され、
もう一方は共通接続され制御素子30の入力部の
端子TAB,AK,KN2に接続される。上述のこと
は本発明の一つの特徴であり、第37図から明ら
かな如く、マイクロスイツチ群の制御素子30へ
の接続線の本数が大幅に減少することが分かるで
あろう。即ち本発明では各スイツチの状態がどの
ような状態であるかをシリアルに見るようにして
おり、パラレルに見る場合のように各スイツチよ
り各々の接続線を必要としない訳で要するに各ス
トローブ信号S1〜S7を全て導出せず、例えばドラ
ム1の回転に合わせてS1〜S7の何れかの信号を導
出するようにしている。
In this case, the above judgment is determined as NO, and the next microswitch MS1 is turned on. This micro switch MS 1 , each micro switch MS 2 ~
MS 8 , the jam relay contact JR-a, which closes when the master is replaced, and one of the print switches PSW are connected to the strobe output terminals S 1 to S 7 of the control element 30, as shown in FIG.
The other end is commonly connected to terminals TAB, AK, and KN 2 of the input section of the control element 30. The above is one feature of the present invention, and as is clear from FIG. 37, it will be seen that the number of connection lines to the control element 30 of the microswitch group is significantly reduced. That is, in the present invention, the state of each switch is serially viewed, and unlike the case of parallel viewing, there is no need for each connection line from each switch.In short, each strobe signal S Instead of deriving all of S1 to S7 , for example, one of the signals S1 to S7 is derived in accordance with the rotation of the drum 1.

そこで、マイクロスイツチMS1をジヤツジする
場合、第15図に示すインストラクシヨンにおい
て、37ステツプ目のTR1がROM41より読み出
される。そのため、サブルーチンPOページの12
ステツプ目にジヤンプする。従つて上記ジヤンプ
先のインストラクシヨンLBが読み出されRAM5
0の第1ブロツクの14ステツプ目の9が指定さ
れ、次のインストラクシヨンTR1でサブルーチン
P1ページにジヤンプしジヤンプ先のインストラ
クシヨンSSRが読み出される。ここで、上述のイ
ンストラクシヨンLBによりステツプをアドレス
するカウンタBLは、その内容が“1110”となり
デコーダ50を介しゲート52よりストローブ信
号が端子S2より出力されている。このストローブ
信号S2は第37図に示す如くマイクロスイツチ
MS1に入力されておりこのマイクロスイツチMS1
のNC側が制御素子30の入力部TABにNO側が
KN2に接続される。即ち、マイクロスイツチMS1
がNC側にあればTABにストローブ信号S2が入力
される。尚、マイクロスイツチMS1は入紙を検知
するものであり、現時点では入紙されておらず接
点NC側に倒れている。
Therefore, when changing the microswitch MS1 , the 37th step TR1 is read out from the ROM 41 in the instruction shown in FIG. So subroutine PO page 12
Jump on the first step. Therefore, the jump destination instruction LB is read out and stored in RAM5.
9 of the 14th step of the first block of 0 is specified, and the next instruction TR 1 starts the subroutine.
Jumps to page P1 and the instruction SSR at the jump destination is read. Here, the counter BL which addresses the step by the above-mentioned instruction LB has its content "1110" and a strobe signal is outputted from the gate 52 via the decoder 50 from the terminal S2 . This strobe signal S2 is applied to a micro switch as shown in Fig. 37.
MS 1 is input to this micro switch MS 1
The NC side of is connected to the input part TAB of the control element 30, and the NO side is the input part TAB of the control element 30.
Connected to KN 2 . That is, micro switch MS 1
If is on the NC side, strobe signal S2 is input to TAB. Note that the micro switch MS 1 is for detecting paper entry, and at the moment there is no paper entry and it is lying on the contact NC side.

上述のジヤンプ先のインストラクシヨンSSRが
読み出されると次のインストラクシヨンTROと
で複合インストラクシヨンを実行し、サブルーチ
ンP2ページに再度ジヤンプする。この時のジヤ
ンプ先はコードI8〜I1よりP2ページの0ステツプ
目となりそこのインストラクシヨンLAXが読み
出される。このことからアキユムレータAの内容
は“0000”にされ、次のインストラクシヨン
EXCが読み出される。上記EXCはアキユムレー
タA1〜A4の内容と、アドレスされているRAM5
0の内容(第1ブロツクの14ステツプ目)とを交
換するためのインストラクシヨンであり、且つ、
コードI1,I2をRAMブロツクのアドレスカウンタ
Bu1,Bu2とで不一致回路を通したものをカウン
タBuに入力する。即ち、アドレスしているRAM
ブロツクを次のステツプから変更する。そのた
め、RAMブロツクはI2=I1=“1”であるからカ
ウンタBuは“10”となり第2ブロツクが指定さ
れる。この時、第12図に示すRAM50の指定
地10が指定される。上記インストラクシヨン実
行後、インストラクシヨンLAXが読み出されア
キユムレータAは“0000”となり、次のインスト
ラクシヨンEXCでRAM50の第2ブロツク14ス
テツプ目の内容が“0000”とされ、且つアドレス
カウンタBuを“01”として第1ブロツクを指定
させる。
When the jump destination instruction SSR mentioned above is read out, a compound instruction is executed with the next instruction TRO, and the program jumps to the subroutine P2 page again. At this time, the jump destination is the 0th step of page P2 from the codes I8 to I1 , and the instruction LAX there is read out. Therefore, the contents of accumulator A are set to "0000" and the next instruction is
EXC is read. The above EXC shows the contents of accumulators A 1 to A 4 and the addressed RAM 5.
This is an instruction for exchanging the contents of 0 (14th step of the 1st block), and
Codes I 1 and I 2 are used as RAM block address counters.
The signal passed through the mismatch circuit between Bu 1 and Bu 2 is input to the counter Bu. i.e. the RAM being addressed
Change the block from the next step. Therefore, since I 2 =I 1 =“1” in the RAM block, the counter Bu becomes “10” and the second block is designated. At this time, the designated location 10 of the RAM 50 shown in FIG. 12 is designated. After executing the above instruction, instruction LAX is read and accumulator A becomes "0000", and the next instruction EXC sets the contents of the 14th step of the second block of RAM 50 to "0000", and the address counter is set to "0000". Set Bu to “01” to specify the first block.

以上の後P2ページ(第26図参照)の第4ス
テツプのインストラクシヨンLAXが読み出され
るとアキユムレータAに3即ち“0011”が入力さ
れる。そして、インストラクシヨンTTABが出力
される。このTTABは制御素子30の入力部
TABが“1”であれば次のインストラクシヨン
をスキツフさせるものである。従つて、上記入力
部TABはマイクロスイツチS1がNC側に倒れてい
ることから“1”なるストローブ信号S2が入力さ
れ、マイクロスイツチMS1の動作状態が確認でき
る。そこで、入力端子TABが“1”であること
から、次のインストラクシヨンTROがスキツプ
される。これによりP2ページの7ステツプ目の
ADD11が実行される。ここでADDは、アキユ
ムレータAのデータとアドレスされているRAM
のデータとを2進加算し、且つこの加算結果をア
キユムレータAにセツトするもので、上記ADD
11は上記加算結果において加算器FAからのキ
ヤリーが“0”であれば次のステツプのインスト
ラクシヨンをスキツプする。
After the above, when instruction LAX of the fourth step on page P2 (see FIG. 26) is read out, 3, ie, "0011" is input to accumulator A. Then, instruction TTAB is output. This TTAB is the input part of the control element 30
If TAB is "1", the next instruction will be skipped. Therefore, since the microswitch S1 is tilted to the NC side, the strobe signal S2 of "1" is input to the input section TAB, and the operating state of the microswitch MS1 can be confirmed. Therefore, since the input terminal TAB is "1", the next instruction TRO is skipped. This will cause the 7th step on page P2 to be
ADD11 is executed. Here, ADD is the data of accumulator A and the RAM being addressed.
, and sets the addition result to accumulator A.
11 skips the next step instruction if the carry from the adder FA is "0" in the above addition result.

従つて、加算器FAの各入力端aにアキユムレ
ータA1〜A4の内容が入力され、且つ入力端bに
RAM50の出力データM10〜M40が入力され、加
算が実行されるが、フリツプフロツプCの1ビツ
ト目も合わせて加算される。尚、フリツプフロツ
プCはリセツトされている。つまり出力データ
M10〜M40は“0000”であることから加算器FAか
らの加算出力は“0011”で、キヤリー出力は
“0”となり、上記“0011”なる出力がアキユム
レータAに転送される。
Therefore, the contents of the accumulators A 1 to A 4 are input to each input terminal a of the adder FA, and the contents of the accumulators A 1 to A 4 are input to the input terminal b of the adder FA.
The output data M 10 to M 40 of the RAM 50 are input and addition is performed, and the first bit of the flip-flop C is also added. Note that flip-flop C has been reset. i.e. output data
Since M10 to M40 are "0000", the addition output from the adder FA is "0011", the carry output is "0", and the output "0011" is transferred to the accumulator A.

そのため、次に9ステツプ目のEXCが実行さ
れる。このインストラクシヨンにより、アキユム
レータAの内容がRAM50の第1ブロツク14ス
テツプ目の指定地(9)に記憶される。ここで、コー
ドI2,I1が“00”であることからカウンタBuの内
容(“10”)は変更されることなくRAM50の第
1ブロツクが指定される。その後10ステツプ目の
インストラクシヨンTROが実行される。従つて
同一ページのステツプ4に戻りLAXが実行され
る。これにより、アキユムレータAが“0011”と
なり次のインストラクシヨンTTABにて再度マイ
クロスイツチMS1の確認が実行され、7ステツプ
目のADD11が読み出される。そして、先程
RAM50の指定地(9)に記憶された“0011”とア
キユムレータAの“0011”とが加算されその内容
が(“0110”)アキユムレータAにセツトされ、9
ステツプ目のインストラクシヨンEXCにてアキ
ユムレータAの内容が(9)番地のRAM50に記憶
される。
Therefore, the ninth step EXC is executed next. With this instruction, the contents of the accumulator A are stored in the designated location (9) of the 14th step of the first block of the RAM 50. Here, since the codes I 2 and I 1 are "00", the first block of the RAM 50 is designated without changing the contents of the counter Bu ("10"). After that, the 10th step instruction TRO is executed. Therefore, the process returns to step 4 on the same page and LAX is executed. As a result, the accumulator A becomes "0011" and the confirmation of the microswitch MS1 is executed again in the next instruction TTAB, and the ADD11 in the 7th step is read. And earlier
“0011” stored in the designated location (9) of the RAM 50 and “0011” of the accumulator A are added, and the content (“0110”) is set in the accumulator A, and 9
At the step instruction EXC, the contents of the accumulator A are stored in the RAM 50 at address (9).

以上の様に、上述した動作が繰り返えされ、7
ステツプ目のインストラクシヨンADD11が読
み出された時点で、加算器FA1〜FA4の加算内容
が15以上であればキヤリーが“1”となり次のイ
ンストラクシヨンTROが読み出され実行され
る。そのため同一ページ内の32ステツプにジヤン
プし、インストラクシヨンRSCが読み出され、
フリツプフロツプCがリセツトされる。そして、
RTNなるインストラクシヨンが読み出される
と、メインルーチンに戻り、P13ページのステツ
プ38のインストラクシヨンが読み出される。
As described above, the above-mentioned operation is repeated, and 7
When the step instruction ADD11 is read out, if the addition contents of the adders FA1 to FA4 are 15 or more, the carry becomes "1" and the next instruction TRO is read out and executed. . Therefore, it jumps to 32 steps on the same page, the instruction RSC is read, and
Flip-flop C is reset. and,
When the instruction RTN is read out, the process returns to the main routine and the instruction in step 38 on page P13 is read out.

以上の様なインストラクシヨンの読み出し、実
行によりマイクロスイツチMS1の動作状態の確認
を行うのであるが、かかる確認を行うのは、1度
の信号を確認して判断するのではなく、加算器
FAよりキヤリー“1”が出力されるまで加算を
行い何度も入力端TABに入力されるストローブ
信号“1”を確認して判断する訳である。即ち、
マイクロスイツチMS1の動作状態の確認がより確
実なものとなることが分かるであろう。本実施例
では6回の動作を繰り返えしマイクロスイツチ
MS1の動作状態を確認している。
The operational status of the microswitch MS 1 is confirmed by reading and executing the instructions as described above, but such confirmation is not made by checking a single signal, but by using an adder.
The addition is performed until a carry "1" is output from the FA, and the determination is made by repeatedly checking the strobe signal "1" input to the input terminal TAB. That is,
It will be seen that confirmation of the operating state of the micro switch MS 1 becomes more reliable. In this example, the micro switch repeats the operation six times.
Checking the operating status of MS 1 .

つまり、外来ノイズ等により入力端子TAB又
はKN2に信号が入力された場合、この誤信号によ
り一議的にマイクロスイツチMS1の動作確認を行
うことはなく、信頼性が向上することが判るであ
ろう。
In other words, if a signal is input to the input terminal TAB or KN 2 due to external noise, etc., the operation of the micro switch MS 1 will not be automatically checked due to this erroneous signal, improving reliability. Probably.

一方、先に記載したジヤムリレーJRの接点JR
−aをジヤツジする時も上記マイクロスイツチ
MS1のジヤツジと同様であり、各マイクロスイツ
チMS2〜MS8においても同様に動作状態の確認を
行つている。
On the other hand, the contact JR of the jam relay JR mentioned earlier
-When changing a, use the above micro switch.
This is the same as for MS 1 , and the operating status of each microswitch MS 2 to MS 8 is also checked in the same way.

以上説明した如くここではマイクロスイツチ
MS1は“NO”と判断され、次のマイクロスイツ
チMS2がジヤツジされる。ここで、上記マイクロ
スイツチMS1及びMS2がYesとして判断されれば
ジヤムJAMとして処理されるが、この説明は後
に記載する。上記マイクロスイツチMS2は転写紙
13の剥離検知用のもので、この状態では動作し
ておらず、NC側に倒れており、ストローブ信号
S3が出力され制御素子30の入力部TABに入力
される。そのため上記マイクロスイツチMS2の動
作状態が何回となく確認され、マイクロスイツチ
MS2は“NO”として判断される。続いてマイク
ロスイツチMS8がジヤツジされる。このマイクロ
スイツチMS8は定着部16の受台17を検知する
もので先述した如く、電源スイツチ投入時、上記
受台17が上昇し、それを検知する。そのため上
記マイクロスイツチMS8がNO即ち受台17の上
昇を検知できないと判断されると再度マイクロス
イツチMS8をジヤツジする。そこで、マイクロス
イツチMS8がYesとして判断されれば次にCSSR
がジヤツジされる。このCSSRは感光体3を交換
する場合にそのリレーCSSRのセツトがONされ
ることで第37図に示す如くNO側(閉成状態)
に倒れる接点でこの場合においては上記リレー
CSSRはNO側に倒れておらず“NO”として判断
される。上記CSSRがNOであれば次にパワーリ
レーPRをONさせる制御信号を制御素子30の出
力部より出力する。但し、現地点ではその制御信
号はまだ導出されない。これは第15図のインス
トラクシヨンによつて説明すればP13ページのス
テツプ52のTR1が読み出され、サブルーチンへ
ジヤンプする。そこでP0ページステツプ53の
インストラクシヨンLBが出力され、RAM50の
第0ブロツク13ステツプ即ち第12図の(4)が指定
される。そして、インストラクシヨンSMが読み
出されると、上記指定地(4)の4ビツトの内2ビツ
ト目がセツトされる。ここで、ブロツク図で示し
た各負荷の動作状態は第35図に示す如くRAM
50の第0ブロツクであるステツプ12〜15に
記憶されるようになつている。従つて、上記パワ
ーリレーPRはRAM50の指定地(4)の2ビツト目
にONとして“1”が記憶される。
As explained above, here we will use the micro switch.
MS 1 is judged as “NO” and the next micro switch MS 2 is switched. Here, if the microswitches MS 1 and MS 2 are determined as Yes, the jam is processed as a jam, but this will be explained later. The above micro switch MS 2 is used to detect the peeling of the transfer paper 13, and in this state it is not operating and is tilted toward the NC side, causing the strobe signal
S3 is output and input to the input section TAB of the control element 30. Therefore, the operating status of the micro switch MS 2 mentioned above has been checked many times, and the micro switch
MS 2 is judged as “NO”. Next, the micro switch MS 8 is activated. This micro switch MS 8 detects the pedestal 17 of the fixing section 16, and as mentioned above, when the power switch is turned on, the pedestal 17 rises and detects this. Therefore, when the micro switch MS 8 is determined to be NO, that is, it is determined that the rise of the pedestal 17 cannot be detected, the micro switch MS 8 is switched again. Therefore, if the micro switch MS 8 is judged as Yes, then the CSSR
is teased. This CSSR is set to the NO side (closed state) as shown in Fig. 37 by turning on the set of the relay CSSR when replacing the photoreceptor 3.
In this case, the above relay
CSSR is not on the NO side and is judged as “NO”. If the CSSR is NO, then a control signal for turning on the power relay PR is output from the output section of the control element 30. However, the control signal is not yet derived at the local point. This can be explained using the instructions in FIG. 15. TR 1 of step 52 on page P13 is read and a jump is made to the subroutine. Therefore, the instruction LB for the P0 page step 53 is output, and the 0th block 13 step of the RAM 50, that is, (4) in FIG. 12 is specified. Then, when the instruction SM is read out, the second bit of the four bits at the specified location (4) is set. Here, the operating status of each load shown in the block diagram is as shown in Figure 35.
50, which is the 0th block, steps 12 to 15. Therefore, "1" is stored in the second bit of the designated location (4) of the RAM 50 in the power relay PR as ON.

上述の後、サブルーチンP0ページでインスト
ラクシヨンRTNが読み出されるとメインルーチ
ンに戻り、又、Testジヤツジを行うために再度
サブルーチンP0ページにジヤンプする。そこで
Testジヤツジが行なわれるが説明上NOとして判
断されたとすれば、次にWTLがジヤツジされ
る。該WTLとは定着部16で説明したヒータ近
傍が必要な温度以上になつた時、WTLレベルコ
ントロール回路39より“1”なる信号を制御素
子30の入力部KN1に入力するものである。従つ
て、WTLのジヤツジは上記入力部KN1に“1”
なる信号が入力されておれば、Yesと判断される
とレデイーランプをOFFにすると共にドラムフ
イードクラツチDFCをONする。逆にNOと判断
されると、ヒータランプリレーHLRをONさせた
後に上記の動作を行わせる。この時WTLがNOと
して判断された場合、第35図において、RAM
の指定地(8)の0ビツト目に“1”(12)のビツト目に
“1”、1ビツト目に“0”が記憶される。上述の
ことを第15図を参照して説明すれば、WTLの
ジヤツジがNOとして判断されるとサブルーチン
よりメインルーチンに戻りP13ページ59ステツプ
目のLBがROM41より読み出され、RAM50
の第12図に示す指定地(12)が指定され、そして
SMのインストラクシヨンにて、上記指定地(12)の
0ビツト目に“1”が記憶される。その後、SSR
及びTROの複合インストラクシヨンでP12にジヤ
ンプし0ステツプのインストラクシヨンTR1が読
み出されサブルーチンへジヤンプする。このジヤ
ンプ先のインストラクシヨンLBにて、RAM50
の指定地(12)が指示され、RSMに上記指定地(12)の
1ビツト目がリセツトされ“0”が記憶され、次
のインストラクシヨンLBにて指定地(8)が指定さ
れる。従つて、次のインストラクシヨンSMにて
指定地(8)の0ビツト目が“1”となり、ドラムフ
イードクラツチDFCはON状態であることが記憶
される。続いて、TR1が読み出され上述のRAM
50の第0ブロツクの各指定地(16)(4)(8)(12)の内
容(第35図参照)をレジスタW1〜W15に移し
制御信号を導出する。このことは、上記TR1にて
P1にジヤンプし再度SSR及びTROのインストラ
クシヨンでP2にジヤンプする。この時のジヤンプ
先であるNPRが読み出され、フリツプフロツプ
NPがリセツトされ、レジスタWの内容が出力さ
れず制御信号がストツプされる。上記レジスタW
からの制御信号はRAM50の内容をレジスタW
に移した後にフリツプフロツプNPをセツトして
上記信号をパラレルに導出するようにしている。
ここで、上記フリツプフロツプNPをリセツトす
れば制御信号が一旦出力されなくなるがこの時間
は極めて短いために問題にならない。
After the above, when the instruction RTN is read on the subroutine P0 page, the program returns to the main routine, and jumps to the subroutine P0 page again to perform the test jump. Therefore
A test shot is performed, but if the answer is NO for explanation purposes, the WTL is shot next. The WTL inputs a signal of "1" from the WTL level control circuit 39 to the input section KN 1 of the control element 30 when the temperature near the heater described in the fixing section 16 reaches a required temperature or higher. Therefore, the WTL jersey is “1” in the input section KN 1 above.
If a signal is input, if it is judged as Yes, the ready lamp is turned off and the drum feed clutch DFC is turned on. Conversely, if the determination is NO, the above operation is performed after turning on the heater lamp relay HLR. If WTL is determined as NO at this time, in Figure 35, RAM
"1" is stored in the 0th bit of the specified location (8), "1" is stored in the 12th bit, and "0" is stored in the 1st bit. To explain the above with reference to FIG. 15, when the WTL flag is determined as NO, the subroutine returns to the main routine, the LB at step 59 on page P13 is read from the ROM 41, and the RAM 50 is read out.
The designated area (12) shown in Figure 12 is designated, and
According to the SM instruction, "1" is stored in the 0th bit of the specified location (12). Then SSR
Then, with the compound instruction TRO, the program jumps to P12 , reads out the 0-step instruction TR1, and jumps to the subroutine. In the instruction LB at this jump destination, RAM50
The designated location (12) is designated, the first bit of the designated location (12) is reset in the RSM, and "0" is stored, and the designated location (8) is designated with the next instruction LB. Therefore, in the next instruction SM, the 0th bit of the specified location (8) becomes "1", and it is stored that the drum feed clutch DFC is in the ON state. Then, TR 1 is read out and stored in the RAM mentioned above.
The contents of designated locations (16), (4), (8), and (12) of the 0th block of 50 (see FIG. 35) are transferred to registers W1 to W15 to derive control signals. This is explained in TR 1 above.
Jump to P 1 and jump again to P 2 with SSR and TRO instructions. NPR, which is the jump destination at this time, is read out and the flip-flop
NP is reset, the contents of register W are not output, and the control signal is stopped. Above register W
The control signal from the register W stores the contents of RAM50.
After the signal is transferred to , a flip-flop NP is set to derive the above signals in parallel.
Here, if the flip-flop NP is reset, the control signal will no longer be output, but this time is extremely short, so it does not pose a problem.

RAM50の内容をレジスタWに移す動作であ
るが、インストラクシヨンNPRが読み出された
後次のLBが読み出され、RAM50の第0ブロツ
クである指定地(16)が指定される。そこで、
TMが出力されると指定地(16)の1ビツト目に
はCSSRがセツトされているかが記憶されており
今の状態では“0”であることから次のインスト
ラクシヨンTROが出され、同一ページにジヤン
プしW1Rなるインストラクシヨンが読み出され
る。このW1RはレジスタWのW1に“0”を入力
して、1回右シフトするものである。又、W1Sが
あり、これは上記とは逆にレジスタW1に“1”
を入力し1回右シフトするインストラクシヨンで
ある。
In this operation, the contents of the RAM 50 are transferred to the register W. After the instruction NPR is read, the next LB is read, and the specified location (16), which is the 0th block of the RAM 50, is specified. Therefore,
When TM is output, the 1st bit of the specified location (16) stores whether CSSR is set and is currently "0", so the next instruction TRO is issued and the same Jump to the page and read out the instruction W 1 R. This W 1 R inputs "0" to W 1 of the register W and shifts it to the right once. In addition, there is W 1 S, which is the opposite of the above and has “1” in register W 1 .
This is an instruction to input and shift once to the right.

従つて、インストラクシヨンW1Rが読み出さ
れると、レジスタW1に“0”が入力され右シフ
トされる。その後TMが出力されRAM50の指定
地(16)の2ビツト目が出力されて、この出力が
“1”であれば次のインストラクシヨンをスキツ
プする訳であるが、この指定地(16)の2ビツト
目には上述同様のCSSRのリセツト状態が記憶さ
れており、当然その出力は“0”となりこの
“0”がレジスタW1に入力され右シフトされる。
Therefore, when instruction W 1 R is read, "0" is input to register W 1 and shifted to the right. After that, TM is output and the second bit of the specified location (16) of the RAM 50 is output, and if this output is "1", the next instruction is skipped. The second bit stores the reset state of the CSSR similar to that described above, and its output is naturally "0", and this "0" is input to register W1 and shifted to the right.

以上のようにしてRAM50の内容がレジスタ
W1〜W15に移される訳で、例えばインストラク
シヨンINCBが読み出されるとカウンタBLがカウ
ントアツプされ、その内容を“1101”とする。即
ちRAM50の指定地(4)が指定される。このこと
からこの指定地(4)の内容がレジスタW1〜W15
移される。ここで、指定地(4)の2ビツト目はパワ
ーリレーPRが記憶されており、この2ビツト目
は“1”として出力されレジスタWに移される。
そして、第35図に示すRAMの内容がレジスタ
W1〜W15に全て移されるとインストラクシヨン
NPSが読み出され、フリツプフロツプNPがセツ
トされると同時に上記レジスタW1〜W15の内容
が制御信号として導出される。この場合、ドラム
フイードクラツチDFC、パワーリレーPR及びヒ
ータランプリレーHLRがONとなり回転ドラム1
が回転しヒータランプHL2,HL3及びHL1も点灯
して定着部における温度を上昇させるべく作用す
る。一方、次のインストラクシヨンRTNにてメ
インルーチンにジヤンプする。尚、上記回転ドラ
ム1が回転するのは該ドラム1の初期状態即ち複
写機の初期状態を設定するためのものである。従
つて複写機が初期状態でありWTLがYesであれ
ばプリント可能状態が表示されプリントスイツチ
PSWを押すことで、コピーサイクルに移るが、
説明の都合上、第29図のフローチヤートに従つ
て説明する。第29図のフローチヤートにおいて
フリツプフロツプDをリセツトする。このフリツ
プフロツプDはRAM50内におけるフリツプフ
ロツプであり第36図に示す如くRAM50内に
フリツプフロツプを指定している。要するに今の
状態では第36図に示す各フリツプフロツプは全
て、リセツト状態にある。上記Dフリツプフロツ
プをリセツトした後、ウエイトタイムレベル
WTLがジヤツジされる。これは、上述の如くあ
る温度以上であればYesとして判断され、ヒータ
ランプリレーHLRをOFFにしてマイクロスイツ
チMS4をジヤツジする。即ち、WTLが指定する
温度以上でないと、ヒータランプリレーHLRを
ONさせたまま、3本のヒータランプHL1〜HL3
にて更に温度を上昇させる。
As described above, the contents of RAM50 are stored in the register.
For example, when the instruction INCB is read out, the counter BL is counted up and its contents are set to " 1101 ". That is, the designated location (4) of the RAM 50 is designated. Therefore, the contents of this designated location (4) are transferred to registers W 1 to W 15 . Here, the power relay PR is stored in the second bit of the specified location (4), and this second bit is output as "1" and transferred to the register W.
Then, the contents of the RAM shown in Figure 35 are stored in the register.
Instructions when all are transferred to W 1 to W 15
When NPS is read and flip-flop NP is set, the contents of registers W1 to W15 are derived as control signals. In this case, the drum feed clutch DFC, power relay PR, and heater lamp relay HLR are turned on and the rotating drum 1
rotates and heater lamps HL 2 , HL 3 and HL 1 are also turned on to act to increase the temperature in the fixing section. Meanwhile, jump to the main routine at the next instruction RTN. The reason why the rotary drum 1 rotates is to set the initial state of the drum 1, that is, the initial state of the copying machine. Therefore, if the copier is in its initial state and WTL is Yes, the print ready status will be displayed and the print switch will be pressed.
By pressing PSW, you can move to the copy cycle, but
For convenience of explanation, the explanation will be made according to the flowchart of FIG. 29. In the flowchart of FIG. 29, flip-flop D is reset. This flip-flop D is a flip-flop within the RAM 50, and is designated as a flip-flop within the RAM 50 as shown in FIG. In short, in the current state, all the flip-flops shown in FIG. 36 are in the reset state. After resetting the above D flip-flop, wait time level
WTL is jockeyed. As described above, if the temperature is above a certain temperature, it is determined as Yes, and the heater lamp relay HLR is turned off and the micro switch MS4 is turned on. In other words, if the WTL does not exceed the specified temperature, the heater lamp relay HLR will be activated.
Turn on the three heater lamps HL 1 to HL 3
The temperature is further increased at .

一方、マイクロスイツチMS4であるが、これは
第1図で説明した如く原稿台8の初期の停止位置
を検知するもので、この原稿台8が初期状態にあ
れば、Yesとして判断される。そこで原稿台リタ
ーンソレノイドTRSをOFFにしマイクロスイツ
チMS7をジヤツジする。上記マイクロスイツチ
MS4のジヤツジであるが、このジヤツジも先に説
明したマイクロスイツチMS1と同様であり、何度
もその状態を確認し決定している。又上記原稿台
リターンソレノイドTRSは原稿台3を元の位置
に戻すだけのもので、逆にTFCは原稿台8の移
動を行わせるものである。
On the other hand, the micro switch MS 4 detects the initial stop position of the document table 8 as explained in FIG. 1, and if the document table 8 is in the initial state, it is determined as Yes. Therefore, turn off the document table return solenoid TRS and turn micro switch MS 7 . The above micro switch
The conditions for MS 4 are the same as those for the micro switch MS 1 explained earlier, and the conditions have been confirmed and determined many times. Further, the document table return solenoid TRS merely returns the document table 3 to its original position, whereas TFC moves the document table 8.

又、マイクロスイツチMS7は感光体3を交換す
る場合に、感光体3の入紙を検知するもので、第
37図において、通常はNC側に倒れており、ジ
ヤツジされた場合NOとして判断され感光体スト
ツパーソレノイドMSSをOFFにする。その後ス
リツプローラージヤムSRJがジヤツジされる。こ
のSRJは第1図で説明したローラ23にて検知を
行うもので、その信号を第3図に示すブロツク図
のスリツプローラージヤム検知回路40より制御
素子30の入力部KFに入力される。従つてこの
場合NOとして判断され同期信号PBのジヤツジが
行われる。
Furthermore, the micro switch MS 7 detects the insertion of the photoconductor 3 when replacing the photoconductor 3. In Fig. 37, it is normally tilted toward the NC side, and if it is switched, it is judged as NO. Turn off the photoconductor stopper solenoid MSS. After that, Slipprowler Gyam SRJ is shot. This SRJ is detected by the roller 23 described in FIG. 1, and its signal is inputted to the input section KF of the control element 30 from the slip roller jam detection circuit 40 in the block diagram shown in FIG. Therefore, in this case, the determination is NO and the synchronization signal PB is adjusted.

上記同期信号PBのジヤツジはP12のインストラ
クシヨンTR1が読み出され、サブルーチンPOに
ジヤンプし、且つP1にジヤンプする。従つてP1
0ステツプLAXが読み出され、アキユムレータ
Aが“0000”にされ、その後TBなるインストラ
クシヨンが出力される。上記TBは同期信号入力
部βが“1”であれば次のインストラクシヨンを
スキツプするもので、一方、TAなるインストラ
クシヨンがあるがこれは同期信号入力部αが
“1”であればTB同様次のインストラクシヨンを
スキツプする。尚、上記入力部αには同期信号
PAが入力されると、セツトするフリツプフロツ
プαFがあり、TAのインストラクシヨンでフリ
ツプフロツプαFをリセツトする。そこでTBが
読み出されることで制御素子30の入力部βに同
期信号PBが入力されておればADXが読み出さ
れ、入力されていなければメインルーチンへ戻る
インストラクシヨンRTNが読み出される。上記
RTNが読み出されることは、ドラム1が初期状
態でないことを示しており、再度WTLをジヤツ
ジすると云う動作を繰り返す。その後同期信号
PBが入力されるとPBのジヤツジでYesとして判
断される。上記PBのジヤツジにおいて同期信号
PBが入力されていることからADXが読み出さ
れ、アキユムレータAの“0000”とコードI4〜I1
の“0101”が加算器FAにて加算されると共にそ
の内容がアキユムレータAに移される。一方加算
器FAよりキヤリーが出力されず、次のインスト
ラクシヨンRTN1がスキツプされ、TROが実行さ
れ再度インストラクシヨンTBが読み出される。
このことから又、ADXが実行され、アキユムレ
ーターAの“0101”とI4〜I1の“0101”とが加算
されその内容“1010”がアキユムレータAに移さ
れる。上述のことが繰り返えされ、加算器FAよ
りキヤリー“1”が出力されればインストラクシ
ヨンRTN1が読み出され、メインルーチンへ戻
り、P12の12ステツプインストラクシヨンLBが読
み出される。そして次のインストラクシヨンTA
が出力され、フリツプフロツプαFが“1”であ
れば、即ち同期信号PAが入力されていれば、そ
の次のインストラクシヨンTR1が実行され、
WTLをジヤツジするために、サブルーチンPOへ
ジヤンプする。WTL以下の各動作は先に説明し
たものと同一でありその説明は省く。
As for the synchronization signal PB, the instruction TR1 of P12 is read out, jumps to the subroutine PO, and then jumps to P1 . Therefore, the 0 step LAX of P1 is read out, the accumulator A is set to "0000", and then the instruction TB is output. The above TB skips the next instruction if the synchronization signal input part β is "1", while there is an instruction TA, which skips the next instruction if the synchronization signal input part α is "1". Skip the next instruction like TB. In addition, the synchronization signal is input to the input section α above.
When PA is input, there is a flip-flop αF to be set, and the instruction of TA resets the flip-flop αF. Then, by reading TB, if the synchronization signal PB is input to the input section β of the control element 30, ADX is read, and if it is not input, the instruction RTN to return to the main routine is read. the above
Reading the RTN indicates that the drum 1 is not in the initial state, and the operation of changing the WTL again is repeated. then sync signal
When PB is input, it is judged as Yes based on the PB direction. Synchronous signal in the above PB jersey
Since PB is input, ADX is read, and “0000” of accumulator A and codes I 4 to I 1
"0101" is added by the adder FA, and the contents are transferred to the accumulator A. On the other hand, adder FA does not output a carry, the next instruction RTN 1 is skipped, TRO is executed, and instruction TB is read again.
From this, ADX is also executed, "0101" of accumulator A and "0101" of I 4 to I 1 are added, and the content "1010" is transferred to accumulator A. The above is repeated, and when a carry "1" is output from the adder FA, the instruction RTN 1 is read out, the process returns to the main routine, and the 12-step instruction LB of P12 is read out. And the next instruction TA
is output, and if the flip-flop αF is "1", that is, if the synchronization signal PA is input, the next instruction TR 1 is executed,
Jump to subroutine PO to change WTL. Each operation below WTL is the same as that described above, and its explanation will be omitted.

次に第29図のフローチヤートにおいて、PB
ジヤツジでYesとして判断された場合、次にPA
のジヤツジが行われる。ここで、PBがYesの状態
即ち、同期信号PB−1が制御素子30に入力さ
れている状態でPAが2度(第4図に示すPa−1
1とPa−0)検知されるとドラム1は初期状態
と判断され、ドラムの回転を停止させる動作が実
行される。即ち、PBがYesの状態で同期信号PA
−11が制御素子に入力されていれば、PAのジ
ヤツジはYesでありフリツプフロツプDのジヤツ
ジに移る。しかし、PAがNOとして判断されれ
ば、再度ウエートタイムレベルWTLのジヤツジ
を行う。そこで、PAがYesとして判断されれ
ば、Dフリツプフロツプのジヤツジに移るが、こ
のフリツプフロツプはセツト(“1”)されておら
ずNOとして判断される。次にDフリツプフロツ
プがセツト(“1”)される。この場合、第36図
に示すRAM50の指定地(0)の第3ビツト目
に“1”が記憶され、Dフリツプフロツプをセツ
ト状態にしている。そして再度WTLの確認が実
行された後、PA−0の入力状態を確認する。そ
こで、上記同期信号PA−0が制御素子30のα
端子に入力されればPAジヤツジにおいてYesと
して判断される。この時、次のDフリツプフロツ
プのジヤツジを行えば先程のフリツプフロツプが
セツトされていることからYesとして判断され
る。ちなみに、その後のインストラクシヨンの実
行によりRAMの指定地(0)の第3ビツト目に
は“0”が入力され、これが記憶される。上述の
動作完了後、Aフリツプフロツプがジヤツジされ
るが、Aフリツプフロツプはリセツト状態であ
り、NOとして判断され又次のBフリツプフロツ
プにおいても同様である。更にCSSRにおいても
同様でNOとして判断される。尚、CSSRは感光
体3を交換する場合に使用となるもので以下の説
明においては省略する。
Next, in the flowchart of Figure 29, PB
If the judge determines Yes, then PA
A ceremony will be held. Here, when PB is Yes, that is, when the synchronization signal PB-1 is input to the control element 30, PA is turned on twice (Pa-1 shown in FIG. 4).
1 and Pa-0) is detected, it is determined that the drum 1 is in the initial state, and an operation is performed to stop the rotation of the drum. In other words, when PB is Yes, the synchronization signal PA
If -11 is input to the control element, the signal on PA is Yes and the signal on flip-flop D is shifted. However, if PA is determined as NO, the wait time level WTL is again determined. Therefore, if PA is determined as Yes, the process moves to the D flip-flop, but since this flip-flop is not set ("1"), it is determined as NO. Next, the D flip-flop is set (to "1"). In this case, "1" is stored in the third bit of the designated location (0) of the RAM 50 shown in FIG. 36, and the D flip-flop is set. After WTL confirmation is executed again, the input state of PA-0 is confirmed. Therefore, the synchronization signal PA-0 is set to α of the control element 30.
If it is input to the terminal, it will be judged as Yes by the PA jack. At this time, if the next D flip-flop is changed, it will be determined as Yes since the previous flip-flop has been set. Incidentally, by executing the subsequent instruction, "0" is input to the third bit of the designated location (0) in the RAM, and this is stored. After the above-mentioned operation is completed, the A flip-flop is jumped, but the A flip-flop is in the reset state and is judged as NO, and the same goes for the next B flip-flop. Furthermore, the same applies to CSSR, and it is judged as NO. Note that the CSSR is used when replacing the photoreceptor 3, and will be omitted in the following explanation.

以上のことから次に高圧発生用リレーTHVR及
びドラムフイードクラツチDFCがOFFされる。
上記リレーTHVRは第1図で説明した通りで、該
リレーTHVRがONすることで帯電器12,18
にて帯電を行う。リレーTHVRは電源スイツチ
MSW投入時からOFFされた状態であり、一方、
フイードクラツチDFCはONされそのドラム1の
回転が停止する。尚、説明が後述するようである
がドラム1の回転は電源投入時においてドラム1
がどのような状態においても回転を始め、初期状
態の位置にドラム1が回転してくれば停止する。
つまり、制御素子30のα、β端子に入力される
同期信号PA,PBの相互関係によりドラム1の停
止を行う。
Based on the above, the high voltage generation relay THVR and drum feed clutch DFC are then turned OFF.
The relay THVR is as explained in FIG. 1, and when the relay THVR is turned on, the chargers 12 and 18
Charging is performed at Relay THVR is a power switch
It has been turned off since the MSW was turned on, and on the other hand,
The feed clutch DFC is turned ON and the rotation of the drum 1 is stopped. Incidentally, as will be explained later, the rotation of the drum 1 starts when the power is turned on.
The drum 1 starts rotating in any state, and stops when the drum 1 rotates to its initial state.
That is, the drum 1 is stopped based on the mutual relationship between the synchronizing signals PA and PB input to the α and β terminals of the control element 30.

今までのことを簡単に説明すれば、電源スイツ
チMSWの投入時に制御素子30内が初期状態に
設定され且つパワーリレーPRをONして定着部1
6のヒータランプHL2,HL3を点灯させる。又ド
ラム1等を初期状態に設定する。尚、上記定着部
16のヒータランプHL2,HL3以外にHL1が必要
な場合、ヒータランプHL1を点灯させるべくヒー
タランプリレーHLRがONする。
To briefly explain what has happened so far, when the power switch MSW is turned on, the inside of the control element 30 is set to the initial state, the power relay PR is turned on, and the fixing unit 1 is turned on.
Turn on heater lamps HL 2 and HL 3 of 6. Also, set the drum 1 etc. to the initial state. Incidentally, if HL 1 is required in addition to heater lamps HL 2 and HL 3 of the fixing section 16, the heater lamp relay HLR is turned on to light the heater lamp HL 1 .

以上の如く複写機が初期状態に設定されると、
次の動作を行うべく、ROM41より順次インス
トラクシヨンが読み出され、各種複写制御が実行
されていく。
Once the copier is set to its initial state as described above,
In order to perform the next operation, instructions are sequentially read from the ROM 41 and various copying controls are executed.

電源が投入され初期状態が設定されれば、第3
0図のフローチヤートにおいて、まずマイクロス
イツチMS4がジヤツジされる。このMS4のジヤツ
ジにおいては先に説明した通りであり、ストロー
ブ信号S1が出力され、この信号が入力部KN2に入
力され、上記マイクロスイツチMS4はYesとして
判断される。そのため原稿台リターンソレノイド
TRSをOFF(以前よりOFF)にして、スリツプ
ローラジヤムSRJ及びマイクロスイツチMS2をジ
ヤツジする。このジヤツジは何れにおいてもNO
と判断される。一方、マイクロスイツチMS2がこ
の状態に動作していれば、ジヤムとして処理され
る。
Once the power is turned on and the initial state is set, the third
In the flowchart of Figure 0, first the micro switch MS 4 is turned on. In the case of this MS 4 , as described above, the strobe signal S 1 is output, this signal is input to the input section KN 2 , and the micro switch MS 4 is judged as Yes. Therefore, the document table return solenoid
Turn TRS OFF (previously OFF) and turn on slipper roller jamb SRJ and micro switch MS 2 . This jersey is NO in any case
It is judged that. On the other hand, if the microswitch MS 2 is operating in this state, it will be treated as a jam.

次にPBがジヤツジされるがこの同期信号PBは
回転ドラム1が初期状態であるので当然制御素子
30の入力部βに入力されており、Yesとして判
断される。尚、上記PBのジヤツジでNOとして判
断されれば、再度回転ドラム1の初期状態の位置
を探すためにドラムフイードクラツチDFCがON
され上述に説明した動作がなされる。
Next, PB is adjusted, but since the rotary drum 1 is in its initial state, this synchronizing signal PB is naturally input to the input section β of the control element 30, and the result is determined as Yes. In addition, if the judgment of the above PB is NO, the drum feed clutch DFC is turned on to search for the initial position of the rotating drum 1 again.
and the operations described above are performed.

以上の後、WTLをジヤツジするが、ここで、
定着部16における温度が規定値以上であれば、
WTLはYesとして判断されるが、かりに規定値
以下であれば、NOと判断されヒータランプリレ
ーHLRをONさせ更にレデイーランプRLをOFF
にして、上述した同一動作が繰り返えされる。そ
して、定着部16の温度が上昇し、規定値以上に
なれば、ウエイトタイムレベル検知回路39から
“1”なる信号が入力部KN1に入力されるため、
WTLがYesとして判断され、ヒータランプリレ
ーHLRがOFFにされる。その後、マイクロスイ
ツチMS4がYesとして判断されTRS,CHVR,
THVR,CLRがOFFにされる。ここで、CLRは
照明装置の光源用ランプのリレーであり、該リレ
ーがONすればそのランプCL(第2図参照)が点
灯し、原稿台8を照明する。
After the above, change WTL, but here,
If the temperature in the fixing section 16 is equal to or higher than the specified value,
WTL is judged as Yes, but if it is below the specified value, it is judged as NO and turns on the heater lamp relay HLR and turns off the ready lamp RL.
Then, the same operation described above is repeated. Then, when the temperature of the fixing section 16 rises and exceeds the specified value, a signal of "1" is input from the wait time level detection circuit 39 to the input section KN 1 .
WTL is judged as Yes, and heater lamp relay HLR is turned OFF. After that, micro switch MS 4 is judged as Yes and TRS, CHVR,
THVR and CLR are turned off. Here, CLR is a relay for the light source lamp of the illumination device, and when the relay is turned on, the lamp CL (see FIG. 2) lights up, illuminating the document table 8.

次の動作としてプレヒートPHがジヤツジされ
る。このプレヒートとは電源が投入され定着部1
6の温度を比較的低温の定常状態に保つたことを
意味している。即ちPHをジヤツジする場合、第
17図のインストラクシヨンによつて説明すれば
P11の12ステツプ目のインストラクシヨンLB
が読み出されRAM50のアドレスカウンタBLは
“1100”Buは“01”となり(17)を指定する。次
のインストラクシヨンDECBにより上記アドレス
カウンタBLはカウントダウンされ、その内容が
“1011”となる。ここで、上記カウンタBLが
“1011”となることで、ストローブ信号が端子S5
より出力されダイオードを通して制御素子30の
入力部AK端子に入力されている。一方、次のイ
ンストラクシヨンTR1によりサブルーチンPOに
ジヤンプするが、このジヤンプ先でTR1が読み出
されることから、サブルーチンP1に飛び再度
SSR,TROの複合インストラクシヨンでP3に
ジヤンプし第25図に示す如き45ステツプ目の
LAXが読み出される。このインストラクシヨン
にLAXにてアキユムレータAは“0000”となり
次のADXでこの時のコードI4〜I1の“0011”と上
記アキユムレータAの内容とが加算され、その加
算結果がアキユムレータAに入力される。上記
ADXで加算器FAよりキヤリーが出ないことから
次のインストラクシヨンをスキツプし、TAKな
るインストラクシヨンが実行される。このTAK
は端子S5から出力されているストローブ信号がダ
イオードを介して入力端AKに入力されているこ
とから次のインストラクシヨンがスキツプされ
る。このことはPHがYesとして判断されること
であり、又上述の動作が繰り返えされマイクロス
イツチ等と同様、何度となくストローブ信号が入
力部に入力されるのを確認してその判定を行う訳
である。そこでADXのインストラクシヨンで加
算器FAからキヤリー“1”が出力されるとメイ
ンルーチンに戻るインストラクシヨンRTN1が読
み出され、PHがYesとして判定されると共に
Testジヤツジを行うためのインストラクシヨン
TR1が読み出される。
As the next operation, the preheat PH is adjusted. This preheating refers to the time when the power is turned on and the fixing unit 1
This means that the temperature of No. 6 was kept at a relatively low steady state. In other words, when changing the PH, the instruction LB at the 12th step of P11 can be explained using the instructions in Fig. 17.
is read out, the address counter BL of the RAM 50 becomes "1100", Bu becomes "01", and (17) is specified. The address counter BL is counted down by the next instruction DECB, and its contents become "1011". Here, as the counter BL becomes "1011", the strobe signal is sent to the terminal S5 .
The signal is output from the input terminal AK of the control element 30 through a diode. On the other hand, the next instruction TR 1 jumps to subroutine PO, but since TR 1 is read at the jump destination, it jumps to subroutine P1 again.
Jump to P3 with the combined instruction of SSR and TRO and proceed to the 45th step as shown in Figure 25.
LAX is read. According to this instruction, the accumulator A becomes “0000” at LAX, and “0011” of the codes I 4 to I 1 at this time is added to the contents of the above accumulator A at the next ADX, and the result of the addition is added to the accumulator A. is input. the above
Since no carry is output from the adder FA in ADX, the next instruction is skipped and the instruction TAK is executed. This TAK
Since the strobe signal output from the terminal S5 is input to the input terminal AK via the diode, the next instruction is skipped. This means that PH is judged as Yes, and the above operation is repeated and, like a micro switch, etc., the judgment is made by checking that the strobe signal is input to the input section many times. That's why we do it. Therefore, when a carry "1" is output from the adder FA by the ADX instruction, the instruction RTN 1 to return to the main routine is read, and PH is judged as Yes.
Instructions for performing the test exercises
TR 1 is read.

プレヒートPHを設けているのは、例えば複写
機の電源が投入されて、そのまま放置された場合
定着部におけるヒータランプHLが点灯されつぱ
なしであり電力の無駄となる。そこで、上述した
如くプレヒートPHを行うためにダイオードDPH
を第37図に示す如く接続し、且つ、上記PHを
ジヤツジした時点より例えば2分経過後、オート
プレヒートの状態になるようにしている。即ち、
この状態でヒータランプHLへの電源の供給を制
御し消費電力の低減を行つている。又、オートプ
レヒート状態を示すPHランプを点灯させて、そ
の状態にあることを報知する。
The preheating PH is provided because, for example, if the copying machine is turned on and left unattended, the heater lamp HL in the fixing section remains lit, which wastes power. Therefore, as mentioned above, a diode DPH is used to perform preheating PH.
are connected as shown in FIG. 37, and the auto preheat state is set after, for example, two minutes have elapsed from the time when the PH is adjusted. That is,
In this state, the power supply to the heater lamp HL is controlled to reduce power consumption. Also, the PH lamp indicating the auto preheat state is turned on to notify that it is in that state.

一方、第37図に示すダイオードDPHを接続
していなければ2分経過した後にオートプレヒー
ト状態になることはない。即ちPHジヤツジでNO
として判断される。
On the other hand, if the diode DPH shown in FIG. 37 is not connected, the auto preheat state will not occur after 2 minutes have passed. In other words, NO in PH
It is judged as.

以上のことを詳しく説明すれば、PHジヤツジ
でYesとして判断されればTestジヤツジにてNO
として判断され、2分タイマ回路が形成される。
該2分タイマーは制御素子30内で形成される。
これはインストラクシヨンが読み出された時点か
らそのインストラクシヨンが実行され、次のイン
ストラクシヨンが読み出されるまでの時間は、先
にも述べた如く約10μsecである。そこでインス
トラクシヨンの実行回数等をカウントすることで
達成される。このタイマの説明については後に詳
細に説明する。
If I explain the above in detail, if it is judged as Yes in the PH jersey, it will be NO in the Test jersey.
, and a two-minute timer circuit is formed.
The two minute timer is formed within the control element 30.
As mentioned above, the time from when an instruction is read to when that instruction is executed and when the next instruction is read is approximately 10 μsec. This is achieved by counting the number of times instructions are executed. This timer will be explained in detail later.

次に2分タイマのジヤツジが行われるが、この
ジヤツジは2分の経過後Yesとして判断される。
従つて電源投入時からプリントを行いそのまま放
置状態にしておけば、2分経過後自動的にオート
プレヒート状態が設定される。この時、2分タイ
マがリセツトされ、ヒータランプリレーHLRが
ON、レデイランプOFF、プレヒートPHがONさ
れる。上記ヒータランプリレーHLRがONするこ
とで予備ヒータであるヒータランプHL1が点灯さ
れるが、一方、上記プレヒートPHがONされるこ
とで、図には示していないがヒータランプHL2
HL3がWTL回路39の制御により切れるように
なつている。つまり、第35図に示すRAM50
の指定地(16)、(4)、(8)、(12)の内容がレジスタW1
〜W15に移され、レジスタW2より制御信号が出
力され、ドライバー回路32にてプレヒート状態
を示す表示ランプ等を点灯させて使用者に報知す
る。又、上記レジスタW2からの制御信号を、ド
ライバー回路32等を介してWTL回路39に入
力し、ヒータランプHL2,HL3を制御、例えば切
るように制御する。
Next, a 2-minute timer is checked, and this check is determined as Yes after 2 minutes have elapsed.
Therefore, if you print from the time the power is turned on and leave it as it is, the auto preheat state will be automatically set after 2 minutes have passed. At this time, the 2 minute timer is reset and the heater lamp relay HLR is activated.
ON, ready lamp OFF, and preheat PH are ON. When the heater lamp relay HLR is turned on, the heater lamp HL 1 , which is a preliminary heater, is turned on, but on the other hand, when the preheat PH is turned on, the heater lamps HL 2, 2 , which are not shown in the figure, are turned on.
HL 3 can be turned off under the control of the WTL circuit 39. In other words, the RAM 50 shown in FIG.
The contents of specified locations (16), (4), (8), and (12) are register W 1
~ W15 , a control signal is output from the register W2 , and the driver circuit 32 lights up an indicator lamp or the like indicating the preheat state to notify the user. Further, the control signal from the register W 2 is inputted to the WTL circuit 39 via the driver circuit 32 etc. to control the heater lamps HL 2 and HL 3 , for example, to turn them off.

次にマイクロスイツチMS4がジヤツジされYes
として判断される。又、PBのジヤツジはドラム
1が初期状態にあることから、Yesとして判断さ
れ次のスリツプローラジヤムSRJがジヤツジさ
れ、マイクロスイツチMS2及びプリントスイツチ
PSWがジヤツジされ、いずれもNOとして判断さ
れる。このことから再度マイクロスイツチがジヤ
ツジされ、同じ動作を繰り返えす。要するにオー
トプレヒートの状態に設定された訳である。又、
上記プリントスイツチPSWはオートプレヒート
の状態を解除するためのスイツチとプリントを行
うためのスイツチとを兼用しておりここで、プリ
ントスイツチPSWを押圧するとオートプレヒー
ト状態が解除され、レデイー状態が指示される。
一方、レデイー状態でPSWを押すことでプリン
トサイクルに入る。
Next, the micro switch MS 4 will be activated.
It is judged as. Also, since drum 1 is in the initial state, the PB jack is judged as Yes, and the next slip roller jamb SRJ is jacked, and the micro switch MS 2 and print switch are turned on.
PSW is judged and both are judged as NO. This causes the microswitch to be turned on again and the same operation can be repeated. In short, it was set to auto preheat mode. or,
The above print switch PSW doubles as a switch for canceling the auto preheat state and a switch for printing. Pressing the print switch PSW here cancels the auto preheat state and instructs the ready state. .
On the other hand, pressing PSW in the ready state enters the print cycle.

即ち、オートプレヒート状態でプリントスイツ
チPSWを押すと、該PSWのジヤツジでYesとし
て判断されプレヒートがOFFされ、オートプレ
ヒート状態であることを報知していたランプが消
えると共に、ヒータランプHL2,HL3が点灯す
る。Gフリツプフロツプがジヤツジされ、Fフリ
ツプフロツプがセツトされて複写機の初期状態に
戻る。
That is, when the print switch PSW is pressed in the auto preheat state, the PSW's status is judged as Yes and the preheat is turned off, the lamp that was informing the auto preheat state goes out, and the heater lamps HL 2 and HL 3 are turned off. lights up. The G flip-flop is flipped and the F flip-flop is set to return the copier to its initial state.

以上の如く複写機を放置された状態で、2分経
過後オートプレヒート状態になり消費電力の低減
が行われる訳である。
As described above, when the copying machine is left unattended, after two minutes it enters the auto preheat state and power consumption is reduced.

一方、オートプレヒートに入いる以前、即ち2
分タイマのジヤツジにおいてNOと判断されれば
2分タイマをスタートさせる。そしてFフリツプ
フロツプがジヤツジされるがオートプレヒート状
態で、このオートプレヒート状態が解除された後
にジヤツジされるものであれば、Yesとして判断
されるが、ここではNOとして判断された場合に
ついて説明する。従つて、マイクロスイツチMS7
がジヤツジされてレデイーランプRLがONされプ
リントスイツチPSWジヤツジが行われる。この
プリントスイツチPSWのジヤツジにおいても、
ストローブ信号を端子S3より出力してON、OFF
の確認を行つている。ここで、上記プリントスイ
ツチPSWがNOとして判断されればFフリツプフ
ロツプがリセツトされ再度同一の動作が繰り返え
される。このことは所謂レデイー状態を示すもの
で、それを示すレデイーランプRLが点灯され
る。尚、この状態において、プリントスイツチ
PSWを2度続けてジヤツジしているのは、該プ
リントスイツチPSWをオートプレヒート解除用
とコピーサイクル実行用のスイツチとを兼用して
いることから、これを区別するためのものであ
る。即ちオートプレヒートを解除した後第1回目
のPSWのジヤツジでYesとして判断されないよう
にFフリツプフロツプをセツトし、このFフリツ
プフロツプのジヤツジを通して上記PSWがジヤ
ツジされないようにしている。所謂、オートプレ
ヒート状態において、プリントスイツチPSWを
押しオートプレヒートが解除されると同時に、コ
ピーサイクルに入いるのを防止している。ここ
で、同時にコピーサイクルに入つても定着部16
の温度が規定値以上であれば、レデイーランプ
RLが点灯されて問題はないが、それ以下であれ
ばWTLのジヤツジにおいてNOとして判定されレ
デイーランプRLをOFFにするための動作が実行
されて、プリントスイツチPSWを押圧してもこ
のPSWの確認信号が出力されずコピーサイクル
には入らない。
On the other hand, before entering auto preheat, that is, 2
If the answer to the minute timer question is NO, a two minute timer is started. If the F flip-flop is jacked but is in the auto preheat state and is jacked after the auto preheat state is canceled, it will be determined as Yes, but here we will explain the case where it is determined as NO. Therefore, the micro switch MS 7
is changed, the ready lamp RL is turned on, and the print switch PSW is changed. In the case of this print switch PSW,
Output strobe signal from terminal S3 to turn ON and OFF
We are currently checking. Here, if the print switch PSW is determined to be NO, the F flip-flop is reset and the same operation is repeated again. This indicates a so-called ready state, and a ready lamp RL indicating this is lit. In addition, in this state, the print switch
The reason why the PSW is changed twice in succession is to distinguish the print switch PSW from being used both as a switch for canceling auto preheat and as a switch for executing a copy cycle. That is, the F flip-flop is set so that the first PSW jump after auto-preheating is canceled will not be judged as Yes, and the PSW will not be jacked through the F flip-flop jump. In the so-called auto-preheat state, when the print switch PSW is pressed to cancel auto-preheat, the copy cycle is prevented. Here, even if the copy cycle starts at the same time, the fixing unit 16
If the temperature is above the specified value, the ready lamp
RL is lit and there is no problem, but if it is lower than that, it will be determined as NO in the WTL jersey and an operation to turn off the ready lamp RL will be executed, and even if you press the print switch PSW, this PSW will not be confirmed. No signal is output and the copy cycle does not start.

以上のことがレデイー状態、即ちコピー可能状
態及びオートプレヒート状態の説明である 又、今までの動作は電源の投入時から、複写機
自体の初期状態の設定及びレデイー状態が指示さ
れコピー可なる指示がなされるまでの説明であ
る。
The above is an explanation of the ready state, that is, the copy-enabled state and the auto-preheat state.In addition, the operation so far has been from the time the power is turned on, to the setting of the initial state of the copier itself, to the ready state, and to the copy-ready state. This is an explanation of how it is done.

次にコピーサイクルについて説明する。 Next, the copy cycle will be explained.

今、レデイーランプRLが点灯されており、プ
リントスイツチPSWを押すと第30図のフロー
チヤートにおいて、PSWはYesとして判断されコ
ピーサイクルに入いる。このことから高圧発生用
のリレーTHVRがONされる制御信号が制御素子
30の出力部より導出され、上述した2分タイマ
がリセツトされる。
Now, the ready lamp RL is lit, and when the print switch PSW is pressed, the PSW is judged as Yes in the flowchart of FIG. 30, and the copy cycle begins. From this, a control signal for turning on the high voltage generation relay THVR is derived from the output section of the control element 30, and the above-mentioned two-minute timer is reset.

例えばインストラクシヨンを示す第18図にお
いて、28ステツプ目のインストラクシヨンTR1
てPSWをジヤツジすべくサブルーチンPOにジヤ
ンプし、上述した如くマイクロスイツチ群の動作
と同様にジヤツジされる。この時プリントスイツ
チPSWが押されていることからYesとして判断さ
れる。そのためP10における29ステツプ目のTRO
がスキツプされ次のインストラクシヨンLAXが
実行される。上記LAXにてアキユムレータAに
この時のインストラクシヨンコードI4〜I1が入力
され、アキユムレータAは“0010”となる。次に
ATFなるインストラクシヨンが読み出される
が、このATFはアキユムレータAの内容を本発
明にかかる複写機の制御信号を導出するレジスタ
Fに移すためのインストラクシヨンである。その
ため、レジスタFは“0010”となる。この時レジ
スタFの内容は制御素子30の外部に制御信号と
して導出され、ドライバーを介してリレーTHVR
がONされる。従つてその接点THVR−aが閉じ
帯電器12及び除電器18が動作を開始する。
尚、上記レジスタFにおいてレジスタF1の内容
で高圧発生用のリレーCHVRを、F2の内容で上述
のリレーTHVRを、F3の内容で光源用ランプCL
のリレーCLRを、更にF4の内容で、原稿台リタ
ーンソレノイドTRSを制御するようにしてお
り、“1”でON、“0”でOFFにしている。
For example, in FIG. 18 showing the instructions, the 28th step instruction TR1 jumps to the subroutine PO to change the PSW, and the changes are made in the same manner as the microswitch group operations described above. Since the print switch PSW is pressed at this time, it is determined as Yes. Therefore, the TRO at the 29th step in P 10
is skipped and the next instruction LAX is executed. At LAX, the instruction codes I4 to I1 at this time are input to the accumulator A, and the accumulator A becomes "0010". next
An instruction called ATF is read out, and this ATF is an instruction for transferring the contents of accumulator A to register F from which control signals for the copying machine according to the present invention are derived. Therefore, register F becomes "0010". At this time, the contents of the register F are led out as a control signal to the outside of the control element 30, and are sent to the relay THVR via the driver.
is turned on. Therefore, the contact THVR-a is closed and the charger 12 and the static eliminator 18 start operating.
In addition, in the above register F, the contents of register F1 are used to connect the high voltage generation relay CHVR, the contents of F2 are used to connect the above-mentioned relay THVR, and the contents of F3 are used to connect the light source lamp CL.
The contents of F4 control the relay CLR, and the document table return solenoid TRS is set to "1" to turn on and "0" to turn off.

以上の様にして帯電が開始され、次のインスト
ラクシヨンTR1が読み出され2分タイマがリセツ
トされる。この作用はサブルーチンにジヤンプし
て実行されサブルーチンよりメインルーチンに戻
るためのインストラクシヨンRTNが読み出され
るとR10の33ステツプ目のSSRが導出され、次の
インストラクシヨンTROとでP9(第19図参
照)のステツプ0へジヤンプし、0ステツプ目の
マイクロスイツチMS1がジヤツジされる。このマ
イクロスイツチMS1は入紙を検知するもので、現
時点においては転写紙13は入紙されておらず
NOとして判断される。その後、LBが読み出され
第12図で示すRAM50の(4)がカウンタBL及び
Buにて指定され、次のインストラクシヨンSM
で、上記指定地(4)の3ビツト目に“1”がセツト
される。このことは第3図に示す如き給紙ソレノ
イドPFSがONされると云うことである。又、次
のインストラクシヨンTR1でサブルーチンPO
(第28図参照)にジヤンプしステツプ32のLB
を読み出す。このLBによりRAM50の(12)が
指定され、RSMにて上記指定地(12)の第1ビ
ツト目が“0”にされ、レデイーランプRLが
OFFとなる。更にインストラクシヨンLBにて
RAM50の(8)が指定され、次なるインストラク
シヨンSMにて指定地(8)の第0ビツト目に“1”
がセツトされる。その後TR1にてサブルーチンP1
へジヤンプし再度、SSR,TROの複合インスト
ラクシヨンによりP2へジヤンプする。そのためP2
(第26図参照)の42ステツプ目のインストラク
シヨンNPRが読み出され、フリツプフロツプNP
がリセツトされて、レジスタW1〜W15より出力
している制御信号が一時停止する。これは先にも
説明した通り、第35図に示すRAM50の内容
をレジスタW1〜W15に移すためのもので以後イ
ンストラクシヨンに従つてRAM50の内容をレ
ジスタW1〜W15に移し終えると、NPSなるインス
トラクシヨンが読み出され、フリツプフロツプ
NPがセツトされると、上記レジスタW1〜W15
内容が制御信号として出力される。この時制御信
号が停止してから導出されるまでの時間は極めて
短かいため、上記時間は無視できる。上記制御信
号にて、給紙ソレノイドPFS、ドラムフイードク
ラツチDFC、及び高圧発生用リレーTHVRが動
作し給紙ローラ20にて転写紙13が入紙される
と共に給紙ローラ20にて複写機部内に転写紙1
3が搬送される。一方、回転ドラム1が回転を開
始する。以上の如くプリントスイツチPSWを押
してから複写動作を行うための制御信号が導出さ
れ各種機構が動作する。その動作状態は第38図
a,bのタイムチヤートに示している。続いて、
第31図aに示すフローチヤートにおいて、マイ
クロスイツチMS4のジヤツジが行われ、Yesとし
て判断されると共に原稿台リターンソレノイド
TRSがOFFされる。続いて同期信号PAの入力状
態を確認する。その後、再度マイクロスイツチ
MS4が確認され、又、TRSをOFFにし、スリツ
プローラジヤムSRJ及びCSSRのジヤツジ、更に
マイクロスイツチMS2のジヤツジを行うが、いず
れにおいても“NO”として判断される。そして
同期信号PAの入力状態を確認する。この時の同
期信号PAのジヤツジにおいてはPAの1が入力端
子αに入力された時をジヤツジし、この時にYes
として判断する。しかし、上記同期信号PA−1
が入力されていないと上述したマイクロスイツチ
MS4を再度ジヤツジすると云う同一サイクルを、
同期信号PA−1が入力されるまで繰り返えす。
そこで同期信号PA−1の入力を確認すれば給紙
ソレノイドPFSをOFFし、メモリMに1を入力
する。ここで、M+1とはRAM50内に1を入
力し同期信号PAの1が入力されたことを記憶す
るもので次に同期信号PA−2が入力されると再
度M+1を行いメモリに2を記憶させる訳であ
る。上記M+1の後にM=6のジヤツジを行う。
即ち、メモリの内容が6であればYesとして判断
される。この場合、同期信号PA−1が入力され
ていることから、M=1となりNOとして判断さ
れる。次のM=7、M=8においても同様にNO
として判断され、マイクロスイツチMS4のジヤツ
ジを行う。以上のことが同期信号が入力される毎
に行われ、M=8のジヤツジでYesとして判断さ
れた時点で次の段階に移る。
Charging is started in the manner described above, the next instruction TR1 is read out, and the two-minute timer is reset. This action is executed by jumping to a subroutine, and when the instruction RTN to return to the main routine is read from the subroutine, the SSR of the 33rd step of R10 is derived, and with the next instruction TRO, P9 (step The program jumps to step 0 (see Figure 19), and the micro switch MS1 at the 0th step is switched. This micro switch MS 1 detects paper input, and at the moment no transfer paper 13 is input.
It is judged as NO. After that, LB is read out and (4) of the RAM 50 shown in FIG.
The next instruction SM specified in Bu
Then, "1" is set in the third bit of the specified location (4). This means that the paper feed solenoid PFS as shown in FIG. 3 is turned on. Also, the next instruction TR 1 calls the subroutine PO
Jump to (see Figure 28) and LB at step 32.
Read out. This LB specifies (12) of RAM50, the first bit of the specified location (12) is set to "0" in RSM, and the ready lamp RL is turned on.
It becomes OFF. Further instruction LB
RAM50 (8) is specified, and in the next instruction SM, the 0th bit of the specified location (8) is set to “1”.
is set. Then subroutine P 1 in TR 1
Jump to P 2 again using the combined instruction of SSR and TRO. Therefore P 2
The 42nd step instruction NPR (see Figure 26) is read out, and the flip-flop NP
is reset, and the control signals output from registers W1 to W15 are temporarily stopped. As explained earlier, this is to transfer the contents of RAM 50 shown in Fig. 35 to registers W 1 to W 15. After that, follow the instructions to finish transferring the contents of RAM 50 to registers W 1 to W 15 . , the instruction NPS is read out and the flip-flop
When NP is set, the contents of the registers W1 to W15 are output as control signals. At this time, the time from when the control signal stops until it is derived is extremely short, so the above time can be ignored. In response to the above control signal, the paper feed solenoid PFS, drum feed clutch DFC, and high pressure generation relay THVR operate, and the transfer paper 13 is fed into the copying machine by the paper feed roller 20. transfer paper 1
3 is transported. Meanwhile, the rotating drum 1 starts rotating. As described above, after pressing the print switch PSW, control signals for performing a copying operation are derived and various mechanisms are operated. Its operating state is shown in the time charts of FIGS. 38a and 38b. continue,
In the flowchart shown in FIG. 31a, the micro switch MS 4 is checked, and it is determined as Yes, and the document table return solenoid is turned on.
TRS is turned OFF. Next, check the input status of the synchronization signal PA. After that, turn on the micro switch again.
MS 4 is confirmed, and the TRS is turned OFF and the slipper rollers SRJ and CSSR are checked, as well as the micro switch MS 2 , but it is judged as "NO" in all cases. Then, check the input state of the synchronization signal PA. At this time, the synchronization signal PA is determined when 1 of PA is input to input terminal α, and at this time, Yes
Judging as. However, the above synchronization signal PA-1
The micro switch mentioned above is not input.
The same cycle of re-jaging MS 4 ,
Repeat until synchronization signal PA-1 is input.
If the input of the synchronization signal PA-1 is confirmed, the paper feed solenoid PFS is turned off and 1 is input to the memory M. Here, M+1 is to input 1 into the RAM 50 to remember that 1 of the synchronization signal PA has been input, and when the next synchronization signal PA-2 is input, M+1 is performed again and 2 is stored in the memory. This is the translation. After the above M+1, perform M=6.
That is, if the memory content is 6, it is determined as Yes. In this case, since the synchronizing signal PA-1 has been input, M=1, which is determined as NO. Similarly, NO for the next M=7 and M=8
It is determined that the micro switch MS 4 is used. The above steps are performed every time a synchronization signal is input, and when the result of M=8 is determined as Yes, the process moves to the next step.

以上の動作をインストラクシヨンをつかつて説
明する。
The above operation will be explained using instructions.

P9(第19図参照)において、17ステツプの
TR1が読み出されてPAのジヤツジが行われる。
この場合上記TR1にてPO(第28図参照)にジ
ヤンプして同期信号の入力状態を確認する訳でジ
ヤンプ先のTR1が読み出される。そのためP1(第
27図参照)にジヤンプし、48ステツプ目のイン
ストラクシヨンTAが読み出されることが判るで
あろう。このTAにて入力端子αに同期信号PAが
入力されているかを確認する訳で例えば入力端子
αに信号がなければ次のインストラクシヨン
RTNが読み出される。つまり、PAがNOとして
判断されメインルーチンに戻り、マイクロスイツ
チMS4がジヤツジされ先に説明した動作が繰り返
えされる。一方、上記TAにおいて、入力端子α
に同期信号PAが入力されていれば次のステツプ
のインストラクシヨンが実行されず、その次の
LAXが実行される。従つて、上記LAXにてアキ
ユムレータAの内容が“0000”にされ次のADX
にてアキユムレータAの“0000”とこの時のコー
ドI4〜I1の“0001”が加算器FAにて加算され、そ
の加算結果がアキユムレータAに入力される。こ
の時のアキユムレータAの内容は“0001”とな
る。上記ADXに実行にて加算器FAよりキヤリー
“1”が出されないため次のインストラクシヨン
がスキツプされ2つ目のTR0が実行され、再度
ADXが実行される。この動作が繰り返えされる
ことで、加算器FAよりキヤリー“1”が導出さ
れるとインストラクシヨンRTN1が読み出され
る。この結果PAはYesとしてジヤツジされたこ
とになる。
In P9 (see Figure 19), 17 steps are completed.
TR 1 is read and the PA is changed.
In this case, TR 1 at the jump destination is read by jumping to PO (see FIG. 28) at TR 1 and confirming the input state of the synchronization signal. Therefore, it will be seen that the program jumps to P 1 (see FIG. 27) and the 48th step instruction TA is read out. This TA checks whether the synchronization signal PA is input to the input terminal α. For example, if there is no signal at the input terminal α, the next instruction
RTN is read. That is, the PA is judged as NO and the process returns to the main routine, microswitch MS 4 is changed and the operation described above is repeated. On the other hand, in the above TA, input terminal α
If the synchronization signal PA is input to
LAX is executed. Therefore, the content of accumulator A is set to “0000” at LAX above and the next ADX is
At this point, "0000" of the accumulator A and "0001" of the codes I 4 to I 1 at this time are added by the adder FA, and the addition result is input to the accumulator A. The contents of accumulator A at this time become "0001". Since the carry "1" is not output from the adder FA in the execution of the above ADX, the next instruction is skipped, the second TR 0 is executed, and the instruction is executed again.
ADX is executed. By repeating this operation, when a carry "1" is derived from the adder FA, the instruction RTN 1 is read out. As a result, PA was rejected as Yes.

一方、RTN1が読み出されるとメインルーチン
に戻り、第19図に示す如く19ステツプ目のLB
なるインストラクシヨンが読み出されることが理
解できると思う。このLBにてRAM50のアドレ
スカウンタBL,Buにて第12図に示す如く(4)が
指定される。そして、次のTR1にてPOにジヤン
プし、ジヤンプ先のTR1(30ステツプ目)が読み
出され、再度P1へジヤンプし、そこのインストラ
クシヨンTM(44ステツプ目)が読み出され実行
される。第35図において指定地(4)の3ビツト目
は給紙ソレノイドPFSに関する情報が記憶されて
おり、現状においては先に説明した如く“1”が
記憶されていて給紙が実行されている。そこで
TMは指定地(5)の3ビツト目が“1”であること
から、次のインストラクシヨンRTN(45ステツ
プ目)がスキツプされその次のインストラクシヨ
ンRSMが実行される。その結果指定地(4)の3ビ
ツト目がリセツトされ“0”となる。その後の動
作はM→W即ち第35図に示すRAM50の内容
がレジスタW1〜W15に移され、該レジスタW1
W15の内容が制御信号として導出される。この場
合、給紙ソレノイドPFSはドライバー回路32を
介しOFFにされる。(詳しくはタイムチヤート参
照) 次にM+1が実行される訳で、この時インスト
ラクシヨンTR1(P9の21ステツプ目)が読み出さ
れる。このことから、ジヤンプ先のLB(POの2
ステツプ目)が読み出されRAM50の(3)が指定
される。その後、次のインストラクシヨンSSR及
びTR0の複合インストラクシヨンにてP3の51ステ
ツプにジヤンプする。このジヤンプ先のLAXに
てアキユムレータAの内容が“0001”にされ、次
のLAXが読み出される訳であるが、LAXが連続
する場合は次のLAXがスキツプされる。そのた
めADD11が実行される。上記ADD11にてア
キユムレータAの内容とアドレスされている
RAM50の指定地(3)の内容が加算されその加算
結果がアキユムレータAに転送される。この結果
アキユムレータAはその内容が“0001”となる。
又、ADD11は加算器FAのキヤリー“0”の場
合、次のインストラクシヨンをスキツプし、その
次のインストラクシヨンが読み出され実行され
る。上述のことからインストラクシヨンEXCが
実行され、アキユムレータAの内容“0001”をア
ドレスされているRAM50の指定地(3)に転送
し、指定地(3)の内容が“0001”となる。その後
RTNが読み出されメインルーチンに戻りP9の22
ステツプ目のLAXが読み出される。
On the other hand, when RTN 1 is read, the process returns to the main routine and the LB at the 19th step is read as shown in FIG.
I think you can understand that the following instructions are read out. This LB specifies (4) in the address counters BL and Bu of the RAM 50 as shown in FIG. Then, it jumps to PO at the next TR 1 , the jump destination TR 1 (30th step) is read out, it jumps again to P 1 , and the instruction TM there (44th step) is read out. executed. In FIG. 35, the third bit of the specified location (4) stores information regarding the paper feed solenoid PFS, and currently, as explained earlier, "1" is stored and paper feeding is being executed. Therefore
Since the third bit of the designated location (5) in TM is "1", the next instruction RTN (45th step) is skipped and the next instruction RSM is executed. As a result, the third bit of the designated location (4) is reset to "0". The subsequent operation is M→W, that is, the contents of the RAM 50 shown in FIG. 35 are transferred to registers W 1 to W 15 , and
The contents of W 15 are derived as a control signal. In this case, the paper feed solenoid PFS is turned off via the driver circuit 32. (See the time chart for details) Next, M+1 is executed, and at this time, instruction TR 1 (21st step of P9 ) is read out. From this, the jump destination LB (PO's 2
(step 3) is read out and (3) of the RAM 50 is specified. After that, jump to step 51 of P 3 with the next combined instruction SSR and TR 0 . At this jump destination LAX, the contents of accumulator A are set to "0001" and the next LAX is read out, but if LAXs are consecutive, the next LAX is skipped. Therefore, ADD11 is executed. Addressed as the contents of accumulator A in ADD11 above.
The contents of the designated location (3) of the RAM 50 are added and the addition result is transferred to the accumulator A. As a result, the content of accumulator A becomes "0001".
Further, when the adder FA is carry "0", the ADD 11 skips the next instruction, and the next instruction is read out and executed. From the above, instruction EXC is executed, and the content "0001" of the accumulator A is transferred to the designated location (3) of the addressed RAM 50, and the content of the designated location (3) becomes "0001". after that
RTN is read and returns to main routine P 9 , 22
The LAX of the step is read.

以上のことから、RAM50に一発目の同期信
号PA−1が記憶されたことになる。
From the above, it follows that the first synchronization signal PA-1 is stored in the RAM 50.

続いてM=6のジヤツジであるが、上記LAX
にてアキユムレータAの内容を“0110”にされ次
のTAMにてアキユムレータAの内容と現在アド
レスされているRAM50の指定地(3)との内容の
一致が確認される。この場合、その内容が一致し
ない即ちNOとして判断される。次のM=7M=8
のジヤツジにおいても同様であり説明は省くが、
各ジヤツジはNOとして判断され、第31図aの
フローチヤートに示す如く、再度マイクロスイツ
チMS4の動作状態の確認を行う。
Next is the jersey with M=6, but the above LAX
The contents of the accumulator A are set to "0110" at the next TAM, and it is confirmed in the next TAM that the contents of the accumulator A match the contents of the currently addressed designated location (3) of the RAM 50. In this case, it is determined that the contents do not match, that is, it is determined as NO. Next M=7M=8
The same is true for the jacket, so I will omit the explanation, but
Each judgment is determined as NO, and the operating state of the micro switch MS 4 is checked again as shown in the flowchart of FIG. 31a.

以上説明した動作が繰り返えされ、回転ドラム
1が回転し、この回転により得られる同期信号
PAの6発目のパルスが制御素子30の入力端子
αに入力されれば、RAM50の指定地(3)の内容
が“6”即ち“0110”となり、M=6のジヤツジ
においてYesと判断されBフリツプフロツプのジ
ヤツジを行うが該Bフリツプフロツプは感光体3
の交換に関するもので、当然このジヤツジはNO
として判断される。そのため、再度上述した動作
を繰り返えし、同期信号PAの7発目のパルスが
入力され、それがRAM50の指定地(3)に記憶さ
れる。この時指定地(3)の内容は“0111”となる。
以上のことからM=6のジヤツジにおいては当然
NOであり、M=7においてYesとして判断さ
れ、CSSRがジヤツジされるがこのジヤツジは
NOである。
The above-described operations are repeated, the rotating drum 1 rotates, and a synchronization signal is obtained from this rotation.
When the sixth pulse of the PA is input to the input terminal α of the control element 30, the contents of the specified location (3) of the RAM 50 become “6”, that is, “0110”, and it is judged as Yes in the case of M=6. The B flip-flop is adjusted, but the B flip-flop is connected to the photoreceptor 3.
This is related to the exchange of
It is judged as. Therefore, the above-described operation is repeated again, and the seventh pulse of the synchronizing signal PA is input, and it is stored in the designated location (3) of the RAM 50. At this time, the content of designated location (3) becomes "0111".
From the above, it is natural that in the case of M=6,
NO, it is judged as Yes at M=7, and CSSR is judged, but this judgment is
The answer is NO.

以上の後、同期信号PAの8発目のパルスPA−
8が入力されればM=8のジヤツジにおいてYes
として判断されることが理解できるであろう。そ
こで、RAM50の指定地(3)の内容が“0000”に
される。そしてマイクロスイツチMS4が確認され
るが原稿台8が移動しておらずNO側に倒れてお
り、原稿台8の初期状態を検知している。従つ
て、このMS4の確認において、Yesとして判断さ
れるため原稿台リターンソレノイドTRSがOFF
にされる。次にスリツプローラジヤムSRJ1にお
いては、転写紙13がないことからNOとして判
断される。このことからPAがジヤツジされる。
このPAのジヤツジは同期信号PAの9発目のパル
スPA−9をジヤツジするもので、上記信号PA−
9が入力端子αに入力されるとYesとして判断
し、次のWTLをジヤツジする。このWTLにおい
て定着部の温度が規定値に達していれば、SRJ,
MS4のジヤツジ後、マイクロスイツチMS1のジヤ
ツジが行われる。ここでマイクロスイツチMS1
転写紙13の入紙状態を検知しており、NO側に
倒れている。要するに、給紙ソレノイドPFSの
ONにより給紙ローラ20が転写紙13を入紙
し、搬送ローラ21により上記転写紙13が内部
に搬送される。そして、ペーパーストツパPSに
て一且転写紙13は止められ、この時マイクロス
イツチMS1にて入紙状態が検知される。そこで、
マイクロスイツチMS1の動作状態の確認におい
て、ストローブ信号が端子S2より出力され、ダイ
オード及びMS1のNO側を介して入力部の端子
KN2に入力される。このことからマイクロスイツ
チMS1はNO側に在ることが確認され、Yesとし
て判断される。つまり転写紙13の入紙状態が確
認される。その結果、高圧発生用リレーCHVR、
光源用ランプリレーCLRがONされる。尚、図で
はTRS−OFF、DEC−ONとあるがこれは以前の
状態通りである。上記CHVR及びCLRをONさせ
るための制御信号であるが、これは先に説明した
レジスタF1〜F4からの出力信号である。即ち、
レジスタF1に“1”、F3に“1”を入力すればよ
い訳でインストラクシヨンLAXにてアキユムレ
ータAの内容を“0101”にし次のインストラクシ
ヨンATFにてアキユムレータAの内容をレジス
タFに転写すればよいことが理解できると思う。
但しこの場合以前より、高圧発生用リレーの
THVRがONしているのでインストラクシヨン
LAXによりアキユムレータAの内容を“0111”
とすればよい。
After the above, the 8th pulse PA− of the synchronization signal PA
If 8 is input, Yes in the case of M=8
It can be understood that it is judged as Therefore, the contents of the designated location (3) of the RAM 50 are set to "0000". The micro switch MS 4 is then confirmed, but the document table 8 is not moving and has fallen to the NO side, and the initial state of the document table 8 is detected. Therefore, in this MS 4 confirmation, it is determined as Yes, so the document table return solenoid TRS is turned OFF.
be made into Next, in the slipper roller SRJ 1 , since there is no transfer paper 13, it is determined as NO. PA is criticized for this.
This PA change is to change the 9th pulse PA-9 of the synchronization signal PA, and the above signal PA-
When 9 is input to the input terminal α, it is judged as Yes and the next WTL is changed. If the temperature of the fixing section reaches the specified value in this WTL, SRJ,
After the adjustment of MS 4 , the adjustment of micro switch MS 1 is performed. Here, the micro switch MS 1 has detected the paper input state of the transfer paper 13 and is tilted to the NO side. In short, the paper feed solenoid PFS
When turned ON, the paper feed roller 20 receives the transfer paper 13, and the transfer paper 13 is transported inside by the transport roller 21. Then, the transfer paper 13 is stopped by the paper stopper PS, and at this time, the state of paper entry is detected by the micro switch MS1 . Therefore,
When checking the operating status of micro switch MS 1 , a strobe signal is output from terminal S 2 and connected to the input terminal via the diode and the NO side of MS 1 .
Entered into KN 2 . From this, it is confirmed that the microswitch MS 1 is on the NO side, and it is determined as Yes. In other words, the paper loading state of the transfer paper 13 is confirmed. As a result, high voltage generation relay CHVR,
The light source lamp relay CLR is turned on. Note that in the figure, TRS-OFF and DEC-ON are indicated, but these are the same as before. The control signal for turning on CHVR and CLR is the output signal from the registers F 1 to F 4 described above. That is,
All you have to do is input "1" to register F 1 and "1" to F 3 , so use instruction LAX to set the contents of accumulator A to "0101" and use the next instruction ATF to register the contents of accumulator A. I think you can understand that all you have to do is transfer it to F.
However, in this case, the relay for high voltage generation
Instructions because THVR is ON
The contents of accumulator A are set to “0111” by LAX.
And it is sufficient.

以上の如く、回転ドラム1が回転し、第38図
a,bに示すタイムチヤートにおいて、同期信号
PAの9発目の信号PA−9の発生時に、光源ラン
プCLが点灯し、帯電器6も感光体3に均一に帯
電を行うべく作用する。
As described above, the rotary drum 1 rotates, and in the time charts shown in FIGS. 38a and 38b, the synchronization signal
When the ninth PA signal PA-9 is generated, the light source lamp CL is turned on, and the charger 6 also operates to uniformly charge the photoreceptor 3.

次にPAのジヤツジを行い、そしてPBのジヤツ
ジを行う。この時の同期信号PBは、この信号入
力にてペーパーストツパPSにて止められている
転写紙13を回転ドラム1の回転に同期して搬送
するものである。従つて同期信号PB−2が入力
された時点でストツパソレノイドPSSをONにし
て転写紙13の停止状態を解除する。一方、同期
信号PAであるが、10発目のパルス信号で現像装
置及び原稿台8を駆動する。ここで、上記同期信
号PB−2及びPA−10は同時に入力されるか、
又は何れかが先に入力されるか、複写機の製作に
おいて多少異なり、円板PTにおいて該部分のス
リツトPa−10,Pb−2を変更できるようにし
ている。従つて、回転ドラム1の回転に合うよう
に円板24のスリツトPa−10,Pb−2を設定
し、転写紙13及び原稿台8等の駆動における同
期をとるようにしている。
Next, do the PA shot, then the PB shot. At this time, the synchronizing signal PB is used to transport the transfer paper 13, which is stopped by the paper stopper PS, in synchronization with the rotation of the rotary drum 1. Therefore, when the synchronization signal PB-2 is input, the stopper solenoid PSS is turned on to release the stopped state of the transfer paper 13. On the other hand, as for the synchronization signal PA, the developing device and document table 8 are driven by the tenth pulse signal. Here, are the synchronization signals PB-2 and PA-10 input simultaneously?
Alternatively, either one is input first, or the manufacturing of the copying machine is slightly different, so that the slits Pa-10 and Pb-2 of the corresponding part can be changed in the disk PT. Therefore, the slits Pa-10 and Pb-2 of the disk 24 are set to match the rotation of the rotary drum 1, so that the driving of the transfer paper 13, document table 8, etc. is synchronized.

そこでPBのジヤツジにおいて、同期信号PB−
2が先に入力される場合、ストツパソレノイド
PSSがONされ、同期信号PA−10が入力される
までPAがジヤツジされる。そして、上記同期信
号PA−10が入力されると、現像モータリレー
DMR、原稿台フイードクラツチTFCがONにな
る。逆に上記同期信号PA−10が入力される
と、現像モータリレーDMR及び原稿台フイード
クラツチTFCがONされ、次にPB−2が入力され
ると、ストツパソレノイドPSSがONされる。従
つて、タイムチヤートに示す如く現像を行うため
のモータリレーDMR,TFCがONし、更にPSSが
ONとなり、現像装置11及び原稿台8が動作状
態となる。一方、転写紙13も搬送される。この
場合マイクロスイツチMS4はNC側に倒れる。
Therefore, in the case of PB, the synchronization signal PB-
If 2 is input first, the stopper solenoid
PSS is turned on and PA is juggled until synchronization signal PA-10 is input. Then, when the above synchronization signal PA-10 is input, the developing motor relay
DMR and document platen feed clutch TFC are turned on. Conversely, when the synchronization signal PA-10 is input, the developing motor relay DMR and the document platen feed clutch TFC are turned on, and when PB-2 is input next, the stopper solenoid PSS is turned on. Therefore, as shown in the time chart, motor relays DMR and TFC for developing are turned on, and PSS is turned on.
It is turned ON, and the developing device 11 and document table 8 become operational. On the other hand, the transfer paper 13 is also conveyed. In this case, the micro switch MS 4 will fall to the NC side.

以上の動作後、M+1が実行され同期信号PA
−10が入力されたことをRAM50の指定地(3)
に記憶されると共に、E、H、Oフリツプフロツ
プのジヤツジを行うが、各フリツプフロツプはセ
ツトされておらず、NOとして判断され、次のマ
イクロスイツチMS5のジヤツジを行う。しかしマ
イクロスイツチMS5は原稿台8のオーバランを検
知するもので現状ではONしておらず(開成状
態)NOとして判断される。そしてマイクロスイ
ツチMS1のジヤツジに移る。このマイクロスイツ
チMS1は搬送される転写紙13の後端が通り過ぎ
た場合にNC側に倒れるが、この場合またNC側に
倒れずYesとして判断され、PAのジヤツジに移
る。該PAのジヤツジは同期信号PA−11の入力
状態を確認するものである。そこでドラム1が回
転し、同期信号PA−11が入力されれば、PAの
ジヤツジにおいて、Yesとして判断されM+1が
行われる。このM+1は先に説明した通りであ
り、RAM50の指定地(3)に“1”を加算したも
のを記憶させている。つまり、同期信号PA−1
0が入力された時点でRAM50の指定地(3)には
先程M+1が実行され“1”が記憶されているこ
とから同期信号PA−11が入力されればRAM5
0の指定地(3)にはM=2が記憶される。従つて、
次のM=1のジヤツジにおいてRAM50の指定
地(3)はM=2であることから、NOとして判断さ
れ、M=4、5、6、7、8、9のジヤツジに移
る。そして、かかるジヤツジにおいてNOとして
判断されEフリツプフロツプのジヤツジを行う。
以上のように上述の動作が繰り返えされ、同期信
号PAが入力される毎にM+1が実行され何発目
の同期信号PAが入力されたかが記憶される。換
言すれば、回転ドラム1がどの位置にあるかが確
認できる。
After the above operation, M+1 is executed and synchronization signal PA
Specified location of RAM50 (3) indicates that -10 has been input.
At the same time, the E, H, and O flip-flops are changed, but since each flip-flop is not set, it is judged as NO, and the next microswitch MS5 is changed. However, the micro switch MS 5 detects an overrun of the document table 8 and is currently not turned on (open state), so it is determined as NO. Now let's move on to the micro switch MS 1 . This micro switch MS 1 falls to the NC side when the rear end of the transferred transfer paper 13 passes by, but in this case, it does not fall to the NC side again and is determined as Yes, and the switch shifts to PA. The PA check is for confirming the input state of the synchronization signal PA-11. Then, when the drum 1 rotates and the synchronization signal PA-11 is input, the judgment of PA is determined as Yes, and M+1 is performed. This M+1 is as described above, and the value obtained by adding "1" to the specified location (3) of the RAM 50 is stored. In other words, the synchronization signal PA-1
When 0 is input, M+1 is executed earlier and "1" is stored in the designated location (3) of RAM50, so if synchronization signal PA-11 is input, RAM5
M=2 is stored in the designated location (3) of 0. Therefore,
Since the designated location (3) of the RAM 50 is M=2 in the next match with M=1, it is determined as NO, and the process moves on to the matches with M=4, 5, 6, 7, 8, and 9. In this case, the judgment is NO and the E flip-flop is judged.
As described above, the above-described operation is repeated, and each time the synchronization signal PA is input, M+1 is executed and the number of times the synchronization signal PA has been input is stored. In other words, the position of the rotating drum 1 can be confirmed.

一方、マイクロスイツチMS1が搬送される転写
紙13の後端を検知した即ち、NC側に倒れると
ストツパソレノイドPSSがOFFとなり次のコピ
ーを行うための転写紙13をその部分で停止させ
る。これは、マイクロスイツチMS1のジヤツジに
てNOと判断され、PSSをOFFにする。尚、タイ
ムチヤートにおいてB5、A4、B4とあるのは転写
紙13のサイズを示すものである。
On the other hand, when the microswitch MS1 detects the rear end of the transferred transfer paper 13, that is, falls toward the NC side, the stopper solenoid PSS is turned OFF, and the transfer paper 13 for the next copy is stopped at that part. This is determined to be NO by the micro switch MS 1 , and the PSS is turned OFF. In the time chart, B 5 , A 4 , and B 4 indicate the size of the transfer paper 13.

又、RAM50の指定地(3)の内容が“0100”即
ち、同期信号PA−1が入力されれば、P、Cフ
リツプフロツプがジヤツジされ、ストツパソレノ
イドPSSがジヤツジされる。ここで、第38図a
のタイムチヤートにおいて、転写紙13のサイズ
がB5であれば、2度目の同期信号PA−1が入力
される以前において、マイクロスイツチMS1
NC側に倒れており、MS1のジヤツジ後、上記ス
トツパソレノイドPSSがOFFにされる。尚、サ
イズA4又はB4であればマイクロスイツチMS1
転写紙13の入紙状態を検知しており、ストツパ
ソレノイドPSSはON状態のままである。そこ
で、同期信号PA−1が入力されM=4の状態に
おいて、PSSのジヤツジでは転写紙がB5であれば
NO、転写紙A4、B4であればYesとして判断され
る。ここでは説明の都合上、転写紙13がB5
場合について説明する。
Further, if the content of the designated location (3) of the RAM 50 is "0100", that is, if the synchronization signal PA-1 is input, the P and C flip-flops are switched and the stopper solenoid PSS is switched. Here, Fig. 38a
In the time chart, if the size of the transfer paper 13 is B5 , the micro switch MS 1 will be activated before the second synchronization signal PA-1 is input.
It has fallen to the NC side, and after the MS 1 jump, the stopper solenoid PSS is turned OFF. Note that if the size is A 4 or B 4 , the micro switch MS 1 has detected the paper input state of the transfer paper 13, and the stopper solenoid PSS remains in the ON state. Therefore, when the synchronization signal PA-1 is input and M=4, if the transfer paper is B5 in the PSS case, then
If NO, and transfer paper A 4 and B 4 , it is determined as Yes. For convenience of explanation, the case where the transfer paper 13 is B5 will be described here.

従つて、PSSのジヤツジ後Cフリツプフロツプ
がセツトされる。ちなみに第36図において
RAM50の指定地(2)の第2ビツト目に“1”が
記憶される。その後M=6、M=9、M=8のジ
ヤツジを行つた後、再度Eフリツプフロツプのジ
ヤツジに戻る。
Therefore, after changing the PSS, the C flip-flop is set. By the way, in Figure 36
“1” is stored in the second bit of the designated location (2) of the RAM 50. After that, the M=6, M=9, and M=8 changes are performed, and then the E flip-flop is changed again.

次に、同期信号PA−2が入力されPAのジヤツ
ジにてM+1が成され、RAM50の指定地(3)は
“0101”となる。そのため、Cフリツプフロツプ
ジヤツジにおいて、かかるフリツプフロツプがセ
ツトされていることから、このジヤツジ後Pフリ
ツプフロツプがセツトされ先程説明した動作と同
様Eフリツプフロツプのジヤツジに移る。そして
PAのジヤツジにおいて、同期信号PA−3が制御
素子30の入力端αに入力されていればその入力
状態の確認後、RAM50の指定地(3)はその内容
が“1010”となる。
Next, the synchronizing signal PA-2 is inputted, M+1 is made at the change of PA, and the designated location (3) of the RAM 50 becomes "0101". Therefore, since such a flip-flop has been set in the C flip-flop jump, after this jump, the P flip-flop is set and the operation moves to the E flip-flop in the same manner as described above. and
In the case of PA, if the synchronizing signal PA-3 is input to the input terminal α of the control element 30, after confirming the input state, the content of the specified location (3) of the RAM 50 becomes "1010".

そして、Fフリツプフロツプのジヤツジ後、現
像モータリレーDMRがOFFになる。これは、転
写紙13のサイズに合わせて現像装置11の現像
モータを停止させるようにしている。例えばA4
サイズであればM=8即ち同期信号PA−5が入
力された時点で、B4サイズであれば同期信号PA
−6が入力された時点で現像が停止する。
After the F flip-flop is switched, the developing motor relay DMR is turned OFF. This is done so that the developing motor of the developing device 11 is stopped in accordance with the size of the transfer paper 13. For example A 4
If the size is M=8, that is, when the synchronization signal PA-5 is input, if the size is B4 , the synchronization signal PA
Development stops when -6 is input.

説明を元に戻してM=6のジヤツジにおいて、
RAM50の指定地(3)は“0110”であることか
ら、次の動作としてEフリツプフロツプがセツト
される。そのため次なるEフリツプフロツプジヤ
ツジ後マイクロスイツチMS2の動作状態が確認さ
れる。この場合、マイクロスイツチMS2はドラム
1の感光体に密着した転写紙13が剥離されれば
NO側に倒れて剥離状態を検知する。つまりマイ
クロスイツチMS2がNC側に倒れていれば、転写
紙13はドラム1に密着したままでありJAMと
して処理される。しかし、ここではYesと判断さ
れた場合について説明する。以後の動作は先に説
明した通りであり、再度PAのジヤツジを行う。
この時のPAジヤツジは同期信号PA−4であり、
入力状態にあればM+1が実行される。その後、
M=6、M=9及びM=8のジヤツジで何れも
NOであるため再度Eフリツプフロツプのジヤツ
ジに戻り、次の同期信号PA−5のジヤツジに移
る訳であるが、ここでPAジヤツジ以前のマイク
ロスイツチMS5の確認において、原稿台8がオー
バーラン状態であれば、MS5はONしそれを確認
する。そのため、ストローブ信号が端子S1より導
出され入力端AKに入力され、ON状態であるこ
とが確認される。そして、PSSのジヤツジに移
り、帯電用高圧発生部のリレーCHVR及び原稿台
フイードクラツチTFCをOFFにし、0フリツプ
フロツプのジヤツジ後、Hフリツプフロツプがセ
ツトされる。上記H及び0フリツプフロツプは後
に説明する220msタイマーにかかるものであ
る。上述の動作で原稿台8が停止し、又、帯電用
のリレーCHVRがOFFになることから帯電器6
の帯電動作も停止する。
Returning to the original explanation, in the case of M=6,
Since the designated location (3) of the RAM 50 is "0110", the E flip-flop is set as the next operation. Therefore, the operating state of the microswitch MS2 is checked after the next E flip-flop jump. In this case, the micro switch MS 2 is activated when the transfer paper 13 that is in close contact with the photoreceptor of the drum 1 is peeled off.
It falls to the NO side and detects the peeling state. In other words, if the micro switch MS 2 is tilted toward the NC side, the transfer paper 13 remains in close contact with the drum 1 and is processed as a jam. However, here we will explain the case where it is determined as Yes. The subsequent operations are as explained above, and the PA is re-judged.
The PA switch at this time is the synchronization signal PA-4,
If it is in the input state, M+1 is executed. after that,
M = 6, M = 9 and M = 8 in any case.
Since it is NO, we return to the E flip-flop again and move on to the next synchronization signal PA-5, but when we checked the micro switch MS5 before the PA switch, we found that the document table 8 was in an overrun state. If there is, MS 5 turns ON and confirms it. Therefore, the strobe signal is derived from the terminal S1 and input to the input terminal AK, and the ON state is confirmed. Then, the process moves to the PSS, and the relay CHVR of the charging high voltage generator and the document table feed clutch TFC are turned off, and after the 0 flip-flop is turned on, the H flip-flop is set. The above H and 0 flip-flops are connected to a 220ms timer which will be explained later. The document table 8 stops due to the above operation, and the charging relay CHVR turns OFF, so the charger 6
The charging operation also stops.

今現在の状態は、マイクロスイツチMS1は転写
紙13の入紙状態を検知しておらず、転写紙スト
ツパソレノイドPSSはOFFである。マイクロス
イツチMS2は転写紙13の剥離を検知しており
NO側に倒れている。マイクロスイツチMS3はま
だ転写紙13の出紙を検知しておらずNC側に倒
れている。又、マイクロスイツチMS4は原稿台8
が原稿台フイードクラツチのONにて移動され初
期状態にないことからNC側に倒れ、更にマイク
ロスイツチMS5が原稿台8のオーバーランを検知
したことから、原稿台フイードクラツチTFCを
OFFにし原稿台8が停止状態にあり帯電器6も
停止状態である。
In the current state, the microswitch MS 1 is not detecting the input state of the transfer paper 13, and the transfer paper stopper solenoid PSS is OFF. Micro switch MS 2 detects peeling of transfer paper 13.
Falling on the NO side. Micro switch MS 3 has not yet detected the output of transfer paper 13 and has fallen to the NC side. Also, the micro switch MS 4 is on the document table 8.
was moved when the document platen feed clutch was turned on and was not in its initial state, so it fell to the NC side. Furthermore, micro switch MS 5 detected an overrun of document platen 8, so the document platen feed clutch TFC was turned off.
When turned off, the document table 8 is in a stopped state and the charger 6 is also in a stopped state.

以上の状態で同期信号PA−5の入力状態を確
認するが、入力されていなければE、Hフリツプ
フロツプのジヤツジに移る。ここで、Hフリツプ
フロツプは先程説明した如くセツト状態にあり、
220msecタイマがセツトされる。この220msecタ
イマは原稿台フイードクラツチTFCがOFFして
から、原稿台リターンソレノイドがONするまで
220msecの間、原稿台を停止させて、原稿台8の
駆動を確実に行つている。例えば原稿台8が停止
して即座にTRSがONしリターンされると原稿台
8の駆動に係るクラツチギヤー等に支障を来た
し、故障の原因となる訳でこれらの問題を除去す
るために220msecタイマを設けている。
In the above state, the input state of the synchronizing signal PA-5 is checked, and if it is not input, the process moves to flip-flops E and H. Here, the H flip-flop is in the set state as explained earlier,
A 220msec timer is set. This 220msec timer runs from when the document table feed clutch TFC turns OFF to when the document table return solenoid turns ON.
The document table 8 is driven reliably by stopping the document table for 220 msec. For example, if the document table 8 is stopped and the TRS is immediately turned ON and returned, it will cause a problem with the clutch gear etc. related to the drive of the document table 8, which may cause a failure.In order to eliminate these problems, a 220 msec timer is set. It is set up.

上記タイマは別に設けるものではなく制御素子
30内で構成している。
The above-mentioned timer is not provided separately but is configured within the control element 30.

そこで、上記タイマがセツトされ、同期信号
PA−5の確認を実行しこの確認がなされないと
上述したサイクルを繰り返えして、220msec経過
後、原稿台リターンソレノイドTRSをONして原
稿台をリターンさせる。つまり、220msecタイマ
のジヤツジ後、220msecタイマはリセツトされ、
且つHフリツプフロツプがリセツト、Cフリツプ
フロツプがセツトされる。そのためOフリツプフ
ロツプジヤツジにおいてYesとして判断されマイ
クロスイツチMS4の確認が実行される。この時の
マイクロスイツチMS4は原稿台8が初期状態にな
いため、NC側に倒れており、原稿台リターンソ
レノイドTRSがONされるべく制御素子30より
制御信号が出力される。以上の後、同期信号PA
−5が入力されれば、RAM50の指定地(3)はそ
の内容が“1000”となる。
Therefore, the above timer is set and the synchronization signal is
Confirmation of PA-5 is executed, and if this confirmation is not made, the above-mentioned cycle is repeated, and after 220 msec has elapsed, the document table return solenoid TRS is turned on to return the document table. In other words, after changing the 220msec timer, the 220msec timer is reset,
Also, the H flip-flop is reset and the C flip-flop is set. Therefore, the O flip-flop judgment is determined as Yes, and the confirmation of the microswitch MS4 is executed. At this time, the micro switch MS 4 is tilted toward the NC side because the document table 8 is not in the initial state, and a control signal is output from the control element 30 to turn on the document table return solenoid TRS. After the above, the synchronization signal PA
If -5 is input, the content of the specified location (3) of the RAM 50 becomes "1000".

従つて、M=8のジヤツジにおいて、Yesとし
て判造された後、Eフリツプフロツプがリセツト
され、マイクロスイツチMS6のジヤツジに移る。
このマイクロスイツチMS6はマルチコピーダイヤ
ルの確認を行うものであり、シングルコピーの場
合は常にOFF(第37図参照)であり、NOとし
て判断される。上述の後、Eフリツプフロツプの
ジヤツジに戻る。尚、上記ダイヤルが複数枚にセ
ツトされていれば、マイクロスイツチMS1の動作
状態確認後、給紙ソレノイドPFSをONさせた
後、上述の操作を繰り返えす。
Therefore, after being checked as Yes in the M=8 case, the E flip-flop is reset and the transition is made to the microswitch MS6 case.
This micro switch MS 6 is used to confirm the multi-copy dial, and in the case of single copy, it is always OFF (see Figure 37) and is determined as NO. After the above, we return to the E flip-flop instructions. Incidentally, if the above-mentioned dial is set to a plurality of sheets, after checking the operating state of the micro switch MS 1 and turning on the paper feed solenoid PFS, the above-mentioned operation can be repeated.

以上の後、同期信号PA−6が入力されれば、
M+1が実行されRAM50の指定地(3)の内容が
“1001”(M=9)になる。このため、M=9のジ
ヤツジ後、PFS,DMR,TFCをOFF(何れも既
にOFFとなつている)にした後、マイクロスイ
ツチMS4の確認を行い原稿台リターンソレノイド
TRSのON又はOFFを行う。即ちこの時点でかり
に原稿台8が元の停止位置に戻つているならば、
それをマイクロスイツチMS4が検知している。こ
の確認はストローブ信号を端子S1から出力して行
つており、原稿台リターンソレノイドTRSが
OFFされる。次に同期信号PA−7の入力状態を
確認し、この確認後マイクロスイツチMS3のジヤ
ツジに移る。このマイクロスイツチMS3はトナー
像が定着された転写紙13の出紙を検知するもの
で、この状態では当然NO側に倒れている。但
し、この状態で出紙を検知していなければ転写紙
13の搬送が正常でなく転写紙13は搬送経路で
紙詰り等を起こしておりジヤムとして判断する。
上記マイクロスイツチMS3のジヤツジ後トータル
カウンタTCがONされて1カウントアツプされ、
再度マイクロスイツチMS4のジヤツジ後、同期信
号PA−8の確認を行い、PSS,CHVR,CLR、
及びTCをOFFにすると共に、RAM50の指定
地(3)の内容を“0000”にしタイマをOFF、各
O、C、Pフリツプフロツプをリセツトする。
After the above, if synchronization signal PA-6 is input,
M+1 is executed and the contents of the designated location (3) in the RAM 50 become "1001" (M=9). Therefore, after adjusting M=9, after turning off PFS, DMR, and TFC (all are already turned off), check the micro switch MS 4 and turn the document table return solenoid on.
Turns TRS ON or OFF. That is, if the document table 8 has returned to its original stop position at this point,
Microswitch MS 4 detects this. This confirmation is performed by outputting a strobe signal from terminal S1 , and the document table return solenoid TRS is activated.
It will be turned off. Next, check the input state of the synchronizing signal PA-7, and after checking, move on to changing the micro switch MS3 . This micro switch MS 3 detects the output of the transfer paper 13 on which the toner image has been fixed, and in this state it is naturally tilted to the NO side. However, if paper output is not detected in this state, the conveyance of the transfer paper 13 is not normal and the transfer paper 13 has become jammed in the conveyance path, and it is determined that there is a jam.
After the above micro switch MS 3 is turned on, the total counter TC is turned on and incremented by 1.
After adjusting the micro switch MS 4 again, check the synchronization signal PA-8 and check the PSS, CHVR, CLR,
Then, the TC is turned off, the contents of the specified location (3) of the RAM 50 are set to "0000", the timer is turned off, and each O, C, and P flip-flop is reset.

以上の動作完了後マイクロスイツチMS4のジヤ
ツジに移る(第31図aの※11を参照)。このジ
ヤツジ後、同期信号PA−9を確認し、WTL回路
からの信号入力状態を見る。そして、再度マイク
ロスイツチMS4の確認を行い、該マイクロスイツ
チがNO側に反転するまで確認する。この時、ド
ラムフイードクラツチDFCはOFFされ回転ドラ
ム1は停止する。上記マイクロスイツチMS4
NO側に反転することでマイクロスイツチMS1
ジヤツジに移る。ここで、複数枚の複写を行う場
合先に説明したように、給紙ソレノイドPFSが
ONされており入紙状態である。そのため、連続
コピーサイクルに移る。一方、マイクロスイツチ
MS1が入紙を検知していなければ最初に説明した
回転ドラム1の初期状態の停止位置を探すための
動作が実行される。従つて第29図に示すフロー
チヤートに移り、レデイーランプRLがOFF、ド
ラムフイードクラツチDFCがONされ、回転ドラ
ム1が再度回転する。
After completing the above operations, move on to the micro switch MS 4 (see *11 in Figure 31a). After this adjustment, check the synchronization signal PA-9 and check the signal input status from the WTL circuit. Then, check the micro switch MS 4 again until the micro switch is reversed to the NO side. At this time, the drum feed clutch DFC is turned off and the rotating drum 1 stops. The above micro switch MS 4
By flipping it to the NO side, you can move on to the micro switch MS 1 . Here, when making multiple copies, as explained earlier, the paper feed solenoid PFS
It is turned on and paper is being loaded. Therefore, the process moves to a continuous copy cycle. On the other hand, the micro switch
If the MS 1 does not detect paper entry, the operation for searching for the initial stop position of the rotary drum 1 described above is executed. Therefore, moving to the flowchart shown in FIG. 29, the ready lamp RL is turned off, the drum feed clutch DFC is turned on, and the rotary drum 1 is rotated again.

以後の動作は最初に説明した通りであり説明を
簡単にする。マイクロスイツチMS4はこのサイク
ルに移る場合、NO側に反転しており原稿台リタ
ーンソレノイドがOFFにされ、原稿台8が最初
の停止位置に復帰されている。一方、PBのジヤ
ツジにおいて同期信号PB(スリツトPb−2)が
入力されている状態でPAのジヤツジを行い、次
のPBのジヤツジ(点線で囲つていないPBのジヤ
ツジ)を行う。このPBジヤツジは同期信号PB−
1の確認であり、この信号が入力されている状態
で同期信号PA−11が入力されればDフリツプ
フロツプがセツトされ、次の同期信号PA−0が
入力された状態でDフリツプフロツプがリセツト
されて、ドラムフイードクラツチDFCがOFFに
なる。つまり、同期信号PB−1の入力状態にお
いて、同期信号PA−11,PA−0が入力されれ
ばドラム1の初期状態であり、ドラム1が停止す
る。その後レデイー状態となり、レデイーランプ
RLがONされコピー可なる表示を行う。
The subsequent operations are as explained at the beginning, and the explanation will be simplified. When moving to this cycle, the micro switch MS 4 is reversed to the NO side, the document table return solenoid is turned off, and the document table 8 is returned to the initial stop position. On the other hand, while the synchronizing signal PB (slit Pb-2) is being input in the PB judgment, the PA judgment is performed, and the next PB judgment (the PB judgment not surrounded by the dotted line) is performed. This PB gear is the synchronization signal PB−
1, if the synchronizing signal PA-11 is input while this signal is input, the D flip-flop is set, and when the next synchronizing signal PA-0 is input, the D flip-flop is reset. , drum feed clutch DFC turns OFF. That is, when the synchronization signal PB-1 is input, if the synchronization signals PA-11 and PA-0 are input, the drum 1 is in its initial state, and the drum 1 stops. After that, it enters the ready state and the ready lamp turns on.
RL is turned on and a message indicating that copying is possible is displayed.

以上の如く本発明における複写機は1チツプの
制御素子30にて制御される。ここで、従来では
ドラムの回転に合わせ各マイクロスイツチMS1
MS8等から送られてくる信号を基に各制御を行う
もので、各スイツチMS1〜MS8より各々接続線が
必要である。しかし、本発明ではドラム1の回転
により得られる同期信号PA,PBにより何れかの
マイクロスイツチMSの状態を確認するために、
制御素子30よりストローブ信号を導出し、この
ストローブ信号の入力状態により上記マイクロス
イツチの動作状態を確認している。即ち同期信号
PA,PBの入力状態に合わせてこの入力状態に合
つたマイクロスイツチ等を確認する訳で第37図
に示す如く、マイクロスイツチ群からの導出線数
が減少することが分かるであろう。それに、タイ
マ等を別に設けることなく制御素子30内で構成
できる部品点数を大幅に減らせる。更に上記タイ
マと合わせてオートプレヒート機能等が簡単に構
成できると共に、原稿台8の駆動を確実に実行し
ている。
As described above, the copying machine according to the present invention is controlled by the one-chip control element 30. Here, in the past, each micro switch MS 1 ~
Various controls are performed based on signals sent from MS 8 , etc., and connection lines are required from each switch MS 1 to MS 8 . However, in the present invention, in order to check the state of any micro switch MS using the synchronization signals PA and PB obtained by the rotation of the drum 1,
A strobe signal is derived from the control element 30, and the operating state of the microswitch is confirmed based on the input state of this strobe signal. i.e. synchronization signal
As shown in FIG. 37, it can be seen that the number of lines led out from the microswitch group is reduced by checking the microswitches that match the input conditions of PA and PB. In addition, the number of components that can be configured within the control element 30 can be significantly reduced without providing a separate timer or the like. Further, in combination with the above-mentioned timer, an auto preheat function etc. can be easily configured, and the document table 8 is reliably driven.

尚、上述の説明は複写を行う場合であり、この
動作中に転写紙13の搬送が正常に行われていな
い所謂ジヤム状態になればこれを報知する必要が
ある。この場合、スリツプローラジヤムSRJ又は
各マイクロスイツチMS等によりそれが検知され
ジヤムサイクルに移る。このフローチヤートを第
32図に示している。
The above explanation is for copying, and if a so-called jam condition occurs in which the transfer paper 13 is not being conveyed normally during this operation, it is necessary to notify this. In this case, it is detected by the slippery roller jamb SRJ or each micro switch MS, and the jam cycle is started. This flowchart is shown in FIG.

上記第32図において、ジヤムが検知されれば
まず負荷が全てOFFにされる。この説明をイン
ストラクシヨンにより説明すると、第23図にお
いて、P5の56ステツプ目のLBが読み出される。
このLBにてRAM50の(0)が指定される。そ
して次のインストラクシヨンTR1にてサブルーチ
ンPO(第28図)にジヤンプし、ジヤンプ先の
インストラクシヨンでTR1(P0、6ステツプ)が
読み出され再度P1にジヤンプし、LAX(P154ス
テツプ目)なるインストラクシヨンが実行され
る。このLAXにてアキユムレータAが“0000”
にされ、EXCIにて指定されているRAM50の
(0)が“0000”にされる。この動作が繰り返え
され第35図に示すRAM50の内容が全て
“0”にされた後、RTNなるインストラクシヨン
が読み出されサブルーチンからメインルーチンへ
と戻る。そこでP5の58ステツプ目のLAXが実
行され次のATFなるインストラクシヨンでレジ
スタFが“0000”となり制御信号が出力されな
い。
In FIG. 32 above, if a jam is detected, all loads are first turned off. To explain this using instructions, in FIG. 23, the LB at the 56th step of P5 is read out.
This LB specifies (0) of the RAM 50. Then, the next instruction TR 1 jumps to the subroutine PO (Fig. 28), the jump destination instruction reads TR 1 (P 0 , 6 steps), jumps to P 1 again, and LAX ( P 1 54th step) is executed. At this LAX, accumulator A is “0000”
and (0) of the RAM 50 specified by EXCI is set to "0000". After this operation is repeated and the contents of the RAM 50 shown in FIG. 35 are all set to "0", the instruction RTN is read out and the subroutine returns to the main routine. Therefore, LAX at the 58th step of P5 is executed, and at the next instruction ATF, register F becomes "0000" and no control signal is output.

次に、インストラクシヨンLBにてRAM50の
(12)(第35図参照)が指定される。そしてSSR,
TRoの複合インストラクシヨンでP10へジヤン
プする。そこで、ジヤンプ先のSM(35ステツプ
目)なるインストラクシヨンにて、上記LBで指
定したRAM50の(12)における3ビツト目に
“1”を記載させる。このことは第35図におい
てジヤムリレーJRがONされたことになる。次の
インストラクシヨンTR1にてサブルーチンへジヤ
ンプし第35図に示すRAMの内容をレジスタW1
〜W15に移す動作が制御素子30内で行われフリ
ツプフロツプNPがセツトされ上記レジスタW1
W15よりジヤムリレーJRをONさせる制御信号が
導出させる。この動作終了後、第32図のフロー
チヤートにも示す如きジヤムリレー接点JR−a
のジヤツジが行われる。このジヤツジにてジヤム
リレー接点JR−aが動作すればジヤムリレーJR
をOFFにする。ここで、ジヤムリレーJRが一度
動作するとその接点JR−aは保持される。従つ
て、ジヤムリレーJRをOFFにしても接点JR−a
はそのままの状態で手動により解除されるように
なつている。
Next, in the instruction LB, set up RAM50.
(12) (see Figure 35) is specified. And SSR,
Jump to P10 with TRo's compound instruction. Therefore, in the jump destination instruction SM (35th step), "1" is written in the 3rd bit in (12) of the RAM 50 specified by the LB. This means that jam relay JR is turned on in FIG. 35. The next instruction TR 1 jumps to the subroutine and stores the contents of the RAM shown in Figure 35 in register W 1.
~ W15 is performed in the control element 30, flip-flop NP is set, and the register W1 ~ is set.
The control signal that turns on jam relay JR is derived from W 15 . After this operation is completed, the jam relay contact JR-a as shown in the flowchart of FIG.
A ceremony will be held. If the jam relay contact JR-a operates in this jam, the jam relay JR
Turn off. Here, once the jam relay JR operates, its contact JR-a is held. Therefore, even if jam relay JR is turned OFF, contact JR-a
can be manually released in the same state.

ジヤムリレーの接点JR−aのジヤツジにおい
てこの接点JR−aが動作みNO側に倒れるまで確
認を行い、その確認後、ジヤムリレーJRをOFF
にする。そしてジヤムランプタイマJLTをO即
ち、リセツトし、再度接点JR−aのジヤツジが
実行される。この場合、Yesとして判断され次の
動作に移る訳であるが、何らかの形で接点JR−
aが解除された場合、上述した動作が繰り返えさ
れる。ここではYesと判断されるものとして説明
するとジヤムランプタイマJLTがスタートされ、
ジヤムランプタイマJLTのジヤツジが実行され
る。従つてジヤムランプタイマJLTのジヤツジに
おいて、所定時間経過後Yesとして判断されジヤ
ムランプJLがONしてジヤムであることを表示
し、更にKフリツプフロツプをセツトする。その
後、ジヤムランプタイマJLTをリセツトした後該
タイマをスタートするという上述の動作が繰り返
えされる。そして、ジヤムランプタイマJLTのジ
ヤツジにおいてYesとなればKフリツプフロツプ
のジヤツジに移る。ここで、上記Kフリツプフロ
ツプがセツトされていることからジヤムランプ
JLがOFFにされ、ランプが消える。更にKフリ
ツプフロツプがリセツトされる。以後の動作は上
述と同様であり、この動作を繰り返えすことによ
りジヤムランプJLはジヤムランプタイマJLTの
設定時間毎に点滅し、ジヤムであることを表示す
る。上記設定時間は500msecにしている。ここ
で、上記点滅動作を詳しく説明すると共にタイマ
についても説明しておく。尚、先に説明したタイ
マにおいても、このタイマと同様の構成である。
Check the jam relay contact JR-a until this contact JR-a operates and falls to the NO side, and after checking, turn off the jam relay JR.
Make it. Then, the jam lamp timer JLT is reset to O, and the adjustment of the contact JR-a is executed again. In this case, it is judged as Yes and moves on to the next operation, but somehow the contact JR−
If a is released, the above operation is repeated. In this case, assuming that it is judged as Yes, the jam lamp timer JLT is started,
The jam lamp timer JLT is executed. Therefore, in the case of the jam lamp timer JLT, after a predetermined time has elapsed, it is judged as Yes, and the jam lamp JL is turned on to indicate a jam, and furthermore, the K flip-flop is set. Thereafter, the above-described operation of resetting the jam lamp timer JLT and starting the timer is repeated. If the judgment of the jam lamp timer JLT turns out to be Yes, the process moves to the K flip-flop judgment. Here, since the above K flip-flop is set, the jam lamp
JL is turned off and the lamp goes out. Furthermore, the K flip-flop is reset. The subsequent operation is the same as described above, and by repeating this operation, the jam lamp JL blinks at each set time of the jam lamp timer JLT to indicate a jam. The above setting time is 500msec. Here, the above blinking operation will be explained in detail, and the timer will also be explained. Note that the timer described earlier also has a similar configuration to this timer.

第18図に示すインストラクシヨンにおいて、
40ステツプ目のLBが読み出される。該LBにおい
て、RAM50の指定地(19)が指定され、次の
TR1にて上記RAM50の指定地(19)が“0”
にされる。その後、42ステツプ目のTR1にてサブ
ルーチンへジヤンプし、そこでジヤムリレー接点
JR−aのジヤツジが実行される。この場合、Yes
として判断され次に44ステツプ目のTR1が読み出
され、タイマがスタートされる。即ち、サブルー
チンページのP0の57ステツプ目(第28図参照)
のインストラクシヨンLBが読み出されRAM50
の(19)が指定される。そこで、次のTRoにて同
一ページにジヤンプし、ジヤンプ先のSSR,TR1
なる複合インストラクシヨンによりP3の51ステツ
プ目(第25図参照)にジヤンプしインストラク
シヨンLAXが読み出される。このLAXにてアキ
ユムレータAは“0001”にされた後、次のインス
トラクシヨンLAXがスキツプされADD11なる
インストラクシヨンが実行される。該インストラ
クシヨンADD11によりアキユムレータAの内
容とアドレスされているRAM50の内容(ここ
では指定地(19)でありその内容は“0000”であ
る)が加算されその結果がアキユムレータAに転
送される。結局アキユムレータAは“0001”とな
る。上記ADD11にて加算器FAからのキヤリー
が“0”であるため次のインストラクシヨンがス
キツプされEXOが実行される。そのためアキユ
ムレータAの内容“0001”がアドレスされている
RAM50の指定地(19)に入力され、それが記
憶される。以上の動作完了後、RTNが読み出さ
れメインルーチンに戻る。
In the instructions shown in Figure 18,
The LB at the 40th step is read. In this LB, the designated location (19) of RAM50 is specified, and the next
In TR 1 , the specified location (19) of RAM50 above is “0”
be made into After that, it jumps to the subroutine at TR 1 of the 42nd step, where the jam relay contact
JR-a's jersey is executed. In this case, Yes
Then TR 1 at the 44th step is read and a timer is started. That is, the 57th step of P0 on the subroutine page (see Figure 28)
instruction LB is read out and RAM50
(19) is specified. Therefore, jump to the same page in the next TRo, and jump to the SSR, TR 1
The composite instruction jumps to the 51st step of P3 (see FIG. 25) and the instruction LAX is read out. After the accumulator A is set to "0001" at this LAX, the next instruction LAX is skipped and the instruction ADD11 is executed. The instruction ADD11 adds the contents of the accumulator A and the contents of the addressed RAM 50 (in this case, the designated location (19) and the contents are "0000"), and the result is transferred to the accumulator A. Eventually, the accumulator A becomes "0001". Since the carry from the adder FA is "0" in ADD11, the next instruction is skipped and EXO is executed. Therefore, the content “0001” of storage unit A is being addressed.
It is input to the specified location (19) of RAM 50 and stored. After the above operations are completed, the RTN is read and the process returns to the main routine.

次の動作として第18図において、45ステツプ
目のTR1が読み出され、Testジヤツジが実行され
るが先に説明した如くNOとして判断される訳で
次のインストラクシヨンTRoが読み出され実行さ
れる。このTRoにて同一ページへジヤンプしイン
ストラクシヨンLBが読み出されることが理解で
きるであろう。
As the next operation, in FIG. 18, the 45th step TR 1 is read and the Test instruction is executed, but as explained earlier, it is judged as NO, so the next instruction TRo is read and executed. be done. It will be understood that this TRo jumps to the same page and the instruction LB is read.

上記LBにてRAM50の指定地(11)が指定され
る。そして、次のインストラクシヨンTMにて上
記指定地(11)の第1ビツト目が“1”であれば次の
インストラクシヨンがスキツプされるがここでは
第1ビツト目が“0”であり次のインストラクシ
ヨンTRoにて同一ページにジヤンプしジヤムリレ
ー接点JR−aがジヤツジされる。以上のことは
ジヤムランプタイマJLTがジヤツジされたことで
あり、即ちRAM50の指定(11)の第1ビツト目が
“1”になれば、52ステツプ目のLBが読み出され
Kフリツプフロツプのジヤツジが実行される。
The specified location (11) of the RAM 50 is specified in the above LB. Then, in the next instruction TM, if the first bit of the specified location (11) is "1", the next instruction is skipped, but here the first bit is "0". The next instruction TRo jumps to the same page and jams relay contact JR-a. The above means that the jam lamp timer JLT has been adjusted, that is, when the first bit of the specification (11) of RAM50 becomes "1", the LB of the 52nd step is read and the value of the K flip-flop is changed. executed.

以上のことを簡単に説明すれば、RAM50の
指定地(19)が“0001”とされるが、ジヤムラン
プタイマJLTのジヤツジでRAM50の指定地(11)
が“0010”となつておればYesとして判断され
る。この場合、当然RAM50の指定地(11)は
“0000”でありNOとして判断される。その結果上
述した動作が繰り返えされる。結局、この動作を
繰り返えすことで、RAM50の指定地(19)の
内容が変わつていく。即ち上述した動作を何度が
行うことで、その回数をRAM50の指定地
(19)でカウントすることであり、15回繰り返え
せば指定地(19)の内容は“1111”となることが
理解できるであろう。そして16回目になると第2
5図において、51ステツプ目のLAXでアキユム
レータAは“0001”とされ、ADD11にてアキ
ユムレータAの“0001”とアドレスされている
RAM50の指定地(19)の“1111”とが加算さ
れる。その結果、加算器FAからキヤリー“1”
が出力される。そこで、次のインストラクシヨン
TRoが実行されることからEXCIが読み出され実
行される。従つてこのEXCIにてアキユムレータ
Aの内容が、上記RAM50の指定地(19)(この
時“0000”である)に移されると共に、RAM5
0のステツプをアドレスしているカウンタBLが
カウントアツプされ、その内容が“1101”とな
り、RAM50の指定地(7)(第12図参照)が指
定される。そして、LAXが読み出されアキユム
レータAの内容が“0000”となり次のADD11
にてアキユムレータAの内容とアドレスされてい
るRAM50の指定地(7)の内容及び上述したキヤ
リー“1”が加算され、EXCにて加算された結
果が上記指定地(7)に入力される。即ち指定地(7)に
は“0001”が記憶される。以上の動作が繰り返え
されることで、指定地(11)が“0010”になると、
500msecが経過したことになる。従つて(第18
図参照)ジヤムランプタイマJLTのジヤツジにお
いて、インストラクシヨンLBにてRAM50の(11)
が指定され、次のTMにてこの時のI1,I2で指定
される第1ビツトが“1”であるので次のインス
トラクシヨンをスキツプしインストラクシヨン
LBが実行されKフリツプフロツプのジヤツジに
移る。ここで指定地(11)が“0010”にされるのは上
述の動作が512回繰り返えされる時である。この
時500msecが経過する(1回の動作が1msec弱
で実行される) 又、Kフリツプフロツプは第36図に示す如く
RAM指定地(14)の第3ビツト目にその状態が
記憶されているがこの場合、第3ビツト目は
“0”であるため、53ステツプ目のインストラク
シヨンTMにてその状態が確認される。そして次
のインストラクシヨンTRoにて同一ページへジヤ
ンプし58ステツプのIDFRなるインストラクシヨ
ンが実行される。このIDFRは制御素子30内の
フリツプフロツプIDFをリセツトするものであり
この時刻フリツプフロツプIDFからの出力IDFを
制御信号としてドライバー32に出力し、ジヤム
ランプJLを点灯させる。つまり上記IDFなるフリ
ツプフロツプがリセツトされればジヤムランプ
JLが点灯し、セツトされればジヤムランプJLは
消灯する。
To briefly explain the above, the designated location (19) of RAM50 is "0001", but the designated location (11) of RAM50 is set to "0001" by the jam lamp timer JLT.
If it is “0010”, it is judged as Yes. In this case, the specified location (11) of the RAM 50 is naturally "0000" and is determined to be NO. As a result, the above-described operation is repeated. Eventually, by repeating this operation, the contents of the specified location (19) in RAM 50 will change. In other words, the number of times the above operation is performed is counted in the specified location (19) of the RAM 50, and if it is repeated 15 times, the content of the specified location (19) will be "1111". You will understand. And when it was the 16th time, the second
In Figure 5, accumulator A is set to “0001” at LAX at the 51st step, and accumulator A is addressed to “0001” at ADD11.
"1111" in the designated location (19) of RAM 50 is added. As a result, a carry “1” is output from the adder FA.
is output. So the following instructions
Since TRo is executed, EXCI is read and executed. Therefore, in this EXCI, the contents of accumulator A are moved to the specified location (19) of RAM50 (at this time "0000"), and
The counter BL that addresses step 0 is counted up, its content becomes "1101", and the designated location (7) of the RAM 50 (see FIG. 12) is designated. Then, LAX is read and the contents of accumulator A become “0000” and the next ADD11
At , the contents of the accumulator A, the contents of the addressed designated location (7) of the RAM 50, and the above-mentioned carry "1" are added, and the result of addition at EXC is input to the designated location (7). That is, "0001" is stored in the designated location (7). By repeating the above operations, when the specified location (11) becomes “0010”,
This means that 500 msec has passed. Therefore (18th
(See figure) In the jam lamp timer JLT setting, use the instruction LB to set RAM50 (11).
is specified, and in the next TM, the first bit specified by I 1 and I 2 at this time is “1”, so the next instruction is skipped and the instruction is
LB is executed and the process moves to the K flip-flop. Here, the designated location (11) is set to "0010" when the above operation is repeated 512 times. At this time, 500 msec has passed (one operation is executed in less than 1 msec). Also, the K flip-flop is as shown in Figure 36.
The state is stored in the 3rd bit of the RAM specified location (14), but in this case, since the 3rd bit is "0", the state is confirmed in the instruction TM of the 53rd step. Ru. Then, in the next instruction TRo, the program jumps to the same page and executes the 58-step instruction IDFR. This IDFR is for resetting the flip-flop IDF in the control element 30, and outputs the output IDF from the time flip-flop IDF as a control signal to the driver 32 to light the jam lamp JL. In other words, if the above IDF flip-flop is reset, the jam lamp will be reset.
JL lights up, and once set, jam lamp JL goes out.

従つて、500msec毎にジヤムランプJLが点滅
する訳である。
Therefore, the jam lamp JL flashes every 500 msec.

以上がジヤム状態であり、ここでもタイマを制
御素子30内で構成しジヤムランプJLの点滅動
作を行つている。
The above is the jam state, and here again, a timer is configured in the control element 30 to blink the jam lamp JL.

続いて本発明による感光体3の交換制御につい
て説明する。
Next, the exchange control of the photoreceptor 3 according to the present invention will be explained.

尚、その場合のタイムチヤートを第39図に示
している。この場合、回転ドラム1は3回転後に
感光体3の交換完了となる。第1図において感光
体3を挿入口4より挿入するとその挿入状態をマ
イクロスイツチMS7が検知する。ここで当然電源
は投入されている。上記感光体3はストツパMS
にて一旦止められている。
Incidentally, a time chart in that case is shown in FIG. In this case, the replacement of the photoreceptor 3 is completed after the rotating drum 1 has rotated three times. In FIG. 1, when the photoreceptor 3 is inserted through the insertion opening 4, the microswitch MS 7 detects the inserted state. Naturally, the power is turned on here. The photoreceptor 3 above is a stopper MS
It has been temporarily stopped.

そこで、マイクロスイツチMS7ジヤツジにおい
て(第30図参照)Yesとして判断される。従つ
て第34図に示すフローチヤートに移りCSSRの
セツト側をONする。ここでCSSは最初に説明し
たが、回転ドラム1に装着された感光体3の固定
を解くための押え爪を駆動させるソレノイドであ
り、該ソレノイドをONすれば感光体3の固定を
解く。一方上記CSSRはそれに関するリレーであ
り、このリレーのセツト側をONすればその接点
CSSR−aは動作しその状態を維持し逆にリセツ
ト側にONすれば、元の状態に復帰する。
Therefore, the micro switch MS 7 (see Fig. 30) determines Yes. Therefore, the process moves to the flowchart shown in FIG. 34 and the set side of CSSR is turned ON. As explained above, the CSS is a solenoid that drives a presser claw for releasing the photoreceptor 3 mounted on the rotating drum 1, and when the solenoid is turned on, the photoreceptor 3 is released. On the other hand, the above CSSR is a relay related to this, and if you turn on the set side of this relay, the contact will be turned on.
CSSR-a operates and maintains that state, and if it is turned on to the reset side, it returns to its original state.

以上の様にリレーCSSRをセツト側にONする
とその接点CSSR−aがON側に倒れる。そこで
CSSR−aをジヤツジしその後、パワーリレーPR
及びリレーCSSRのセツト側をOFFにすると共
に、ソレノイドCSSがONされる。以上の後ドラ
ム1が回転し、同期信号PA,PBの入力に応じて
各制御が行われる。一方、ドラム1の回転によ
り、感光体3は剥離装置15まで送られてくると
該部分でドラム1より剥離され各ローラにより外
部に搬出される。そして、同期信号PA−7が入
力されると、第31図aにおいてM=7のジヤツ
ジ後接点CSSR−aが確認される。この場合上記
接点CSSR−aは動作状態(NO側)であり次の
マイクロスイツチMS2のジヤツジに移る。このジ
ヤツジにおいてもYesとして判断されマイクロス
イツチMS3を確認する。ここでマイクロスイツチ
MS3が感光体3の搬出を検出していないと、ジヤ
ムとして検出されその報知を行う。一方、搬出を
検知していれば同期信号PAの入力をカウントし
ていたRAMの内容を“0”にする。
As described above, when relay CSSR is turned ON to the SET side, its contact CSSR-a will fall to the ON side. Therefore
After changing CSSR-a, power relay PR
Then, the set side of relay CSSR is turned OFF, and solenoid CSS is turned ON. After the above, the drum 1 rotates, and various controls are performed in accordance with the input of synchronizing signals PA and PB. On the other hand, due to the rotation of the drum 1, the photoreceptor 3 is sent to a peeling device 15, where it is peeled off from the drum 1 and transported to the outside by each roller. When the synchronizing signal PA-7 is input, the post-judge contact CSSR-a of M=7 is confirmed in FIG. 31a. In this case, the contact CSSR-a is in the operating state (NO side) and the process moves on to the next micro switch MS2 . In this case as well, it is determined as Yes and the micro switch MS 3 is confirmed. Micro switch here
If the MS 3 does not detect the removal of the photoreceptor 3, it will be detected as a jam and will notify you of this. On the other hand, if unloading is detected, the contents of the RAM that was counting the input of the synchronization signal PA are set to "0".

以上の動作が完了すればドラム1は回転を続け
初期状態を探す制御が行われる。そこで第29図
のフローチヤートに示す如く、リレー接点CSSR
−aジヤツジ後Bフリツプフロツプがセツトされ
る。そしてドラム1の2回転目において同期信号
PA−6が入力されると第31図aに示す如くM
=6のジヤツジ後、Bフリツプフロツプがジヤツ
ジされYesとして判断される。その結果、第33
図に示すフローチヤートに移り、マイクロスイツ
チMS7の確認後感光体ストツパーソレノイドMSS
をONさせ同時にドラム1の回転を停止させる。
そのためストツパMSが開き、感光体3が内部へ
搬送される。
When the above operations are completed, the drum 1 continues to rotate and is controlled to search for an initial state. Therefore, as shown in the flowchart in Figure 29, the relay contact CSSR
-B flip-flop is set after the a change. Then, at the second rotation of drum 1, the synchronization signal is
When PA-6 is input, M
After the jump =6, the B flip-flop is jumped and judged as Yes. As a result, the 33rd
Moving on to the flowchart shown in the figure, after confirming the micro switch MS 7 , the photoconductor stopper solenoid MSS
is turned on, and at the same time, the rotation of drum 1 is stopped.
Therefore, the stopper MS opens and the photoreceptor 3 is transported inside.

又、ドラム1は1.5msec停止した後再度回転を
開始する。その後、上記回転ドラム1は再度初期
状態に設定され、この状態で第29図に示すBフ
リツプフロツプのジヤツジにおいて、Yesとして
判断されることが理解されることと思う。そのた
め、第33図に示すフローチヤートに移り各々の
処理の後、PAのジヤツジを行う。該PAジヤツジ
は同期信号PA−1の入力状態を確認するもの
で、上記信号PA−1が入力されればリレー
CSSRのリセツト側をONすると共に、ソレノイ
ドCSSをOFFにする。この時搬送されてきた感
光体3はその先端がドラム1に爪にて固定され
る。そして同期信号PA−2の入力後、リレー
CSSRのリセツト側をOFFにし且つBフリツプフ
ロツプをリセツトする。
Further, the drum 1 stops for 1.5 msec and then starts rotating again. Thereafter, the rotating drum 1 is set to the initial state again, and it will be understood that in this state, the determination of the B flip-flop shown in FIG. 29 is made as Yes. Therefore, the process moves to the flowchart shown in FIG. 33, and after each process, the PA is adjusted. The PA jack is used to check the input status of the synchronization signal PA-1, and if the above signal PA-1 is input, the relay is activated.
Turn on the reset side of CSSR and turn off solenoid CSS. The leading end of the photoreceptor 3 transported at this time is fixed to the drum 1 with a claw. Then, after inputting the synchronization signal PA-2, the relay
Turn off the reset side of CSSR and reset the B flip-flop.

その後回転ドラム1は初期状態まで回転し、そ
の位置に停止する。尚、CSSRのリセツト側を
ON、CSSをOFFにした場合、パワーリレーPRが
ONし、ヒータランプHL2,HL3が点灯する。
Thereafter, the rotating drum 1 rotates to the initial state and stops at that position. In addition, the reset side of CSSR
ON, when CSS is OFF, power relay PR is
ON, and heater lamps HL 2 and HL 3 light up.

以上が感光体3の交換サイクルの説明である。 The above is an explanation of the replacement cycle of the photoreceptor 3.

本発明は叙述の如く、複写機の制御を1つの部
品即ち、マイクロプロセツサーで行つている。即
ち本発明はマイクロプロセツサーの記憶部に複写
機の複写制御及び感光体交換制御を行わせるため
のインストラクシヨンを書き込んでおき、このマ
イクロプロセツサーに複写機の同期信号を入力し
て、上記記憶部に書き込まれたインストラクシヨ
ンを順次読み出し、複写機の制御を行うものであ
る。
As described above, the present invention controls the copying machine using one component, that is, a microprocessor. That is, in the present invention, instructions for controlling copying and photoreceptor replacement of a copying machine are written in the memory section of a microprocessor, and a synchronization signal of the copying machine is input to this microprocessor. , which sequentially reads instructions written in the storage section and controls the copying machine.

従つて、従来の様に複雑となつていた複写制御
及び感光体交換制御回路が複雑であつたものが1
つの制御素子でよくそれに伴う多大の効果を奏す
る。部品点数の大幅な減少により、制御回路の小
型化、大幅なコストダウン及び消費電力の低減、
又、信頼性及び、サービス性の向上、更に信頼性
の向上における外来ノイズによる影響の防止を達
成することができる。マイクロスイツチ等の動作
確認において、マイクロスイツチの動作信号の入
力状態を一度で確認するものでなく、動作状態を
確信するための信号により確認し、しかも、何度
も確認した上でその動作状態として出力するため
その確認が正確なものとなり、誤動作のない制御
を行うことができる。
Therefore, the complicated copying control and photoreceptor exchange control circuits as in the past have been reduced to 1.
Only one control element is required and many effects can be achieved. Due to a significant reduction in the number of parts, the control circuit can be made smaller, significantly reducing costs and power consumption.
Furthermore, it is possible to improve reliability and serviceability, and to prevent the influence of external noise in improving reliability. When checking the operation of a micro switch, etc., the input state of the micro switch's operating signal is not checked all at once, but it is checked using a signal to be sure of the operating state, and moreover, the operating state is determined after confirming it many times. Since the output is output, the confirmation becomes accurate and control can be performed without malfunction.

又、この時の動作状態の確認は制御素子より確
認信号を出力し、検知手段を介して入力すること
で、その動作状態を確認することから、従来のよ
うに受身的に動作信号を入力するものに比べれば
ノイズ等の信号か否かの判別が極めて容易で、確
実なものとなるだけでなく、その都度、必要な検
知手段の動作状態を確認すればよく、入力するた
めの信号線が例えば、ON、OFFの2本の線でよ
く、ノイズ防止に大きく貢献する。
In addition, the operating state at this time is confirmed by outputting a confirmation signal from the control element and inputting it through the detection means, so the operating signal is input passively as in the past. Not only is it extremely easy and reliable to determine whether a signal is a noise signal or not, but you only need to check the operating status of the necessary detection means each time, and the signal line for input is For example, only two lines, one for ON and one for OFF, are sufficient, which greatly contributes to noise prevention.

又は、本発明はマイクロプロセツサーの持つ欠
点を、複写機自体が有する時間的な流れで充分に
補うことができ、制御信号の導出は元より、検知
手段の動作状態を一度に入力することなく、入力
される同期信号に基き、この時の検知手段の動作
状態を確認すればよく、検知手段をシーケンシヤ
ルに見ることができ、ノイズ等の影響を防止でき
るだけでなく、マイクロプロセツサーの機能を充
分に活用でき、複写機を小型化する上で充分にそ
の目的に添える。それに、感光体の交換は感光体
交換用検知手段が、上記の方法で検知されれば、
記憶部に記憶された感光体交換のインストラクシ
ヨンが順次読み出され、複写制御と同一の同期信
号に従つて、交換制御が実行されていくことか
ら、複写機の取り扱が非常に簡単で便利である。
Alternatively, the present invention can sufficiently compensate for the drawbacks of a microprocessor using the time flow of the copying machine itself, and can not only derive control signals but also input the operating state of the detection means all at once. Rather than checking the operating status of the detection means at this time based on the input synchronization signal, the detection means can be viewed sequentially, which not only prevents the effects of noise etc., but also improves the functionality of the microprocessor. can be fully utilized, and can fully serve the purpose of downsizing a copying machine. In addition, if the photoconductor replacement detection means detects replacement of the photoconductor using the above method,
The photoconductor replacement instructions stored in the storage section are sequentially read out, and the replacement control is executed according to the same synchronization signal as the copy control, making the copier extremely easy to handle. It's convenient.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明における複写機の構造を説明す
るための側断面図、第2図は本発明にかかる電源
部における回路図、第3図は本発明における複写
機の制御ブロツク図、第4図は回転ドラムと連動
し同期信号を得るための円板を示す正面図、第5
図は本発明にかかる制御素子の構成を説明するた
めのブロツク図、第6図は制御素子内の記憶部に
書き込むインストラクシヨンを示す図、第7図か
ら第10図は第5図にかかる記憶部のアドレスを
行うためのカウンタ及びレジスタの論理ブロツク
図で第7図はページのアドレスにかかるスタツク
レジスタの論理ブロツク図、第8図はステツプの
アドレスにかかるカウンタの論理ブロツク図、第
9図はページのアドレスにかかるカウンタの論理
ブロツク図、第10図はステツプのアドレスにか
かるスタツクレジスタの論理ブロツク図、第11
図は第5図にかかるクロツク発生器より出力され
るクロツク信号のタイムチヤート、第12図は第
5図にかかるRAMを説明するために供する図、
第13図は第5図にかかる加算器を説明するため
の論理ゲート図、第14図は第5図にかかるアキ
ユムレータ部を説明するための論理ゲート図、第
15図から第28図は本発明における複写制御を
行わせるためにROMのP0ページからP13ページ
に書き込まれたインストラクシヨンを示す図第2
9図から第34図は第15図から第28図にかか
るインストラクシヨンにおけるフローチヤート、
第35図はRAM内に記憶される被制御部の記憶
場所を説明するための図、第36図はRAM内に
記憶されるフリツプフロツプの記憶場所を示す
図、第37図は制御素子の入出力端子を示すブロ
ツク図、第38図a,bは被制御部の動作状態を
示すタイムチヤート、第39図は本発明における
感光体の交換におけるタイムチヤート図である。 MS1〜MS8:マイクロスイツチ、MS7:感光体
交換の感光体検用マイクロスイツチ、1:回転ド
ラム、24:同期円板、30:制御素子(1チツ
プ)、31:制御信号、33:同期信号、34:
被写状態を検知する検知手段(マイクロスイツチ
等)、37:同期信号発生装置、41:ROM、5
0:RAM。
FIG. 1 is a side sectional view for explaining the structure of a copying machine according to the present invention, FIG. 2 is a circuit diagram of a power supply section according to the present invention, FIG. 3 is a control block diagram of the copying machine according to the present invention, and FIG. The figure is a front view showing the disc that interlocks with the rotating drum and obtains a synchronization signal.
The figure is a block diagram for explaining the configuration of the control element according to the present invention, FIG. 6 is a diagram showing an instruction to write into the storage section in the control element, and FIGS. 7 to 10 are according to FIG. 5. A logic block diagram of a counter and a register for addressing a storage section. FIG. 7 is a logic block diagram of a stack register related to a page address, FIG. 8 is a logic block diagram of a counter related to a step address, and FIG. Figure 10 is a logical block diagram of a counter associated with a page address, Figure 10 is a logical block diagram of a stack register associated with a step address, and Figure 11 is a logical block diagram of a stack register associated with a step address.
5 is a time chart of a clock signal output from the clock generator shown in FIG. 5, and FIG. 12 is a diagram provided to explain the RAM shown in FIG. 5.
FIG. 13 is a logic gate diagram for explaining the adder shown in FIG. 5, FIG. 14 is a logic gate diagram for explaining the accumulator section shown in FIG. 5, and FIGS. Figure 2 shows instructions written from page P0 to page P13 of the ROM to perform copy control in
9 to 34 are flowcharts of the instructions shown in FIGS. 15 to 28,
Fig. 35 is a diagram for explaining the storage location of the controlled unit stored in the RAM, Fig. 36 is a diagram showing the storage location of the flip-flop stored in the RAM, and Fig. 37 is the input/output of the control element. 38A and 38B are time charts showing the operating states of the controlled parts, and FIG. 39 is a time chart for replacing the photoreceptor in the present invention. MS 1 to MS 8 : Micro switch, MS 7 : Micro switch for photoconductor inspection for photoconductor replacement, 1: Rotating drum, 24: Synchronous disk, 30: Control element (1 chip), 31: Control signal, 33: Synchronization signal, 34:
Detection means for detecting the subject state (micro switch, etc.), 37: Synchronization signal generator, 41: ROM, 5
0: RAM.

Claims (1)

【特許請求の範囲】[Claims] 1 ドラム上に交換可能に保持された感光体、該
感光体を駆動する駆動系、感光体の駆動に伴ない
同期信号を出力する同期信号発生部、上記感光体
を均一に帯電する帯電器、上記感光体に原稿の像
を露光し原稿の走査手段を含めた光学系、上記感
光体に形成された潜像を顕像化する現像部、顕像
された像を用紙に転写する転写部、用紙上に形成
された像を定着する定着部、上記用紙を給紙し、
上記転写部、定着部を経由して搬送する用紙搬送
系及び上記感光体の交換を検知する手段を含み、
感光体を交換するための交換系を備えると共に上
記各被制御の動作に伴なう複写状態を検知する検
知手段を各部に配置し、上記同期信号発生部より
出力する同期信号に基き、制御信号を出力し制御
を行う電子写真複写機において、上記各被制御を
制御するための各種インストラクシヨンを記憶し
た記憶部、該記憶部より読み出されたインストラ
クシヨンを解読し、その解読信号を出力する解読
部、上記記憶部のインストラクシヨンを読み出す
と共に、その読み出したインストラスシヨンを上
記解読部より出力される解読信号に従つて処理す
る処理部、を有した制御素子を備え、上記処理部
は感光体の駆動に従つて出力される同期信号を基
に上記記憶部のインストラクシヨンを読み出し、
解読部を介して出力される解読信号に従つてイン
ストラクシヨンを処理し、上記同期信号に応じた
上記検知手段の動作をインストラクシヨン処理に
より確認し、この確認に基き上記被制御部へ制御
信号を導出し、上記記憶部は複写制御と共に上記
感光体を交換する交換系を制御するための各種イ
ンストラクシヨンを記憶し、感光体の交換を検知
する手段の動作に基き、感光体を駆動しこれによ
る上記複写制御と同一の同期信号を基に、上記記
憶部より感光体交換のためのインストラクシヨン
を読み出し、上記処理部にて同期信号に応じた検
知手段を確認すると共に、これに基き交換系に制
御信号を導出し、複写制御及び感光体交換制御を
同一制御素子で制御することを特徴とする電子写
真複写機。
1. A photoreceptor that is replaceably held on a drum, a drive system that drives the photoreceptor, a synchronization signal generator that outputs a synchronization signal as the photoreceptor is driven, a charger that uniformly charges the photoreceptor, an optical system that exposes the image of the original onto the photoreceptor and includes a scanning means for the original; a developing section that visualizes the latent image formed on the photoreceptor; a transfer section that transfers the developed image onto paper; a fixing unit that fixes the image formed on the paper; a fixing unit that feeds the paper;
including a paper conveyance system that conveys the paper via the transfer section and the fixing section, and means for detecting replacement of the photoreceptor;
An exchange system for exchanging the photoconductor is provided, and a detection means for detecting the copying state accompanying the operation of each of the controlled objects is arranged in each part, and a control signal is generated based on the synchronization signal output from the synchronization signal generation section. In an electrophotographic copying machine that outputs and controls the above-mentioned objects, the electrophotographic copying machine includes a storage section that stores various instructions for controlling each of the above-mentioned controlled devices, and a storage section that decodes the instructions read out from the storage section and outputs the decoded signal. a control element having a decoding section that outputs an output; a processing section that reads out instructions from the storage section and processes the read instructions according to a decoding signal output from the decoding section; The section reads the instructions from the storage section based on the synchronization signal output as the photoreceptor is driven;
Processing instructions according to the decoding signal outputted through the decoding section, confirming the operation of the detection means according to the synchronization signal through instruction processing, and controlling the controlled section based on this confirmation. The storage unit stores various instructions for controlling the exchange system for replacing the photoreceptor as well as copy control, and drives the photoreceptor based on the operation of the means for detecting replacement of the photoreceptor. Then, based on the same synchronization signal as the above-mentioned copy control, the instruction for replacing the photoreceptor is read from the storage section, and the processing section checks the detection means according to the synchronization signal, and then An electrophotographic copying machine characterized in that a control signal is derived to a base exchange system, and copy control and photoreceptor exchange control are controlled by the same control element.
JP9248079A 1979-07-17 1979-07-17 Electrophotographic copying machine Granted JPS5546763A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9248079A JPS5546763A (en) 1979-07-17 1979-07-17 Electrophotographic copying machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9248079A JPS5546763A (en) 1979-07-17 1979-07-17 Electrophotographic copying machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5239176A Division JPS52134732A (en) 1976-05-06 1976-05-06 Electrophotographic copier

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP15422780A Division JPS56149055A (en) 1980-10-31 1980-10-31 Electrophotographic copying machine

Publications (2)

Publication Number Publication Date
JPS5546763A JPS5546763A (en) 1980-04-02
JPS6137625B2 true JPS6137625B2 (en) 1986-08-25

Family

ID=14055462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248079A Granted JPS5546763A (en) 1979-07-17 1979-07-17 Electrophotographic copying machine

Country Status (1)

Country Link
JP (1) JPS5546763A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195580A (en) * 1984-03-19 1985-10-04 Matsushita Electric Ind Co Ltd Electrophotographic copying device
JPS60195581A (en) * 1984-03-19 1985-10-04 Matsushita Electric Ind Co Ltd Electrophotographic copying device
US4658363A (en) * 1984-11-21 1987-04-14 Tippins Incorporated Method of increasing the productivity of reversing plate mills

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588242A (en) * 1969-01-15 1971-06-28 Ibm Drum structure for a xerographic copying machine
JPS50127643A (en) * 1974-02-22 1975-10-07

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588242A (en) * 1969-01-15 1971-06-28 Ibm Drum structure for a xerographic copying machine
JPS50127643A (en) * 1974-02-22 1975-10-07

Also Published As

Publication number Publication date
JPS5546763A (en) 1980-04-02

Similar Documents

Publication Publication Date Title
US4099150A (en) Apparatus for producing duplex collated copies
JPS6260708B2 (en)
US4161277A (en) Improper copy run program entry check for electrostatic type reproduction or copying machines
US4162844A (en) Reproduction machine with duplex image shift
US4314754A (en) Image forming apparatus
JPS6155109B2 (en)
JPS6224787B2 (en)
US4130354A (en) Reproduction machine having duplex job recovery capabilities
US4227798A (en) Protection system for electrostatographic machines
US4120034A (en) Programmable controller for controlling reproduction machines
CA1107802A (en) Automatic duplex control system for a reproduction machine
US4266294A (en) Copy reproduction machine with controller self check system
JPS6336508B2 (en)
US4204670A (en) Sorter for a reproduction machine
JPS593742B2 (en) copying machine
GB1573135A (en) Control system for electrostatographic machines
JPS6137625B2 (en)
JPH0157788B2 (en)
US4198680A (en) Control system for electrostatic type copy reproducing machines
JPS6159507B2 (en)
JP3167349B2 (en) Image forming device
JPS6214660A (en) Print tab former
JPS6236222B2 (en)
JPH0466352B2 (en)
JPH0547833B2 (en)