JPS6136431B2 - - Google Patents

Info

Publication number
JPS6136431B2
JPS6136431B2 JP5183979A JP5183979A JPS6136431B2 JP S6136431 B2 JPS6136431 B2 JP S6136431B2 JP 5183979 A JP5183979 A JP 5183979A JP 5183979 A JP5183979 A JP 5183979A JP S6136431 B2 JPS6136431 B2 JP S6136431B2
Authority
JP
Japan
Prior art keywords
signal
level
transistor
circuit
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5183979A
Other languages
Japanese (ja)
Other versions
JPS55143891A (en
Inventor
Kazuo Koizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5183979A priority Critical patent/JPS55143891A/en
Publication of JPS55143891A publication Critical patent/JPS55143891A/en
Publication of JPS6136431B2 publication Critical patent/JPS6136431B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Description

【発明の詳細な説明】 本発明はカラーテレビジヨン受像機のカラー映
像出力ドライブ調整回路に関し、特に良好なドラ
イブ調整ができる様にしたものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a color video output drive adjustment circuit for a color television receiver, and is particularly designed to enable excellent drive adjustment.

以下図面を参照しながら本発明カラー映像出力
ドライブ調整回路の一実施例につき説明しよう。
Hereinafter, one embodiment of the color video output drive adjustment circuit of the present invention will be described with reference to the drawings.

第1図に於いて、1は例えば第2図Aに示す如
く、映像信号の水平同期信号のペデスタルレベル
を0IREとし、このホワイトピークレベルを
100IREとしたときこの映像信号の水平ブランキ
ング期間が基準の黒レベルの7.5IREに設定され
た赤色映像信号が供給される赤色映像信号入力端
子を示し、この赤色映像信号入力端子1に供給さ
れる第2図Aに示す如き水平ブランキング期間が
基準の黒レベルに設定された赤色映像信号をnpn
形トランジスタ2のベースに供給する。このトラ
ンジスタ2のコレクタを抵抗器3を介して正の直
流電圧+Vcが供給される電源端子4に接続する
と共にこのトランジスタ2のエミツタを抵抗器5
を介して負の直流電圧−Vcが供給される負電源
端子6に接続する。又7は基準パルス信号入力端
子を示し、この基準パルス信号入力端子7には第
2図Bに示す如く第2図Aに示す如き映像信号の
水平ブランキング期間内の所定時間T1に対応す
ると共に0電圧を基準とし一定レベルVoとした
基準パルス信号Saと供給する如くし、この基準
パルス信号入力端子7に供給される第2図Bに示
す如き基準パルス信号Saを抵抗器8を介してト
ランジスタ2のコレクタに供給する。又9は輝度
調整信号入力端子を示し、この輝度調整信号入力
端子9には第2図Cに示す如く映像信号の水平ブ
ランキング期間内に対応し基準パルス信号Saの
期間T1を含む略水平ブランキング期間の幅を有
し、輝度調整装置の調整に応じた0をセンターと
する直流電圧+Vs〜−Vsに亘る正及び負の両極
性の任意の直流値のレベルV1を取り得る輝度調
整信号9aを供給する如くし、この輝度調整信号
入力端子9に供給される輝度調整信号9aを抵抗
器10を介してトランジスタ2のコレクタに供給
する。
In Figure 1, 1 is, for example, as shown in Figure 2A, the pedestal level of the horizontal synchronizing signal of the video signal is 0IRE, and this white peak level is
When set to 100 IRE, the horizontal blanking period of this video signal indicates the red video signal input terminal to which the red video signal is set to the reference black level of 7.5 IRE, and is supplied to this red video signal input terminal 1. A red video signal with a horizontal blanking period set to the reference black level as shown in Figure 2A is
2 to the base of transistor 2. The collector of this transistor 2 is connected via a resistor 3 to a power supply terminal 4 to which a positive DC voltage +Vc is supplied, and the emitter of this transistor 2 is connected to a resistor 5.
It is connected to a negative power supply terminal 6 to which a negative DC voltage -Vc is supplied via. Reference numeral 7 indicates a reference pulse signal input terminal, and as shown in FIG. 2B, this reference pulse signal input terminal 7 corresponds to a predetermined time T1 within the horizontal blanking period of the video signal as shown in FIG. 2A. The reference pulse signal Sa shown in FIG. 2B is supplied to the reference pulse signal input terminal 7 through the resistor 8. Supplied to the collector of transistor 2. Reference numeral 9 denotes a brightness adjustment signal input terminal, and as shown in FIG . A brightness adjustment signal that has the width of the blanking period and can take an arbitrary DC value level V1 of both positive and negative polarities, ranging from DC voltage +Vs to -Vs centered on 0 according to the adjustment of the brightness adjustment device. The brightness adjustment signal 9a supplied to the brightness adjustment signal input terminal 9 is supplied to the collector of the transistor 2 via the resistor 10.

従つてこのトランジスタ2のコレクタには第2
図Dに示す如く第2図Aに示す如き赤色映像信号
の位相が反転された信号の水平ブランキング期間
内に輝度調整信号9a及び基準パルス信号Saが
重畳された信号が得られる。この場合輝度調整信
号9aは0をセンターとしていると共に基準パル
ス信号Saは0電圧を基準としているのでそのま
ま重畳することができ、又基準パルス信号の期間
が輝度調整信号9aの基間内に含まれるのでこの
基準パルス信号Saは輝度調整信号9aを基準と
して挿入されたことになる。このトランジスタ2
のコレクタに得られる第2図Dに示す如き赤色映
像信号を輝度調整装置の一部を構成するクランプ
回路11に供給する。このクランプ回路11に於
いては第2図Eに示す如きパルス信号により第2
図Dに示す如き赤色映像信号の輝度調整信号9a
を0電圧にクランプするものである。従つてこの
場合輝度調整信号9aのレベルV1を可変するこ
とにより後述するカラー陰極線管に於ける画像の
輝度を調整することができる。このクランプ回路
11の出力信号を利得制御増幅回路を構成する
npn形トランジスタ12のベースに供給し、この
トランジスタ12のコレクタを負荷抵抗器13を
介して電源端子4に接続すると共にこのトランジ
スタ12のコレクタを増幅回路14を介してカラ
ー陰極線管15の赤色映像信号供給端子15Rに
供給し、又トランジスタ12のエミツタを抵抗ゲ
ート形電界効果トランジスタ(以下SRGと略称
する。)16のドレインに接続しこのSRG16の
ソースを接地する。この場合このSRG16はゲ
ート供給される電圧EGによりドレイン−ソース
間のインピーダンス値R1が変化するもので、R1
∝1/Eの関係があり、このトランジスタ12の利 得Gは負荷抵抗器13の抵抗値をRLとしたとき となり、電圧EGにより利得Gを制御できる。又
トランジスタ12のエミツタをバツクランド調整
回路を構成する定電流回路構成のnpn形トランジ
スタ17のコレクタに接続し、このトランジスタ
17のエミツタを抵抗器18を介して電源端子6
に接続すると共にトランジスタ12のベースをコ
ンデンサ19を介してトランジスタ17のエミツ
タ及び抵抗器18の接続点に接続し、このトラン
ジスタ17のベースを抵抗器20及びコンデンサ
21の直列回路を介して接地する。
Therefore, the collector of this transistor 2 has a second
As shown in FIG. D, a signal is obtained in which the brightness adjustment signal 9a and the reference pulse signal Sa are superimposed within the horizontal blanking period of the phase-inverted red video signal as shown in FIG. 2A. In this case, the brightness adjustment signal 9a is centered at 0, and the reference pulse signal Sa is based on 0 voltage, so they can be directly superimposed, and the period of the reference pulse signal is included within the base interval of the brightness adjustment signal 9a. Therefore, this reference pulse signal Sa is inserted with the brightness adjustment signal 9a as a reference. This transistor 2
A red video signal as shown in FIG. 2D obtained at the collector of is supplied to a clamp circuit 11 constituting a part of the brightness adjustment device. In this clamp circuit 11, the second
Brightness adjustment signal 9a of the red video signal as shown in Figure D
is clamped to zero voltage. Therefore, in this case, by varying the level V1 of the brightness adjustment signal 9a, the brightness of the image on the color cathode ray tube, which will be described later, can be adjusted. The output signal of this clamp circuit 11 constitutes a gain control amplifier circuit.
The red video signal of the color cathode ray tube 15 is supplied to the base of an npn transistor 12, and the collector of this transistor 12 is connected to the power supply terminal 4 via a load resistor 13. The emitter of the transistor 12 is connected to the drain of a resistance gate field effect transistor (hereinafter abbreviated as SRG) 16, and the source of the SRG 16 is grounded. In this case, this SRG 16 has an impedance value R 1 between the drain and the source that changes depending on the voltage EG supplied to the gate, and R 1
There is a relationship of ∝1/E G , and the gain G of this transistor 12 is when the resistance value of the load resistor 13 is R L Therefore, the gain G can be controlled by the voltage E G. Further, the emitter of the transistor 12 is connected to the collector of an npn type transistor 17 having a constant current circuit configuration constituting the background adjustment circuit, and the emitter of this transistor 17 is connected to the power supply terminal 6 via a resistor 18.
The base of transistor 12 is connected to the connection point between the emitter of transistor 17 and resistor 18 via capacitor 19, and the base of transistor 17 is grounded via a series circuit of resistor 20 and capacitor 21.

又増幅回路14の出力側を分割用の抵抗器22
及び23の直列回路を介して接地し、この抵抗器
22及び23の接続点をゲート回路を構成する電
界効果トランジスタ24のドレインに接続し、こ
の電界効果トランジスタ24のソースを抵抗器2
5を介して比較回路を構成する演算増幅回路26
の負入力端子に接続し、この電界効果トランジス
タ24のゲートよりゲート信号入力端子24aを
導出する。この場合このゲート信号入力端子24
aには第2図Eに示す如く映像信号の水平ブラン
キング期間の輝度調整信号9aの部分をゲートす
るゲート信号SGを供給する如くする。又電源端
子4と大地との間にバツクグランド調整用の可変
抵抗器27を挿入し、この可変抵抗器27の可動
子27aを演算増幅回路26の正入力端子に接続
すると共にこの可動子27aをコンデンサ28を
介して接地する。この演算増幅回路26の出力側
に得られる誤差信号を抵抗器29を介して抵抗器
20及びコンデンサ21の接続点に供給し、これ
により定電流回路を構成するトランジスタ17の
電流を制御して映像画面のバツクグランドを調整
する様にしたものである。又増幅回路14の出力
側を分割用の抵抗器30及び31の直列回路を介
して接地し、この抵抗器30及び31の接続点を
エミツタホロワ増幅回路を構成するnpn形トラン
ジスタ32のベースに接続し、このトランジスタ
32のコレクタを電源端子4に接続し、このトラ
ンジスタ32のエミツタを抵抗器33を介して負
電源端子6に接続し、このトランジスタ32のエ
ミツタをクランプ回路34を構成するコンデンサ
34aを介してゲート回路を構成する電界効果ト
ランジスタ35のドレインに接続し、このコンデ
ンサ34a及び電界効果トランジスタ35のドレ
インの接続点をクランプ回路34を構成する電界
効果トランジスタ34bのドレインに接続し、こ
の電界効果トランジスタ34bのソースを接地
し、この電界効果トランジスタ34bのゲートよ
りクランプ信号入力端子34cを導出する。この
クランプ信号入力端子34cに第2図Eに示す如
く映像信号の水平ブランキング期間の輝度調整信
号9aの部分に対応するクランプ信号SGを供給
し、この映像信号の輝度調整信号9a部を接地電
位即ち0電圧にクランプする。又電界効果トラン
ジスタ35のソースを抵抗器36を介して比較回
路を構成する演算増幅回路37の負入力端子に接
続し、この電界効果トランジスタ35のゲートよ
りゲート信号入力端子35aを導出する。この場
合このゲート信号入力端子35aに第2図Fに示
す如く映像信号の水平ブランキング期間内の基準
パルス信号Saが重畳された期間T1内に対応する
ゲート信号を供給する如くする。
In addition, a resistor 22 for dividing the output side of the amplifier circuit 14 is provided.
and 23 are grounded through a series circuit, the connection point of these resistors 22 and 23 is connected to the drain of a field effect transistor 24 constituting a gate circuit, and the source of this field effect transistor 24 is connected to the resistor 2.
5, an operational amplifier circuit 26 that constitutes a comparator circuit.
A gate signal input terminal 24a is derived from the gate of this field effect transistor 24. In this case, this gate signal input terminal 24
As shown in FIG. 2E, a gate signal S G for gating the portion of the brightness adjustment signal 9a during the horizontal blanking period of the video signal is supplied to the signal a. Also, a variable resistor 27 for back ground adjustment is inserted between the power supply terminal 4 and the ground, and the movable element 27a of this variable resistor 27 is connected to the positive input terminal of the operational amplifier circuit 26. Grounded via capacitor 28. The error signal obtained at the output side of the operational amplifier circuit 26 is supplied via a resistor 29 to the connection point between the resistor 20 and the capacitor 21, thereby controlling the current of the transistor 17 constituting the constant current circuit to It is designed to adjust the background of the screen. Further, the output side of the amplifier circuit 14 is grounded through a series circuit of dividing resistors 30 and 31, and the connection point of the resistors 30 and 31 is connected to the base of an NPN transistor 32 constituting an emitter follower amplifier circuit. , the collector of this transistor 32 is connected to the power supply terminal 4, the emitter of this transistor 32 is connected to the negative power supply terminal 6 through a resistor 33, and the emitter of this transistor 32 is connected through a capacitor 34a forming a clamp circuit 34. The connection point between the capacitor 34a and the drain of the field effect transistor 35 is connected to the drain of the field effect transistor 34b forming the clamp circuit 34, and the field effect transistor The source of field effect transistor 34b is grounded, and a clamp signal input terminal 34c is led out from the gate of field effect transistor 34b. A clamp signal S G corresponding to the brightness adjustment signal 9a portion of the horizontal blanking period of the video signal is supplied to this clamp signal input terminal 34c as shown in FIG. 2E, and the brightness adjustment signal 9a portion of this video signal is grounded. Clamp to a potential, that is, 0 voltage. Further, the source of the field effect transistor 35 is connected via a resistor 36 to the negative input terminal of an operational amplifier circuit 37 constituting a comparison circuit, and a gate signal input terminal 35a is derived from the gate of the field effect transistor 35. In this case, a corresponding gate signal is supplied to the gate signal input terminal 35a during the period T1 in which the reference pulse signal Sa within the horizontal blanking period of the video signal is superimposed, as shown in FIG. 2F.

又電源端子4と大地との間にドライブ調整用の
可変抵抗器38を挿入し、この可変抵抗器38の
可動子38aをこの演算増幅回路37の正入力端
子に接続すると共にこの可動子38aをコンデン
サ39を介して接地する。この演算増幅回路37
の出力側に得られる誤差信号をSRG16のゲー
トに制御信号として供給する。
Also, a variable resistor 38 for drive adjustment is inserted between the power supply terminal 4 and the ground, and the movable element 38a of this variable resistor 38 is connected to the positive input terminal of this operational amplifier circuit 37. Grounded via capacitor 39. This operational amplifier circuit 37
The error signal obtained at the output side of is supplied to the gate of SRG 16 as a control signal.

斯る第1図に於いては赤色映像信号入力端子1
に第2図Aに示す如く水平ブランキング期間が基
準の黒レベルに設定された赤色映像信号を供給す
ると共に基準パルス信号入力端子7に第2図Bに
示す如き映像信号の水平ブランキング期間内の所
定期間T1の所定レベルV0の基準パルス信号Saを
供給し、更に輝度調整信号入力端子9に第2図C
に示す如く水平ブランキング期間内の基準パルス
信号Saの期間T1を含む期間の0電圧をセンター
とする輝度調整信号9aを供給しているので、ト
ランジスタ2のコレクタに第2図Dに示す如く映
像信号の水平ブランキング期間に輝度調整信号9
a及び基準パルス信号Saが重畳された信号が得
られ、この映像信号がクランプ回路11に供給さ
れ、このクランプ回路11によりこの映像信号の
輝度調整信号9a部を例を例えば0電圧にクラン
プしこの映像信号がカラー陰極線管15に供給さ
れるので、この輝度調整信号9aのレベルV1
調整することによりカラー陰極線管15に於ける
輝度を調整することができる。又増幅回路14の
出力側に得られる第2図Dに示す如き映像信号の
水平ブランキング期間に輝度調整信号9a及び基
準パルス信号Saの重畳された映像信号の輝度調
整信号9aの部分を電界効果トランジスタ24に
よりゲートし、この輝度調整信号9aのレベルと
バツクグランド調整用の可変抵抗器27の可動子
27aに得られる電圧とを比較し、この比較回路
を構成する演算増幅回路26の出力信号によりト
ランジスタ17により構成した定電流回路の電流
を制御しているので、この可変抵抗器27の可動
子27aを調整することによりカラー陰極線管1
5のバツクグランド調整を行うことができる。
In Fig. 1, red video signal input terminal 1
As shown in FIG. 2A, a red video signal whose horizontal blanking period is set to the reference black level is supplied to the reference pulse signal input terminal 7 as shown in FIG. 2B. A reference pulse signal Sa of a predetermined level V 0 for a predetermined period T 1 is supplied to the brightness adjustment signal input terminal 9 as shown in FIG.
As shown in FIG. 2D, since the brightness adjustment signal 9a centered on the 0 voltage during the period including the period T1 of the reference pulse signal Sa within the horizontal blanking period is supplied, the voltage is applied to the collector of the transistor 2 as shown in FIG. 2D. Brightness adjustment signal 9 during the horizontal blanking period of the video signal
A signal on which the reference pulse signal Sa and the reference pulse signal Sa are superimposed is obtained, and this video signal is supplied to a clamp circuit 11, which clamps the brightness adjustment signal 9a portion of this video signal to, for example, 0 voltage. Since the video signal is supplied to the color cathode ray tube 15, the brightness in the color cathode ray tube 15 can be adjusted by adjusting the level V1 of the brightness adjustment signal 9a. Also, during the horizontal blanking period of the video signal as shown in FIG. The level of the brightness adjustment signal 9a is gated by the transistor 24 and the voltage obtained at the movable element 27a of the variable resistor 27 for background adjustment is compared, and the output signal of the operational amplifier circuit 26 constituting this comparison circuit is used. Since the current of the constant current circuit constituted by the transistor 17 is controlled, the color cathode ray tube 1 is controlled by adjusting the mover 27a of the variable resistor 27.
5 background adjustments can be made.

又増幅回路14の出力側に得られる第2図Dに
示す如き映像信号の水平ブランキング期間に輝度
調整信号9a及び基準パルス信号Saの重畳され
た映像信号をクランプ回路34により輝度調整信
号9aの部分を0電圧にクランプし、その後基準
パルス信号Sa部をゲート回路を構成する電界効
果トランジスタ35によりゲートし、この基準パ
ルス信号Saを抜き出して、この基準パルス信号
Saのレベルを比較回路を構成する演算増幅回路
37によりドライブ調整用の可変抵抗器38の可
動子38aに得られる電圧と比較してこの誤差信
号を得、この演算増幅回路37の出力側に得られ
る誤差信号がSRG16のゲートに供給され、こ
れによりトランジスタ12の利得を制御している
のでドライブ調整用の可変抵抗器38の可動子3
8aを調整することによりドライブ調整即ちホワ
イトレベル調整を行うことができる。この場合上
述例では輝度調整信号9aを0電圧にクランプ
し、これを基準として基準パルス信号のレベルを
検出しているので、このレベル検出が正確にでき
ると共にこのバツクグランドを決定する輝度調整
信号9aを基準として信号レベルを調整している
のでこの信号レベルを調整してもバツクグランド
に影響を与えない。
Also, during the horizontal blanking period of the video signal as shown in FIG. portion is clamped to 0 voltage, and then the reference pulse signal Sa portion is gated by the field effect transistor 35 constituting the gate circuit, and this reference pulse signal Sa is extracted.
The level of Sa is compared with the voltage obtained at the movable element 38a of the variable resistor 38 for drive adjustment by the operational amplifier circuit 37 constituting the comparison circuit to obtain this error signal. The error signal is supplied to the gate of the SRG 16, thereby controlling the gain of the transistor 12, so that the movable element 3 of the variable resistor 38 for drive adjustment is
By adjusting 8a, drive adjustment, that is, white level adjustment can be performed. In this case, in the above example, the brightness adjustment signal 9a is clamped to 0 voltage, and the level of the reference pulse signal is detected using this as a reference, so that this level can be detected accurately and the brightness adjustment signal 9a that determines the background Since the signal level is adjusted using this as a reference, adjusting this signal level does not affect the background.

又本発明に於いては縁色映像信号系及び青色映
像信号系についても第1図と同様の回路を設け、
夫々の出力信号をカラー陰極線管15の緑色映像
信号供給端子15G及び青色映像信号供給端子1
5Bに夫々供給する。
In addition, in the present invention, the same circuit as shown in FIG. 1 is provided for the edge color video signal system and the blue video signal system,
The respective output signals are sent to the green video signal supply terminal 15G and the blue video signal supply terminal 1 of the color cathode ray tube 15.
5B respectively.

本発明に於いては、赤色映像信号系、緑色映像
信号系及び青色映像信号系の夫々のドライブ調整
用の可変抵抗器38の可動子38aを夫々調整す
ることにより3原色映像信号の夫々のレベルを調
整することができるドライブ調整を行うことがで
きる。又本発明に於いては映像信号の水平ブラン
キング期間に重畳した基準パルス信号のレベルを
検出してこれにより利得制御増幅回路を構成する
トランジスタ12の利得を調整してドライブ調整
を行う様にしているので使用されている素子の温
度特性に係りなく所望のドライブ調整がなし得る
利益がある。又上述例では輝度調整信号9aを0
電圧クランプし、これを基準として基準パルス信
号のレベルを検出しているので、このレベル検出
が正確にできると共にこのバツクグランドを決定
する輝度調整信号9aを基準としてホワイトレベ
ルを調整しているので、このホワイトレベルを調
整してもバツクグランドに影響を与えない利益が
ある。
In the present invention, the levels of the three primary color video signals can be adjusted by adjusting the movable element 38a of the variable resistor 38 for drive adjustment of each of the red video signal system, the green video signal system, and the blue video signal system. The drive adjustment can be made. Further, in the present invention, the level of the reference pulse signal superimposed on the horizontal blanking period of the video signal is detected, and the gain of the transistor 12 constituting the gain control amplifier circuit is adjusted based on the level to perform drive adjustment. Therefore, there is an advantage that the desired drive adjustment can be made regardless of the temperature characteristics of the device used. Further, in the above example, the brightness adjustment signal 9a is set to 0.
Since the voltage is clamped and the level of the reference pulse signal is detected using this as a reference, this level can be detected accurately, and the white level is adjusted using the brightness adjustment signal 9a that determines the background as a reference. There is an advantage that adjusting this white level does not affect the background.

尚本発明は上述実施例に限ることなく本発明の
要旨を逸脱することなく、その他種々の構成が取
り得ることは勿論である。
It goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations can be taken without departing from the gist of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明カラー映像出力ドライブ調整回
路の一実施例を示す構成図、第2図は本発明の説
明に供する線図である。 1は赤色映像信号入力端子、2,12及び32
は夫々トランジスタ、7は基準パルス信号入力端
子、9は輝度調整信号入力端子、15はカラー陰
極線管、16はSRG、34はクランプ回路、3
5はゲート回路を構成する電界効果トランジス
タ、37は比較回路を構成する演算増幅回路、3
8はドライブ調整用の可変抵抗器である。
FIG. 1 is a block diagram showing an embodiment of a color video output drive adjustment circuit according to the present invention, and FIG. 2 is a diagram for explaining the present invention. 1 is a red video signal input terminal, 2, 12 and 32
are transistors, 7 is a reference pulse signal input terminal, 9 is a brightness adjustment signal input terminal, 15 is a color cathode ray tube, 16 is an SRG, 34 is a clamp circuit, 3
5 is a field effect transistor constituting a gate circuit; 37 is an operational amplifier circuit constituting a comparison circuit; 3
8 is a variable resistor for drive adjustment.

Claims (1)

【特許請求の範囲】[Claims] 1 3原色映像信号の各信号の水平ブランキング
期間の一部に所定の振幅を有する基準パルス信号
を重畳して夫々利得制御増幅回路に供給し、該
夫々の利得制御増幅回路の出力信号をカラー陰極
線管に供給すると共に該出力信号中の上記基準パ
ルス信号のレベルを夫々検出し、該夫々の検出レ
ベルと基準レベルとを比較して該比較出力で上記
夫々の利得制御増幅回路の利得を制御する様にな
し、上記基準レベルを3原色映像信号の各系統に
於いて相対的に調整することによつて上記3原色
映像信号のレベルを調整する様にしたことを特徴
とするカラー映像出力ドライブ調整回路。
1. A reference pulse signal having a predetermined amplitude is superimposed on a part of the horizontal blanking period of each signal of the three primary color video signals and supplied to each gain control amplifier circuit, and the output signal of each gain control amplifier circuit is colored. supplying the signal to the cathode ray tube, detecting the level of each of the reference pulse signals in the output signal, comparing the respective detection level with a reference level, and controlling the gain of each of the gain control amplifier circuits using the comparison output. A color video output drive characterized in that the level of the three primary color video signals is adjusted by relatively adjusting the reference level in each system of the three primary color video signals. Adjustment circuit.
JP5183979A 1979-04-26 1979-04-26 Color video output drive adjusting circuit Granted JPS55143891A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5183979A JPS55143891A (en) 1979-04-26 1979-04-26 Color video output drive adjusting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5183979A JPS55143891A (en) 1979-04-26 1979-04-26 Color video output drive adjusting circuit

Publications (2)

Publication Number Publication Date
JPS55143891A JPS55143891A (en) 1980-11-10
JPS6136431B2 true JPS6136431B2 (en) 1986-08-18

Family

ID=12898020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5183979A Granted JPS55143891A (en) 1979-04-26 1979-04-26 Color video output drive adjusting circuit

Country Status (1)

Country Link
JP (1) JPS55143891A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000851B1 (en) * 1992-09-01 1997-01-20 마쯔시다덴기산교 가부시기가이샤 Video signal processor

Also Published As

Publication number Publication date
JPS55143891A (en) 1980-11-10

Similar Documents

Publication Publication Date Title
JPS6247034B2 (en)
US4101927A (en) Vir control apparatus for color television receiver
US3711636A (en) Automatic contrast control circuit for a television receiver
US4044375A (en) Brightness control apparatus
US4202009A (en) Processing amplifier for three-tube color television camera
US3737571A (en) Automatic dark current control
EP0041554B1 (en) Automatic peak beam current leveler system
US4414577A (en) Manually gain presettable kinescope driver in an automatic kinescope bias control system
US3855614A (en) Beam current control system for a picture tube
US4110787A (en) Combined blanking level and kinescope bias clamp for a television signal processing system
JPH0356514B2 (en)
KR100254242B1 (en) Rgb video amplifier system integrating blanking and brightness control tracking
GB1598591A (en) Brightness control circuit with predictable brightness control range
KR100629733B1 (en) Apparatus for suppressing overshoots in kinescope beam current measurement pulses
US3526710A (en) Automatic black level control of television signals
JPS6212717B2 (en)
JPS6112429B2 (en)
KR920003724B1 (en) Automatic kinescope bias control system
JPS6136431B2 (en)
SU1306491A3 (en) Device for processing videosignal
US4312014A (en) Input video processor for color television cameras
JPS5917593B2 (en) color television receiver
US4183049A (en) Tint control signal generator for color television receiver
JPH0227655Y2 (en)
JPS6314531Y2 (en)