JPS6132704B2 - - Google Patents

Info

Publication number
JPS6132704B2
JPS6132704B2 JP51134444A JP13444476A JPS6132704B2 JP S6132704 B2 JPS6132704 B2 JP S6132704B2 JP 51134444 A JP51134444 A JP 51134444A JP 13444476 A JP13444476 A JP 13444476A JP S6132704 B2 JPS6132704 B2 JP S6132704B2
Authority
JP
Japan
Prior art keywords
sector
cylinder
address
track
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51134444A
Other languages
Japanese (ja)
Other versions
JPS5358213A (en
Inventor
Fumihiko Saito
Norio Onodera
Ichiro Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13444476A priority Critical patent/JPS5358213A/en
Publication of JPS5358213A publication Critical patent/JPS5358213A/en
Publication of JPS6132704B2 publication Critical patent/JPS6132704B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、制御装置側のハードウエアの負坦を
軽減し、かつ連続処理中にヘツド切替えで不連続
が生じない磁気デイスク装置のアクセス制御方式
に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention provides an access control method for a magnetic disk device that reduces the burden on hardware on the control device side and that does not cause discontinuity due to head switching during continuous processing. It is related to.

〔技術の背景〕[Technology background]

小型計算機システムにおけるフアイルの記録フ
オーマツトは、一般的にセクタ形式のものが用い
られる。
A sector format is generally used as a file recording format in a small computer system.

このセクタ形式で問題となることの一つに、レ
コード・アドレスをどのような方法で割付けるか
ということがある。
One problem with this sector format is how to allocate record addresses.

一般的に磁気デイスク上にn個のレコードを割
付ける場合、第1図に示すように連続的に割付け
る方法が用いられている。
Generally, when allocating n records on a magnetic disk, a method of sequentially allocating records as shown in FIG. 1 is used.

図中R0〜Ro-1は、レコード番号、G1〜G3
はギヤツプ、AAはアドレスエリア、DAはデー
タエリア、Sはセクタ・マークである。
In the diagram, R 0 to R o-1 are record numbers, G1 to G3
is a gap, AA is an address area, DA is a data area, and S is a sector mark.

1レコードの長さは、長すぎると主記憶装置上
に大きなスペースが必要になり、また少ないデー
タ量を取り扱うときの損失が大きくなるなどの条
件から、128バイト、512バイトの値が最も普通に
用いられる。
The most common length for one record is 128 bytes or 512 bytes, because if it is too long, a large amount of space will be required on the main memory, and the loss will be large when handling a small amount of data. used.

1レコードは、第1図bのように、アドレス・
エリアAAとデータ・エリアDAをギヤツプG1
〜G3で挾んで配置される。
One record consists of an address, as shown in Figure 1b.
Gap G1 between Area AA and Data Area DA
~ It is placed between G3.

この方法による磁気レコードの割付けは極めて
単純であり、一般に最も欠点が少ないが、高速デ
イスク装置を小型計算機システムに接続する場合
において、 主記憶装置のアクセスが高速なデータ転送に
占有されて、計算機のプロラムの実行が停止
し、計算機全体の効率が低下する。
This method of allocating magnetic records is extremely simple and generally has the least disadvantages, but when connecting a high-speed disk drive to a small computer system, access to the main storage device is occupied by high-speed data transfer, causing the computer to Program execution stops and the overall efficiency of the computer decreases.

データ書き込みしたレコードの次のレコード
のアドレスエリアを読みとるとき、書込処理の
影響を避けるためギヤツプG1を大きくとる必
要があり、記憶容量が低下する。(第3図aを
参照。) 同一シリンダ上の現在読み書きしているトラ
ツクより別のトラツクを読み書きするためにヘ
ツドの切替えが必要であるが、ヘツド切替えし
た後、最初のレコードを読みとるとき、ヘツド
切替え時間の影響をさけるためセクタ・マーク
S近傍のレコードのギヤツプG1を大きくとる
必要がある。(第3図bを参照。)などの問題が
あり、これらを解決する手法が要望されてい
る。
When reading the address area of the record following the record in which data has been written, it is necessary to provide a large gap G1 to avoid the influence of the writing process, resulting in a reduction in storage capacity. (See Figure 3a.) It is necessary to switch the head to read or write a track other than the track currently being read or written on the same cylinder, but after switching the head, when reading the first record, the head In order to avoid the influence of the switching time, it is necessary to make the gap G1 of the record near the sector mark S large. (See FIG. 3b.) There are problems such as these, and a method to solve these problems is desired.

〔従来の技術とその問題点〕[Conventional technology and its problems]

従来上記の問題点を解決するために、従来第2
図に示す方法が採用されていた。即ち、第2図に
示すように1つおきにレコード番号を並べる方法
である。
Conventionally, in order to solve the above problems, the second
The method shown in the figure was adopted. That is, this is a method of arranging record numbers every other record as shown in FIG.

図に示すように、レコードR0からRn/2−1まで 一つおきに割付けた後、残りの部分にレコードR
n/2からRo-1まで合計nレコードを割付ける。
As shown in the figure, after allocating every other record from R 0 to Rn/2-1, the remaining records R
Allocate a total of n records from n/2 to R o-1 .

この方法によると、1つのトラツク内のみで完
結するレコードの連続的な処理の場合には必ず1
レコード分のすきまがあくので、第1図の方法で
問題となつていた上記〜の問題は解決する
が、レコードの連続的な処理が1つのトラツクで
処理が完了しない場合があり、この場合には、ヘ
ツドの移動が生じないようにするために、同一シ
リンダの別のトラツクに配置されたレコードを上
記処理に続いて連続処理することが良く行われて
いるが、この場合には、上記の問題は解決され
ていない。即ちヘツド切り替えの時には、レコー
ドが1つおきにならず連続的に次のレコードを連
続して処理することになるためである。
According to this method, in the case of continuous processing of records that are completed only within one track, there is always one
Since there is a gap for each record, the problem ~ mentioned above that was a problem with the method shown in Figure 1 is solved, but there are cases where continuous processing of records is not completed in one track, and in this case, In order to prevent head movement, it is common practice to continuously process records placed on different tracks in the same cylinder following the above process. The problem is not resolved. That is, when switching heads, the next record is not processed every other record, but the next record is processed continuously.

また新たに発生する問題として、レコード数が
偶数個の場合レコードR0からレコードRn/2−1ま で一つ置きにレコードを処理し、このレコードR
n/2−1からレコードRn/2に処理を移す場合、制
御 上レコードを2つ飛して制御する必要が生じ、1
つ飛して制御する場合と、2つ飛して処理する場
合とが生じ、それも各トラツクを読み書きする毎
にこの処理が入るため、制御が複雑であるばかり
でなく単位時間当りのデータ転送率が低下すると
いう欠点が生ずる。(第3図c参照。) 〔問題点を解決するための手段〕 本発明は、上記問題点を解決することを目的と
し、この目的は、それぞれ複数ビツトよりなるシ
リンダ・アドレス、ヘツド・アドレス、およびセ
クタ・アドレスよりなるアドレス情報が上位装置
より指示されて複数のシリンダから1つのシリン
ダを選択すべく、磁気ヘツドを移動位置決めし、 該シリンダ上の複数のヘツドから1つのヘツド
を選択してトラツクを選択し、該トラツク上にあ
る偶数個よりなる複数セクタから少なくとも1つ
のセクタを選択してデータの読み書きのためのア
クセスを行うように構成し、 同一シリンダに対して順次、セクタ・アドレス
およびヘツド・アドレスを指定することにより磁
気ヘツドの移動を伴わずに同一シリンダ上の各ト
ラツクおよび該トラツク上の各セクタを順次連続
的に読み書きするように制御される磁気デイスク
装置のアクセス制御方式において、 上位装置に対して前記磁気デイスク装置の1つ
の物理シリンダに対して見掛け上、2つの論理的
シリンダ・アドレスを割付けるとともに、1つの
物理トラツク上に配置される偶数個の物理セク
タ・アドレスに対して見掛け上、半分の物理的セ
クタ・アドレスを割付け、 前記上位装置より指示された前記アドレス情報
のうち複数ビツトよりなる前記シリンダ・アドレ
ス情報の下位ビツトを前記複数ビツトよりなるセ
クタ・アドレスの最下位ビツトとして付加して、
前記磁気デイスク装置をアクセスすることによつ
て、 前記物理的に同一シリンダに配置された各トラ
ツク上の前記セクタを一つ置きに順次アクセスす
るとともに、ヘツド・アドレスを順次切替えて同
一シリンダ上の各セクタを一つ置きにアクセス
し、その後に到来する前記上位装置よりの指示に
基づき磁気ヘツドを移動させずに該シリンダと物
理的に同一シリンダに配置された各トラツク上の
残りの前記セクタを1つ置きに順次アクセスする
とともに、ヘツド・アドレスを順次切替えて物理
的に同一シリンダ上の残りの各セクタを一つ置き
にアクセスするように構成することにより達成さ
れる。
Another problem that arises is that when the number of records is even, every other record from record R0 to record Rn/2-1 is processed, and this record R
When moving the process from record n/2-1 to record Rn/2, it becomes necessary to skip two records for control purposes, and 1
There are cases where control is performed by skipping one track, and cases where processing is performed by skipping two tracks, and this process is performed each time each track is read or written, which not only complicates control, but also reduces data transfer per unit time. The disadvantage is that the rate is reduced. (See Figure 3c.) [Means for Solving the Problems] The present invention aims to solve the above problems. Address information consisting of a head and a sector address is instructed by the host device, and the magnetic head is moved and positioned to select one cylinder from the plurality of cylinders, and one head is selected from the plurality of heads on the cylinder and tracked. The system is configured to select at least one sector from a plurality of even sectors on the track and perform access for reading and writing data, and sequentially input sector addresses and head addresses to the same cylinder. - An access control method for magnetic disk devices in which each track on the same cylinder and each sector on that track is controlled to read and write sequentially and continuously without moving the magnetic head by specifying an address. In the device, two logical cylinder addresses are apparently assigned to one physical cylinder of the magnetic disk device, and an even number of physical sector addresses arranged on one physical track are assigned. Apparently, half of the physical sector address is allocated, and the lower bits of the cylinder address information made up of multiple bits of the address information instructed by the higher-level device are used as the least significant bits of the sector address made up of multiple bits. Add as,
By accessing the magnetic disk device, every other sector on each track physically located on the same cylinder is sequentially accessed, and the head addresses are sequentially switched to access each sector on the same cylinder. Accesses every other sector, and then accesses the remaining sectors on each track physically located in the same cylinder as the cylinder without moving the magnetic head based on instructions from the higher-level device that arrive after that. This is achieved by sequentially accessing every other sector and sequentially switching head addresses so that the remaining sectors physically on the same cylinder are accessed every other sector.

〔実施例〕〔Example〕

以下、本発明による磁気デイスク装置のアクセ
ス制御方式を本発明の実施例を使用して説明す
る。
Hereinafter, an access control method for a magnetic disk device according to the present invention will be explained using an embodiment of the present invention.

まず、本願発明を説明する前に、本願発明の理
解を容易にするために一般的な磁気デイスク装置
の構成を第4図により説明する。
First, before explaining the present invention, the configuration of a general magnetic disk device will be explained with reference to FIG. 4 in order to facilitate understanding of the present invention.

一般に磁気デイスク装置は、第4図において示
すように同一回転軸1上に複数の磁気デイスク円
板2が配置されこの回転軸を図示していない回転
駆動モータにより所定の速度で回転される。磁気
デイスク円板2の記録面は、磁気ヘツドを所望の
トラツクに移動位置決めするためのサーボ情報が
記録された記録面3と、実際の情報が記録される
情報記録面4〜7より構成さている。
Generally, in a magnetic disk device, as shown in FIG. 4, a plurality of magnetic disk disks 2 are arranged on the same rotating shaft 1, and this rotating shaft is rotated at a predetermined speed by a rotary drive motor (not shown). The recording surface of the magnetic disk disk 2 is composed of a recording surface 3 on which servo information for moving and positioning the magnetic head to a desired track is recorded, and information recording surfaces 4 to 7 on which actual information is recorded. .

そして、それぞれの記録面3〜7には、図示し
ない、磁気ヘツドが図示しない同一のキヤリツジ
に搭載されて配置されており、サーボ情報の記録
された記録面より読出された位置決め情報に従つ
て図示しないアクセスモータにより共通に駆動さ
れて所望のトラツクに移動位置決めされる。
A magnetic head (not shown) is mounted on the same carriage (not shown) and arranged on each of the recording surfaces 3 to 7, and the magnetic heads (not shown) are arranged in accordance with the positioning information read from the recording surface on which the servo information is recorded. They are moved and positioned to a desired track by being commonly driven by an access motor.

従つて、情報が記録される記録面4〜7に配置
される磁気ヘツドは、各記録面の同一のトラツク
位置に配置されることになり、それぞれの面の同
一トラツク番号の集合は、シリンダと呼ばれ、上
位装置からは、このシリンダ番号(SYL)で選択
される。
Therefore, the magnetic heads arranged on recording surfaces 4 to 7 on which information is recorded are arranged at the same track position on each recording surface, and a set of identical track numbers on each surface is a cylinder. This cylinder number (SYL) is selected by the host device.

そして、同一シリンダ中のそれぞれのトラツク
は、ヘツド番号(HD)により選択される。
Each track in the same cylinder is selected by a head number (HD).

各トラツクには、複数個のセクタ形式で、複数
個のレコードが記録されており、これらはセクタ
(SEC)番号で選択される。
Each track has a plurality of records recorded in the form of a plurality of sectors, and these are selected by sector (SEC) numbers.

上位装置から所望の情報を読み書きするため
に、シリンダ番号、ヘツド番号およびセクタ番号
が与えられる。
In order to read and write desired information from the host device, a cylinder number, head number and sector number are given.

まず、シリンダ番号により、磁気ヘツドを所望
のシリンダに移動位置決めし、その後、ヘツド番
号およびセクタ番号により所望の情報面のセクタ
に対する読み書きが行われる。
First, the magnetic head is moved and positioned to a desired cylinder based on the cylinder number, and then read and written to the sector of the desired information surface is performed based on the head number and sector number.

一方連続して複数個のセクタより情報を読み書
きする場合には、アクセス時間を極力短縮するた
めに磁気ヘツドの移動時間がなるべく無いように
情報が配置される。
On the other hand, when reading and writing information from a plurality of sectors in succession, the information is arranged so that the movement time of the magnetic head is minimized to reduce access time as much as possible.

即ち、最初にシリンダ番号、ヘツド番号および
セクタ番号が与えられ、所望のシリンダ、ヘツド
が移動位置決めされた後、まずヘツド番号を固定
して、所定のトラツクのセクタ番号を順次変更し
て、同一トラツク上のセクタを順次読み書きし、
次にヘツド番号を切替えて、同一シリンダの別の
記録面のトラツク上の配置されたセクタを順次読
み書きする。
That is, the cylinder number, head number, and sector number are first given, and after the desired cylinder and head are moved and positioned, the head number is first fixed, and the sector number of a given track is sequentially changed to make the same track. Read and write the upper sectors sequentially,
Next, the head number is switched and sectors arranged on tracks on different recording surfaces of the same cylinder are sequentially read and written.

第4図で説明すると、同一シリンダに属するト
ラツクa〜dについて、まず記録面4のaのトラ
ツクのセクタを読み書きした後、bのトラツクの
読み書きをし、順次c,dの順番で、セクタを読
み書きするように制御される。
To explain this with reference to FIG. 4, for tracks a to d belonging to the same cylinder, first read and write sectors of track a on the recording surface 4, then read and write sectors of track b, and then read and write sectors in the order of c and d. Controlled to read and write.

本発明では、上述したような複数のセクタに対
して連続的に読み書きする場合に、その制御を簡
略化するのに好適な、アクセス制御方式を提供す
るものである。第5図は、本願発明のセクタを連
続的に処理する場合の読み書きの例を説明するた
めの図である。
The present invention provides an access control method suitable for simplifying control when continuously reading and writing to a plurality of sectors as described above. FIG. 5 is a diagram for explaining an example of reading and writing when sequentially processing sectors according to the present invention.

図において、第4図a〜dは、それぞれ第4図
に示した同一シリンダ上の注目する各トラツクa
〜dに対応して示されている。
In the figure, FIGS. 4a to 4d represent each track a of interest on the same cylinder shown in FIG.
~d are shown correspondingly.

この例においては、第4図に示した同一シリン
ダ上に配置された記録面4のトラツクaから順次
記録面5のトラツクb、記録面6のトラツクc、
記録面7トラツクdの順序で、処理されるものと
する。
In this example, track a on recording surface 4 arranged on the same cylinder shown in FIG. 4, track b on recording surface 5, track c on recording surface 6,
It is assumed that processing is performed in the order of recording surface 7 tracks d.

この場合、まず第5図aのトラツク上のセクタ
をR0から順次1つ置きに読み書きし、Ro-2まで
読み書きが終つた所で、ヘツドを切り替え、次の
記録面に位置するトラツクbのR0〜Ro-2まで読
み書きを行う。
In this case, first read and write every other sector on the track shown in Figure 5a starting from R0 , and when reading and writing up to R0-2 are completed, the head is switched and the sector on the track B located on the next recording surface is read and written. Read and write from R 0 to R o-2 .

そして、さらに第5図cのトラツク上のセクタ
を同様にヘツドを切り替え、トラツクcのR0
o-2まで読み書きを行い、読み書きが終つた所
で、ヘツドを切り替え、次の記録面に位置するト
ラツクdのR0〜Ro-2まで読み書きを行う。
Then, the heads of the sectors on the track shown in FIG .
Reading and writing are performed up to R o -2 , and when reading and writing are completed, the head is switched and reading and writing are performed from R o to R o -2 of track d located on the next recording surface.

このようにして各同一シリンダ上の各トラツク
について一つ置きにセクタを処理したあと、また
最初のトラツクaに戻り、最初に読み書きしなか
つた残りのセクタについてR1〜Ro-1まで一つ置
きに読み書きし、以降上記したのと同様に、ヘツ
ドを切り替えて順次一つ置きにセクタを読み書き
する。
After processing every other sector on each track on the same cylinder in this way, return to the first track a and process one sector from R 1 to R o-1 for the remaining sectors that were not initially read or written. Then, in the same way as described above, the head is switched and read and write sectors are sequentially read and written every other sector.

このようにして、同一シリンダ上の各トラツク
上の各セクタを処理することにより、ヘツド切り
替え時点においても、必ずレコードが一つ飛びに
なるため、ヘツド切り替え時間のためにギヤツプ
Gを増やす必要がなく、また同一トラツク上に配
置されたセクタ数が偶数の場合、制御上セクタを
2つ飛びになることが極めて少なくなり、単位間
当たりのデータ転送量を増加することが出来る。
In this way, by processing each sector on each track on the same cylinder, the record will always jump by one even at the time of head switching, so there is no need to increase the gap G due to the head switching time. Furthermore, when the number of sectors arranged on the same track is even, it becomes extremely rare for two sectors to be skipped for control reasons, and the amount of data transferred per unit can be increased.

第6図は、本発明によるアドレス割付け方法を
説明する図である。本発明においては、第6図a
に示す従来の割付方法を、見掛上第6図bに示す
ような割付け方法とするものである。
FIG. 6 is a diagram illustrating the address allocation method according to the present invention. In the present invention, FIG.
The conventional layout method shown in FIG. 6 is apparently changed to the layout method shown in FIG. 6b.

即ち、物理的には同一トラツクに存在する複数
個のレコードを、見掛上第6図bに示すように、
交互に隣接する別々のトラツクに配置されている
かのように上位制御装置より制御させるものであ
る。
That is, a plurality of records that physically exist on the same track are apparently stored in the same track as shown in FIG. 6b.
The controllers are controlled by a higher-level controller as if they were placed on alternately adjacent separate tracks.

このために、上位装置より与えられる指令は、
トラツク数を2倍とし、1つのトラツクに存在す
るレコード数を半分として指令を受け取るように
構成する。
For this purpose, the command given from the higher-level device is
The configuration is such that the number of tracks is doubled and the number of records existing in one track is halved to receive commands.

従つて、第6図bのAは、例えばシリンダ・ア
ドレスCYL=0、ヘツド・アドレスHD=0で割
付けられ、第6図bのBは、シリンダ・アドレス
CYL=1、ヘツド・アドレスHD=0で割付けら
れることになる。このように、実際にアクセスさ
れるアドレス(物理的アドレス)と仮想的に割付
けられたアドレス(論理的アドレス)とは異なつ
ているので、制御装置DPCにおいて変換する必
要がある。
Therefore, A in FIG. 6b is assigned, for example, with cylinder address CYL=0 and head address HD=0, and B in FIG. 6b is assigned with cylinder address CYL=0 and head address HD=0.
It will be allocated with CYL=1 and head address HD=0. In this way, since the address actually accessed (physical address) and the virtually allocated address (logical address) are different, it is necessary to convert them in the control device DPC.

いま、第7図に示すように、CPUから制御装
置DPCに対して、例えばシリンダ・アドレス
CYL1628、ヘツド・アドレスHD1およびセ
クタ・アドレスSEC30を指示したとすれば、
これらは論理的アドレスであるから制御装置
DPCにおいて、シリンダ・アドレスCYLを1/2に
し、セクタ・アドレスSECを2倍にして物理的
アドレスで磁気デイスク装置DPUをアクセスす
る。
Now, as shown in Figure 7, for example, the cylinder address is sent from the CPU to the control device DPC.
If you specify CYL1628, head address HD1 and sector address SEC30,
Since these are logical addresses, the control device
In DPC, the cylinder address CYL is halved and the sector address SEC is doubled to access the magnetic disk unit DPU using a physical address.

制御装置DPCにおける回路上の操作は、第8
図に示すように、CPUから指示されたシリン
ダ・アドレスCYLの最下位ビツトをセクタ・ア
ドレスSECの最下位ビツトとして移行した後、
ヘツド・アドレスHDとともにデイバスDPU側に
送出するれば良い。
The operation on the circuit in the control device DPC is
As shown in the figure, after transferring the least significant bit of the cylinder address CYL instructed by the CPU as the least significant bit of the sector address SEC,
Just send it to the device DPU side along with the head address HD.

従つて、制御装置DPC側のハードウエアの構
成は、第8図に示すビツトの移行のみのゲート回
路を設けることにより、極めて簡単に実現出来
る。
Therefore, the hardware configuration on the control device DPC side can be extremely easily realized by providing a gate circuit that only transfers bits as shown in FIG.

第9図は、制御装置DPCにおけるアドレス変
換回路の例である。
FIG. 9 is an example of an address conversion circuit in the control device DPC.

図において、8ビツト・レジスタを単位にして
回路が構成されており、ヘツド・アドレス・レジ
スタHD・REGは省略されている。
In the figure, the circuit is constructed in units of 8-bit registers, and head address registers HD and REG are omitted.

第8図に示すように、シリンダ・アドレス
CYLが2048まである時には、11ビツト必要であ
るため、8ビツト・レジスタ2個を使用し、また
セクタ・アドレスSECが32まであるときには、
8ビツト・レジスタの5ビツトを使用する。
As shown in Figure 8, the cylinder address
When CYL is up to 2048, 11 bits are required, so two 8-bit registers are used, and when sector address SEC is up to 32,
Uses 5 bits of an 8-bit register.

まず、8本のバスを2回用いて、シリンダ・ア
ドレスCYLをデイバス側に送出する。
First, the cylinder address CYL is sent to the device bus side using eight buses twice.

即ち、シリンダ・アドレス送出用タイミング信
号TMでナンドゲートを開き、シリンダ・レジス
タCYL・REGの0〜6ビツト目およびシリン
ダ・レジスタCYL・REGの7ビツト目の計8ビ
ツトを送出した後、シリンダ・レジスタCYL・
REGの5、6ビツト目を2回に送出する。これ
によつて、上位装置より得られたシリンダ・アド
レスCYLの11ビツトのうち最下位ビツト(シリ
ンダ・レジスタCYL・REGの7ビツト目)を除
いてシリンダ・アドレスCYLをデバイスDPU側
に送出する。
That is, after opening the NAND gate with the cylinder address sending timing signal TM and sending out a total of 8 bits, the 0th to 6th bits of the cylinder register CYL・REG and the 7th bit of the cylinder register CYL・REG, the cylinder register CYL・
The 5th and 6th bits of REG are sent twice. As a result, among the 11 bits of the cylinder address CYL obtained from the host device, the least significant bit (7th bit of the cylinder register CYL REG) is excluded, and the cylinder address CYL is sent to the device DPU side.

次にセクタ・アドレスSECとして、シリン
ダ・アドレスのの最下位ビツトである7ビツト目
およびセクタ・レジスタSEC・REGの3〜7ビ
ツト目を、セクタ・アドレス送出用タイミング信
号TMに同期して、6本のバスを通し、デバイス
DPUに送出する。
Next, as the sector address SEC, the 7th bit, which is the least significant bit of the cylinder address, and the 3rd to 7th bits of the sector register SEC REG are set to 6 in synchronization with the sector address sending timing signal TM. Device through book bus
Send to DPU.

このようにして、シリンダ・アドレス
CYL2048、セクタ・アドレスSEC32までの各論
理的アドレスは、制御装置DPCで、CYL1024,
SEC64までの各物理的アドレスに変換された
後、8本のバスを共用してデバイスDPU側に送
られる。
In this way, the cylinder address
CYL2048, each logical address up to sector address SEC32 is assigned to CYL1024,
After being converted to each physical address up to SEC64, it is sent to the device DPU side, sharing eight buses.

〔効 果〕〔effect〕

以上説明したように、本発明によれば、同一ト
ラツク上のレコードを見掛け上2つのシリンダ・
アドレスに分割して、それぞれセクタ・アドレス
を論理的に割付けるので、各セクタを連続的に処
理する場合、殆んどの場合、レコードを一つ置き
に処理することが可能となり、制御が極めて簡単
であるとともに、単位時間当たりのデータ転送効
率を向上することが可能となる。
As explained above, according to the present invention, records on the same track appear to have two cylinders.
Since it is divided into addresses and logically assigned sector addresses to each, when processing each sector continuously, in most cases it is possible to process every other record, making control extremely simple. At the same time, it is possible to improve data transfer efficiency per unit time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図、第2図は、従来のレコード・アドレス
の割付け方法を示す説明図、第3図は、第1図お
よび第2図の問題点を示す説明図、第4図は、本
発明に係る磁気デイスク装置の概要を示す説明
図、第5図は、本発明の磁気デイスクアクセス制
御方式の概念を示す説明図、第6図は、本発明の
一実施例を示すレコード・アドレスの割付け方法
の説明図、第7図は、本発明の一実施例を示すア
ドレス指定信号送受信の系統図、第8図は、本発
明の一実施例を示すアドレス変換の説明図、第9
図は、第8図のアドレス変換手段を有する制御装
置内の接続図を、それぞれ示す。 DPC:磁気デイスク制御装置、DPU:磁気デ
イスク装置、CYL:シリンダ・アドレス、HD:
ヘツド・アドレス、SEC:セクタ・アドレス、
AA:アドレス・エリア、DA:データ・エリ
ア、S:セクタ・マーク、G1,G2,G3:ギ
ヤツプ、1:回転軸、2:磁気デイスク円板、
3,4,5,6,7:磁気記録面。
FIG. 1 and FIG. 2 are explanatory diagrams showing the conventional record address allocation method, FIG. 3 is an explanatory diagram showing the problems in FIGS. 1 and 2, and FIG. FIG. 5 is an explanatory diagram showing an overview of such a magnetic disk device, FIG. 5 is an explanatory diagram showing the concept of the magnetic disk access control method of the present invention, and FIG. 6 is an explanatory diagram showing an example of the record address allocation method of the present invention. FIG. 7 is a system diagram of addressing signal transmission and reception showing an embodiment of the present invention. FIG. 8 is an explanatory diagram of address conversion showing an embodiment of the present invention.
The figures each show a connection diagram within the control device having the address translation means of FIG. 8. DPC: Magnetic disk control unit, DPU: Magnetic disk unit, CYL: Cylinder address, HD:
head address, SEC: sector address,
AA: address area, DA: data area, S: sector mark, G1, G2, G3: gap, 1: rotation axis, 2: magnetic disk disk,
3, 4, 5, 6, 7: magnetic recording surface.

Claims (1)

【特許請求の範囲】 1 それぞれ複数ビツトよりなるシリンダ・アド
レス、ヘツド・アドレス、およびセクタ・アドレ
スよりなるアドレス情報が上位装置より指示され
て複数のシリンダから1つのシリンダを選択すべ
く、磁気ヘツドを移動位置決めし、 該シリンダ上の複数のヘツドから1つのヘツド
を選択してトラツクを選択し、 該トラツク上にある偶数個よりなる複数セクタ
から少なくとも1つのセクタを選択してデータの
読み書きのためのアクセスを行うように構成し、 同一シリンダに対して順次、セクタ・アドレス
およびヘツド・アドレスを指定することにより磁
気ヘツドの移動を伴わずに同一シリンダ上の各ト
ラツクおよび該トラツク上の各セクタを順次連続
的に読み書きするように制御される磁気デイスク
装置のアクセス制御方式において、 上位装置に対して前記磁気デイスク装置の1つ
の物理シリンダに対して見掛け上、2つの論理的
シリンダ・アドレスを割付けるとともに、1つの
物理トラツク上に配置される偶数個の物理セク
タ・アドレスに対して見掛け上、半分の論理的セ
クタ・アドレスを割付け、 前記上位装置より指示された前記アドレス情報
のうち複数ビツトよりなる前記シリンダ・アドレ
ス情報の下位ビツトを前記複数ビツトよりなるセ
クタ・アドレスの最下位ビツトとして付加して、
前記磁気デイスク装置をアクセスすることによつ
て、 前記物理的に同一シリンダに配置された各トラ
ツク上の前記セクタを一つ置きに順次アクセスす
るとともに、ヘツド・アドレスを順次切替えて同
一シリンダ上の各セクタを一つ置きにアクセス
し、 その後に到来する前記上位装置よりの指示に基
づき磁気ヘツドを移動させずに該シリンダと物理
的に同一シリンダに配置された各トラツク上の残
りの前記セクタを一つ置きに順次アクセスすると
ともに、ヘツド・アドレスを順次切替えて物理的
に同一シリンダ上の残りの各セクタを一つ置きに
アクセスすることを特徴とする磁気デイスク装置
のアクセス制御方式。
[Claims] 1 Address information consisting of a cylinder address, a head address, and a sector address each consisting of a plurality of bits is instructed by a host device, and the magnetic head is operated to select one cylinder from a plurality of cylinders. move and position, select one head from a plurality of heads on the cylinder to select a track, select at least one sector from an even number of sectors on the track, and read/write data. By sequentially specifying the sector address and head address for the same cylinder, each track on the same cylinder and each sector on the track can be accessed sequentially without moving the magnetic head. In an access control method for a magnetic disk device that is controlled to read and write continuously, the host device apparently assigns two logical cylinder addresses to one physical cylinder of the magnetic disk device, and , apparently allocating half logical sector addresses to an even number of physical sector addresses arranged on one physical track, and assigning the above address information consisting of a plurality of bits among the address information instructed by the host device. Adding the lower bit of the cylinder address information as the lowest bit of the sector address made up of the plurality of bits,
By accessing the magnetic disk device, every other sector on each track physically located on the same cylinder is sequentially accessed, and the head addresses are sequentially switched to access each sector on the same cylinder. Accesses every other sector, and then allocates the remaining sectors on each track physically located in the same cylinder as the cylinder without moving the magnetic head based on instructions from the higher-level device that arrive after that. An access control method for a magnetic disk device characterized by sequentially accessing every other sector and sequentially switching head addresses to access every other remaining sector physically on the same cylinder.
JP13444476A 1976-11-08 1976-11-08 Address control system of magnetic disc apparatus Granted JPS5358213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13444476A JPS5358213A (en) 1976-11-08 1976-11-08 Address control system of magnetic disc apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13444476A JPS5358213A (en) 1976-11-08 1976-11-08 Address control system of magnetic disc apparatus

Publications (2)

Publication Number Publication Date
JPS5358213A JPS5358213A (en) 1978-05-26
JPS6132704B2 true JPS6132704B2 (en) 1986-07-29

Family

ID=15128486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13444476A Granted JPS5358213A (en) 1976-11-08 1976-11-08 Address control system of magnetic disc apparatus

Country Status (1)

Country Link
JP (1) JPS5358213A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4882811A (en) * 1972-02-04 1973-11-06
JPS4933535A (en) * 1972-07-26 1974-03-28
JPS519639A (en) * 1974-07-15 1976-01-26 Tokyo Shibaura Electric Co SEKUTAADORE SUSHITEIHOSHIKI

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4882811A (en) * 1972-02-04 1973-11-06
JPS4933535A (en) * 1972-07-26 1974-03-28
JPS519639A (en) * 1974-07-15 1976-01-26 Tokyo Shibaura Electric Co SEKUTAADORE SUSHITEIHOSHIKI

Also Published As

Publication number Publication date
JPS5358213A (en) 1978-05-26

Similar Documents

Publication Publication Date Title
US4811280A (en) Dual mode disk controller
US5761160A (en) Optical disk playback and recording device which alternately allocates logical addresses on different sides of disk
US5404454A (en) Method for interleaving computer disk data input-out transfers with permuted buffer addressing
US5084789A (en) "Parallel transfer type disk system"
US5873125A (en) Logical address structure for disk memories
KR900007472B1 (en) The method of control of rotary type memory device
JPS6132704B2 (en)
JP2510662B2 (en) Data recording control method
JP2507497B2 (en) Disk controller
JPH0368468B2 (en)
JPH05210915A (en) Disk device
US4647991A (en) Disk channel controller
JPH0962452A (en) Converting method for block address and control method for rotation type storage subsystem
JPS61145767A (en) Magnetic disk device
JPS6055453A (en) Data storage system to disk cache mechanism
JPH04217017A (en) Memory extension method for semiconductor disk device
JP3026456B2 (en) Storage subsystem
JPS63255888A (en) File device
JPS62140275A (en) Alternation allotment processing system
JPS6135570B2 (en)
JP2008077717A (en) Magnetic disk device
JPS5897760A (en) Magnetic disk device
JPH07130139A (en) Disk storage device and its data recording and reproducing method
JPH03245390A (en) Magnetic disk device
JPS583116A (en) Rotary head type magnetic recorder and reproducer