JPS6129184A - Light emitting element and manufacture thereof - Google Patents

Light emitting element and manufacture thereof

Info

Publication number
JPS6129184A
JPS6129184A JP14953384A JP14953384A JPS6129184A JP S6129184 A JPS6129184 A JP S6129184A JP 14953384 A JP14953384 A JP 14953384A JP 14953384 A JP14953384 A JP 14953384A JP S6129184 A JPS6129184 A JP S6129184A
Authority
JP
Japan
Prior art keywords
layer
electrode
laser chip
etching
gold layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14953384A
Other languages
Japanese (ja)
Inventor
Masamichi Kobayashi
正道 小林
Hiroshi Naka
弘 仲
Masaaki Sawai
沢井 雅明
Masahiro Ichiki
市来 正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14953384A priority Critical patent/JPS6129184A/en
Publication of JPS6129184A publication Critical patent/JPS6129184A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To enhance the manufacturing yield by disposing the peripheral edge except part of a cleaved surface of the uppermost layer of an electrode in coincidence with or inside the peripheral edge of the lower layer for supporting the uppermost layer. CONSTITUTION:A laser chip is formed of a multilayer grown layer 6 sequentially formed with a buffer layer 2 made of an N type InP, an active layer 3 made of InGaAsP, a clad layer 4 made of P type InP, and a cap layer 5 made of P type InGaAsP in a stripe shape on the main surface of an N type InP substrate 1. A blocking layer 7 made of P type InP, a buried layer 8 made of N type InP, and a cap layer 9 made of InGaAs are buried at both sides of the layer 6. The main surface side of the substrate 1 is coated with an insulating film 10 except the electrode contact region of the layer 6. An Au layer 12 of the upper layer of an anode electrode 13 is effectively placed on a Cr layer 11. Thus, the layer 12 is not short-circuited due to the contact with a P-N junction presented on the peripheral surface of the laser chip.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は発光素子、たとえば、端面の共振器端からレー
ザ光を出射(発光)する半導体レーザ素子、あるいはこ
のような半導体レーザ素子部を有する集積化光デバイス
(OE、、IC素子)等の発光素子およびその製造方法
に関する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a light emitting device, for example, a semiconductor laser device that emits (emits) laser light from a resonator end of an end face, or an integrated optical device having such a semiconductor laser device portion. The present invention relates to light emitting elements such as devices (OE, IC elements) and methods for manufacturing the same.

〔背景技術〕[Background technology]

光通信用光源あるいはディジタルオーディオディスク、
ビデオディスク等の情報処理装置用光源となる半導体レ
ーザ素子については、たとえば、プレスジャーナル社発
行Sem1conductor World。
Light sources for optical communications or digital audio discs,
Regarding semiconductor laser elements that serve as light sources for information processing devices such as video discs, for example, see Sem1conductor World published by Press Journal.

1982年、5月号、25〜29頁における図等による
。″半導体レーザの技術革新″と題する文献において論
じられている。
Based on the figures etc. in May issue, 1982, pages 25-29. Discussed in the document entitled "Technical Innovations in Semiconductor Lasers".

また、先行技術(日経マグロウヒル社発行9日経エレク
トロニクス、1’981年、9月14日号138〜15
2頁:オーディオ・ディスクの要求に応える半導体レー
ザ:伐木等)には、半導体レーザ索子(以下、単にレー
ザチップとも称する。)は電極を形成したウェハを分断
(劈開)することによって製造されていること、そして
、前記電極は多層金層構造でかつ最上層材料としては金
(Au)が多く使われていることが表示されている。
In addition, prior art (Nikkei Electronics, published by Nikkei McGraw-Hill, September 14, 1'981, issue 138-15)
Page 2: Semiconductor lasers that meet the requirements of audio discs (for cutting trees, etc.), semiconductor laser chips (hereinafter simply referred to as laser chips) are manufactured by cutting (cleaving) a wafer on which electrodes are formed. It is also shown that the electrode has a multi-layered gold layer structure, and that gold (Au) is often used as the top layer material.

しかし、この技術は、前記ウェハの分断時に電極となる
Auが延びて引き千切オしることによって発生した突出
Au部分(張り出し電極部分)の垂れ下がりによるショ
ー1〜不良およびレーザ光遮蔽不良の問題を認識してい
ない。
However, this technology does not solve the problem of show 1 failure and laser light shielding failure due to the hanging of the protruding Au portion (overhanging electrode portion) caused by the Au serving as the electrode extending and being torn off when the wafer is divided. I don't recognize it.

すなわた、従来のこの種のレーザチップにあっては、そ
の製造等において、つぎに示すような理由によって、レ
ーザチップの一面に設けられた電極の張り出しおよび垂
れ下がり現象が生じ易く、pn接合におけるショートが
発生し易くなることが本発明者等によってあきらかとさ
れている。
In other words, in conventional laser chips of this type, during manufacturing, etc., the electrodes provided on one side of the laser chip tend to protrude and sag due to the following reasons, and the phenomenon of overhanging and sagging of the electrodes provided on one side of the laser chip tends to occur. The inventors have found that short circuits are more likely to occur.

レーザチップは100μm前後と厚い基板の主面上に多
層成長層を有する構造となっていて、この多層成長層の
一構成層である活性層の端面(より正確には共振器端面
)からレーザ光を出射する構造となっている。しそで、
少なくとも一方の電極は前記多層成長層の上面側に設け
られている。
The laser chip has a structure in which a multilayer growth layer is formed on the main surface of a thick substrate of around 100 μm, and the laser beam is emitted from the end face (more precisely, the cavity end face) of the active layer, which is one of the constituent layers of this multilayer growth layer. It has a structure that emits . Shisode,
At least one electrode is provided on the upper surface side of the multilayer growth layer.

この多層成長層上の電極と前記活性層との距離は、たと
えば、3μm程度と極めて短い。このため、多層成長層
上の電極がレーザチップの周縁から張り出しかつ垂れ下
がるようなことがあると、この垂れ下がり電極部分はp
n接合を跨ぎ異なる心電形領域に接触し、あるいはpn
接合に接触し、ショート状態を引き起こしたり、あるい
はレーザ光の光路を遮断することになる。
The distance between the electrode on this multilayer growth layer and the active layer is extremely short, for example, about 3 μm. Therefore, if the electrode on the multilayer growth layer overhangs and hangs down from the periphery of the laser chip, this hanging electrode portion will be
straddles the n-junction and contacts different electrocardiogram regions, or pn
This may come into contact with the bond, causing a short circuit or blocking the optical path of the laser beam.

ところで、前述のように、多層成長層上の電極は展延性
に富むAuによって形成されていることから、ウェハ分
断時にAuは伸びながら引き千切れ、レーザチップの周
縁には張り出し電極部分が発生してしまう。
By the way, as mentioned above, since the electrodes on the multilayer growth layer are made of highly malleable Au, when the wafer is divided, the Au stretches and is torn off, resulting in an overhanging electrode portion at the periphery of the laser chip. I end up.

〔発明の目的〕[Purpose of the invention]

本発明の目的は電極によるショート不良が起き難い構造
の発光素子およびその製造方法を提供することにある。
An object of the present invention is to provide a light emitting element having a structure in which short-circuit defects due to electrodes are unlikely to occur, and a method for manufacturing the same.

本発明の他の目的は製造歩留りが高い発光素子の製造方
法を提供することにある。
Another object of the present invention is to provide a method for manufacturing a light emitting device with high manufacturing yield.

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
It will become clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、本発明にあっては、素子パターンを形成した
ウェハの主面に電極を形成する際、ウェハの主面にCr
層、Au層と順次形成した後、常用のホトリソグラフィ
によってホトレジストをマスクとしてAu層を部分エツ
チングし、その後ホトレジストに被われたAu層をマス
クとしてCr層をエツチングする。そして、さらに、前
記ホトレジストをマスクとしてAu層をサイドエツチン
グをしてAu層の周縁がCr層の周縁と同一あるいは内
側となるようにし、ウェハの劈開およびスクライビイン
グとクラッキングとによる分断を行い、ウェハの劈開時
にAu層が長く引き千切れることのないようにすること
によって、電極突出によるショー1〜および光路遮断の
発生低減化を達成するものである。
That is, in the present invention, when forming electrodes on the main surface of the wafer on which element patterns are formed, Cr is applied to the main surface of the wafer.
After sequentially forming the Au layer and the Au layer, the Au layer is partially etched by conventional photolithography using a photoresist as a mask, and then the Cr layer is etched using the Au layer covered with the photoresist as a mask. Then, using the photoresist as a mask, the Au layer is side-etched so that the periphery of the Au layer is the same as or inside the periphery of the Cr layer, and the wafer is separated by cleavage, scribing, and cracking, By preventing the Au layer from being torn into long pieces during cleavage of the wafer, the occurrence of shows 1 and optical path interruption due to electrode protrusion can be reduced.

〔実施例〕〔Example〕

第1図は本発明の一実施例によるレーザチップ(発光素
子)を示す斜視図、第2図は同じくレーザチップの製造
方法を示す電極形成前のウェハの断面図、第3図は同じ
く電極のパターニング状態を示す断面図、第4図は同じ
< A u層のサイドエツチング状態を示す断面図、第
5図は同じくウェハを分断化して得られたレーザチップ
を示す断面図である。
FIG. 1 is a perspective view showing a laser chip (light emitting element) according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a wafer before electrode formation, also showing a method of manufacturing the laser chip, and FIG. FIG. 4 is a cross-sectional view showing the patterning state, FIG. 4 is a cross-sectional view showing the side etching state of the same<Au layer, and FIG. 5 is a cross-sectional view showing a laser chip obtained by dividing the wafer.

この実施例では、埋め込みへテロ構造(BH)の長波長
半導体レーザ索子に本発明を適用した例について説明す
る。
In this embodiment, an example in which the present invention is applied to a long wavelength semiconductor laser probe having a buried heterostructure (BH) will be described.

レーザチップは、素子パターンおよび電極形成が終了し
た化合物半導体薄板(ウェハ)を劈開した後、この劈開
方向に沿ってスクライビングおよびクランキングを施し
てウェハを縦横に格子状に分断することによって形成さ
れる。そして、この実施例のレーザチップは第1図に示
されるような構造となっている。
A laser chip is formed by cleaving a compound semiconductor thin plate (wafer) on which element patterns and electrodes have been formed, and then performing scribing and cranking along the cleavage direction to divide the wafer into a grid pattern vertically and horizontally. . The laser chip of this embodiment has a structure as shown in FIG.

つぎに、レーザチップの構造について説明する。Next, the structure of the laser chip will be explained.

レーザチップはn形のInPの基板1の主面〔上面:(
100)結晶面〕にn形InPからなるバッファ層2 
、 InGaAsPからなる活性層(共振器)3゜p形
InPからなるクラッド層4+P形InGaAsPから
なるキャップ層5を順次形成した多層成長層6がストラ
イプ状に形成されている。この多層成長層6は断面形状
が逆三角形となり、いわゆる逆メサ構造となっている。
The laser chip is mounted on the main surface of the n-type InP substrate 1 [Top surface: (
100) Buffer layer 2 made of n-type InP on the crystal plane]
, an active layer (resonator) made of InGaAsP, a 3° cladding layer 4 made of p-type InP, and a cap layer 5 made of p-type InGaAsP are sequentially formed to form a multilayer growth layer 6 in the form of a stripe. This multilayer growth layer 6 has an inverted triangular cross-sectional shape, and has a so-called inverted mesa structure.

また、この逆メサ面部分の下端から下方の部分は緩やか
に広がる順メサ構造となっている。そして、この多層成
長層6“の両側にはP形のInPからなるブロッキング
層7.n形のInPからなる埋め込み層8 、 InG
aAsPからなるキャップ層9が積層状態で埋め込まれ
ている。また、多層成長層6の電極コンタクト領域を除
く基板1の主面側は絶縁膜10で被われている。そして
、基板1の主面側には下層がCr層]、 1 、 & 
1.層となるAu層12からなるアノード電極13が形
成されている。
Further, the portion below the lower end of this inverted mesa surface portion has a forward mesa structure that gradually expands. On both sides of this multilayer growth layer 6'', there are a blocking layer 7 made of P-type InP, a buried layer 8 made of N-type InP, and an InG layer.
A cap layer 9 made of aAsP is embedded in a stacked state. Further, the main surface side of the substrate 1 excluding the electrode contact area of the multilayer growth layer 6 is covered with an insulating film 10. Then, on the main surface side of the substrate 1, the lower layer is a Cr layer], 1, &
1. An anode electrode 13 made of an Au layer 12 is formed.

また、基板1の裏面には^uGeNi / Pd / 
Auと順次積層されたカソード電極14が設けられてい
る。
In addition, on the back side of the substrate 1 ^uGeNi / Pd /
A cathode electrode 14 is provided which is successively laminated with Au.

また、前記キャップ層9およびクラッド層4の表層部分
には亜鉛(Zn)が拡散されてP1形の亜鉛拡散領域か
らなるオミック・コンタクトJfl ] 5(点点が施
されている領域)が設けられている。
In addition, zinc (Zn) is diffused into the surface layer portions of the cap layer 9 and the cladding layer 4, and an ohmic contact Jfl] 5 (dotted region) consisting of a P1 type zinc diffusion region is provided. There is.

ところで、前記アノード電極13にあっては、同図で示
されるように、活性層3の延在する方向に沿うCr層1
1の周縁は上層のAu層12の周縁よりも突出している
。この突出長さはたとえば、0.1〜0.5μmとなっ
ている。
By the way, in the anode electrode 13, as shown in the figure, the Cr layer 1 along the direction in which the active layer 3 extends.
The periphery of 1 is more protruding than the periphery of the upper Au layer 12. This protrusion length is, for example, 0.1 to 0.5 μm.

このようなレーザチップの寸法は、たとえば、幅が40
0μm、長さが300μm、高さが100μmとなり、
共振器の幅は2μm程度、厚さは0.15μm程度とな
っている。
The dimensions of such a laser chip are, for example, 40 mm wide.
0μm, length is 300μm, height is 100μm,
The width of the resonator is approximately 2 μm, and the thickness is approximately 0.15 μm.

このようなレーザチップは一対のアノード電極13およ
びカソード電極14に所定の電圧が印加されると、活性
層(共振器)3の端面からレーザ光16を発光する。
Such a laser chip emits laser light 16 from the end face of the active layer (resonator) 3 when a predetermined voltage is applied to the pair of anode electrode 13 and cathode electrode 14 .

このようなレーザチップにあっては、アノード電極13
における上層のA u Ml 2は、Cr層11上に確
実に載っている。このため、Au層12に誤って接触し
ても、Au層12がCr層11上を這うようにしてレー
ザチップの周縁かも外方に延びる確率は小さく、Au層
12がレーザチップの局面に存在するpn接合部分に接
触したりしてショート不良を発生させたり、あるいはレ
ザー光の光路を遮るようなことは極めて少なくなり、特
性の向上が期待できる。
In such a laser chip, the anode electrode 13
The upper layer A u Ml 2 in is surely placed on the Cr layer 11 . Therefore, even if the Au layer 12 is accidentally contacted, there is a small probability that the Au layer 12 will crawl on the Cr layer 11 and extend outward to the periphery of the laser chip, and the Au layer 12 is present on the surface of the laser chip. The occurrence of short-circuit failures due to contact with the pn junction, or interruption of the optical path of laser light, is extremely reduced, and improvements in characteristics can be expected.

つぎに、第2図〜第5図を参照してレーザチップの製造
方法について説明する。
Next, a method for manufacturing a laser chip will be described with reference to FIGS. 2 to 5.

レーザチップの製造に際して、最初に第2図に示すよう
な化合物半導体薄板(ウェハ)17が用意される。この
ウェハ17は、n形InPの基板1の(100)結晶面
上に液相エピタキシャル法によって順次、n形InPの
バッファ層2、InGaAsPの活性層3+P形InP
のクラッド層4+P形InGaAsPのキャップ層5を
形成した構造となっている。また、この基板2は200
μm前後の厚さとなり、活性層3は0.15μmの厚さ
、他の各層はおよそ1〜2μm前後の厚さとなっている
When manufacturing a laser chip, first a compound semiconductor thin plate (wafer) 17 as shown in FIG. 2 is prepared. This wafer 17 is formed by sequentially forming an n-type InP buffer layer 2, an InGaAsP active layer 3+a P-type InP layer on the (100) crystal plane of the n-type InP substrate 1 by liquid phase epitaxial method.
It has a structure in which a cladding layer 4 and a cap layer 5 of P-type InGaAsP are formed. Also, this board 2 has 200
The active layer 3 has a thickness of about 0.15 μm, and each of the other layers has a thickness of about 1 to 2 μm.

また、このウェハ17は、ホトリソグラフィにより、た
とえば400μm程度の間隔で<110>劈開方向と平
行に幅5〜6μmの多数のストライプ部j8が形成され
ている。すなわち、これらストライプ部18間はエツチ
ングによってバッファ層2に達する深さ迄除去されてい
る。そして、このエツチングによって掘られた溝部分に
は、液相エピタキシャル法によってn形InPからなる
ブロッキング層7+P形InPからなる埋め込み層8゜
InGaAsPからなるキャップ層9が順次埋め込まれ
ている。また、前記ストライプ部18に対応する部分お
よびウェハをスクライビイングおよびクラッキングによ
って分断する領域を除くウェハ17の主面部分は、5i
02膜、リンシリケート膜(PSG膜)等からなる絶縁
10で被われている。
Further, on this wafer 17, a large number of striped portions j8 having a width of 5 to 6 μm are formed parallel to the <110> cleavage direction at intervals of, for example, about 400 μm, by photolithography. That is, the area between these striped portions 18 is removed by etching to a depth that reaches the buffer layer 2. In the groove portion dug by this etching, a blocking layer 7 made of n-type InP, a buried layer 8 made of p-type InP, and a cap layer 9 made of InGaAsP are sequentially buried by liquid phase epitaxial method. Further, the main surface portion of the wafer 17 excluding the portion corresponding to the stripe portion 18 and the region where the wafer is divided by scribing and cracking is 5i
02 film, phosphosilicate film (PSG film), or the like.

さらに、ウェハ17には、前記ストライプ部18のクラ
ッド層4に達する深さに迄亜鉛(Zn)が拡散され、オ
ーミック・コンタクト層15が設けられている。
Further, the wafer 17 is provided with an ohmic contact layer 15 in which zinc (Zn) is diffused to a depth reaching the cladding layer 4 of the stripe portion 18 .

このようなウェハ17は、その主面全域にたとえば、厚
さ0.1μmのCr層上1およびこのCr層上1の上に
積み重ねられる厚さ1μmのAu層12が、それぞれ蒸
着等によって形成される。また、前記Au層12上には
、第3図で示されるように、ホトレジストからなるマス
ク19が常用のホトリソグラフィによって形成される。
Such a wafer 17 has, for example, a Cr layer 1 with a thickness of 0.1 μm and an Au layer 12 with a thickness of 1 μm stacked on the Cr layer 1 formed on the entire main surface thereof by vapor deposition or the like. Ru. Further, as shown in FIG. 3, a mask 19 made of photoresist is formed on the Au layer 12 by conventional photolithography.

このマスク19は前記ストライプ部18に沿ってストラ
イプ部18の幅よりも幅広に設ける。たとえば、マスク
19の幅は200〜300μmの幅となる。
This mask 19 is provided along the stripe section 18 to be wider than the width of the stripe section 18 . For example, the width of the mask 19 is 200 to 300 μm.

つぎに第3図で示されるように、前記マスク19を利用
してヨード系のエツチング液で露出するAu層12をエ
ツチング除去するとともに、エツチング液を硝酸第二セ
リウムアンモニウムに交換して、Au層12をマスクと
して露出したCr層上1をエツチング除去する。これら
一連のエツチングにおいて、被エツチング物はそれぞれ
サイドエッチされるため、マスク19の幅よりもAu層
12の幅が狭く、また、Au層12の幅よりもCr層上
1の幅が狭くなる。
Next, as shown in FIG. 3, the exposed Au layer 12 is etched away using an iodine-based etching solution using the mask 19, and the etching solution is replaced with ceric ammonium nitrate to remove the Au layer 12. Using 12 as a mask, the exposed Cr layer 1 is removed by etching. In these series of etchings, each object to be etched is side-etched, so that the width of the Au layer 12 is narrower than the width of the mask 19, and the width of the upper Cr layer 1 is narrower than the width of the Au layer 12.

ところで、そこで、この状態でマスク19を除去して、
基板1のバックエッチを行い、ウェハ17の裏面にカソ
ード電極J4を形成し、ウェハ17を分断してチップ化
した場合、CrWJllの両側からAuM12が5〜6
μm程度張り出しているため、劈開時のウェハ17の分
断時Cr層11に直接支持されていない張り出したA 
u WJ12部分は、Auの本来の性質である展延性に
よって延びながら千切れる。この延びる長さは、本発明
者の実験によれば、レーザ光を発光する活性層3が存在
する領域、あるいは活性層3を越える程度に延在するこ
とか、確かめられている。したかって、張り出したAu
層12部分の延び部分は、pn接合部分等に接触してシ
ョート不良を発生させたり、あるいはレーザ光の光路を
遮蔽して発光不良が発生することになる。
By the way, in this state, remove the mask 19,
When the substrate 1 is back-etched, a cathode electrode J4 is formed on the back surface of the wafer 17, and the wafer 17 is divided into chips, 5 to 6 AuM12 are etched from both sides of the CrWJll.
Since it protrudes by about μm, the protruding A that is not directly supported by the Cr layer 11 when the wafer 17 is divided during cleavage.
u The WJ12 portion is torn as it stretches due to the malleability that is the original property of Au. According to experiments conducted by the present inventors, it has been confirmed that this extended length extends to a region where the active layer 3 that emits laser light is present, or to an extent that extends beyond the active layer 3. I wanted to do it, but the Au stuck out
The extended portion of the layer 12 may come into contact with a pn junction or the like to cause a short circuit, or may block the optical path of the laser beam, resulting in a light emission failure.

そこで、この実施例では、第4図で示されるようにCr
層上1のエツチング後、マスク19を除去することなく
再度エツチング液をヨード系に交換してAu層12の露
出する周面をエツチング(サイドエツチング)する。A
u層12のサイドエツチングはAu層12の周縁がCr
層上1の周縁と一致あるいは内側となるように行われる
。たとえば、Au層12の周縁はCr層上1の周縁より
も、0.1〜0.5μm程度奥に引っ込んだ位置となる
ようにエツチングされる。
Therefore, in this embodiment, as shown in FIG.
After etching the upper layer 1, the etching solution is again replaced with an iodine-based etching solution without removing the mask 19, and the exposed peripheral surface of the Au layer 12 is etched (side etching). A
The side etching of the U layer 12 is performed so that the periphery of the Au layer 12 is made of Cr.
This is done so that it is aligned with or inside the periphery of layer 1. For example, the periphery of the Au layer 12 is etched so as to be recessed about 0.1 to 0.5 μm deeper than the periphery of the Cr layer 1.

つぎに、前記マスク19を除去した後、ウェハ17の裏
面をエツチングして、ウェハ17の厚さを100μm程
度にする。その後、基板1の裏面にはAuGeNi/ 
Pd/ Auと順次積層されたカソード電極14が設け
られる。
Next, after removing the mask 19, the back surface of the wafer 17 is etched so that the thickness of the wafer 17 is about 100 μm. After that, AuGeNi/
A cathode electrode 14 is provided which is sequentially laminated with Pd/Au.

つぎに、このようなウェハ17はストライプ部18の延
在方向に直交する方向に沿って劈開されるとともに、ス
トライプ部18の中央部分で分断され、第5図で示され
るようなレーザチップが形成される。前記ストライプ部
18の中央部分の分断は、ダイヤモンドツールによるス
クライビイングおよびその後のクランキングによって行
われる。
Next, such a wafer 17 is cleaved along a direction perpendicular to the extending direction of the striped portion 18, and is divided at the center of the striped portion 18 to form laser chips as shown in FIG. be done. The center portion of the stripe portion 18 is divided by scribing with a diamond tool and subsequent cranking.

〔効果〕〔effect〕

1、本発明によれば、レーザチップの共振器に近接する
側の電極(アノード電極13)となるウェハ上の電極は
、その表層の展延性に富んだAu[はオーバハング構造
とはならず、下面全域がCr層上に接着されているため
、ウェハの分断時の劈開にあっても、分断部分でのAu
層の延び現象は起き難くなり、レーザチップ状態に成っ
た場合、Au層が突出しかつ垂れ下がってpn接合に接
触するようなことがなくなり、信頼度が向上するという
効果が得られる。
1. According to the present invention, the electrode on the wafer, which becomes the electrode (anode electrode 13) on the side close to the resonator of the laser chip, does not have an overhang structure because the surface layer is made of highly malleable Au. Since the entire bottom surface is bonded to the Cr layer, even when the wafer is cleaved, the Au layer is not bonded to the Cr layer.
The layer elongation phenomenon is less likely to occur, and when the laser chip is formed, the Au layer does not protrude and sag to come into contact with the pn junction, resulting in improved reliability.

2、本発明のレーザチップは、レーザ光を発光する共振
器端に対応するレーザチップの周縁部分を除くレーザチ
ップの周縁にはアノード電極部分を延在させなくしであ
ること、また、矩形体となっているレーザチップの角に
対応するアノード電極の角部分は面取りしてレーザチッ
プの角からさらに遠ざかるようにしであることがら、ウ
ェハを分断してチップ化する際のスクライビング、クラ
ンキングにおいてレーザチップの角が欠けるようなこと
があっても、前述のようにレーザチップ角部分は面取り
が施されていることから、欠は部分はアノード電極部分
に達する確率は極めて少ない。
2. The laser chip of the present invention does not have an anode electrode extending along the periphery of the laser chip except for the periphery of the laser chip corresponding to the end of the resonator that emits laser light, and also has a rectangular shape. The corners of the anode electrode corresponding to the corners of the laser chip are chamfered to move further away from the corners of the laser chip. Even if a corner of the laser chip were to be chipped, the probability that the chipped part would reach the anode electrode part is extremely low because the corner part of the laser chip is chamfered as described above.

したがって、アノード電極部分の破断が生じないことに
よって、レーザチップの角部の欠けによって電極が垂れ
下がることもなくなり、張り出し電極部分によるショー
ト発生率の低減が達成できるという効果が得られる。
Therefore, since the anode electrode portion does not break, the electrode does not sag due to chipping at the corner of the laser chip, and the short circuit occurrence rate due to the protruding electrode portion can be reduced.

3、本発明のレーザチップはアノード電極の製造に際し
て、蒸着マスクのパターン変更あるいはエツチングマス
クのパターン変更によって、前述のような電極パターン
を形成できることから製造コストの高騰を防止でき、素
子構造の変更によっても支障は生じないという効果が得
られる。
3. When manufacturing the anode electrode, the laser chip of the present invention can form the electrode pattern as described above by changing the pattern of the evaporation mask or the pattern of the etching mask, thereby preventing a rise in manufacturing costs. The effect is that no hindrance occurs.

4、上記1〜3により、本発明のレーザチップはウェハ
のチップ化における製造歩留りが向」ニするとともに、
製造工数も余り多くならなくかつ製造設備も特に必要と
しないことから、製造コス1〜の低減が達成できるとい
う相乗効果が得られる。
4. According to 1 to 3 above, the laser chip of the present invention improves the manufacturing yield when converting wafers into chips, and
Since the number of manufacturing steps is not too large and no special manufacturing equipment is required, a synergistic effect can be obtained in that the manufacturing cost can be reduced by 1 or more.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は」二記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第6図で示
されるように、 A I3 F12の周縁がCr層11
の周縁よりも内側となるように行うエツチングは、ウェ
ハ17の段tiケでAu層12およびCr層11のエツ
チング後に、マスク19を除去し、再度Au層12上に
新たなマスク20を形成してAu層12の周縁エツチン
グを行うようにしても前記実施例同様な効果が得られる
Although the invention made by the present inventor has been specifically explained based on Examples above, the present invention is not limited to the Examples described above, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say. For example, as shown in FIG. 6, the periphery of A I3 F12 is
Etching is performed inside the periphery of the wafer 17 by removing the mask 19 and forming a new mask 20 on the Au layer 12 after etching the Au layer 12 and the Cr layer 11 at step 1 of the wafer 17. Even if the peripheral edge of the Au layer 12 is etched, the same effect as in the embodiment described above can be obtained.

また、第7図で示されるレーザチップは、アノード電極
13のパターンが共振器3の端部を除くレーザチップの
周縁には設けられていない構造のものに本発明を適用し
た例を示すものであって、アノード電極13によるショ
ート不良対策を向上させたものである。すなわち、この
レーザチップにおけるアノード電極13は、レーザチッ
プの各辺に沿う部分はレーザチップの周縁から、たとえ
ば、50μm程度離れ、がっ四隅は面取り部21が設け
られた構造となっている。レーザチップの各辺からアノ
ード電極13を遠ざけた理由は、アノード電極13の延
びによるショートを防止するためであり、面取り部21
が設けられた理由は、ウェハ17のチップ化の際、チッ
プ隅がある程度欠けてもアノード電極13部分にまで欠
けが及ばないようにして、引き千切れたアノード電極1
3部分のpn接合への接触を防止することに・ある。
The laser chip shown in FIG. 7 is an example in which the present invention is applied to a structure in which the pattern of the anode electrode 13 is not provided at the periphery of the laser chip except for the end of the resonator 3. Therefore, countermeasures against short-circuit defects caused by the anode electrode 13 are improved. That is, the anode electrode 13 in this laser chip has a structure in which the portions along each side of the laser chip are separated from the periphery of the laser chip by, for example, about 50 μm, and chamfered portions 21 are provided at the four corners. The reason why the anode electrode 13 is kept away from each side of the laser chip is to prevent a short circuit due to the extension of the anode electrode 13.
The reason for this provision is that when the wafer 17 is made into chips, even if the chip corners are chipped to some extent, the chips do not extend to the anode electrode 13, and the torn anode electrode 1
The objective is to prevent the three parts from coming into contact with the pn junction.

なお、共振器端に対応するアノード電極13部分の幅(
くびれ幅)は、10’Oμmとなっている。
Note that the width of the anode electrode 13 portion corresponding to the resonator end (
The constriction width) is 10'Oμm.

このくびれ幅は、レーザチップにおける共振器端面のキ
ャリヤ注入効率および発光効率が低下しな−   いよ
うに、かつまたパルセーション(自励パスル発振)が発
生しないことを理由にして決定されている。
The width of this constriction is determined so that the carrier injection efficiency and light emission efficiency of the resonator end face in the laser chip will not be reduced, and pulsation (self-excited pulse oscillation) will not occur.

〔利用分野〕[Application field]

以上の説明では主として本発明によってなされた発明を
その背景となった利用分野である長波長半導体レーザ素
子技術に適用した場合について説明したが、それに限定
されるものではなく、たとえば、可視光、赤外光等を発
光する半導体レーザ技術、端面から光を発光する端面発
光形ダイオード技術などに適用できる。
In the above explanation, we have mainly explained the case where the invention made by the present invention is applied to long wavelength semiconductor laser device technology, which is the background field of application, but it is not limited to this. It can be applied to semiconductor laser technology that emits external light, etc., and edge-emitting diode technology that emits light from its edge.

本発明は少なくとも、端面がらレーザ光を発光する半導
体レーザ素子、あるいはこのような半導体レーザ素子部
を有する集積化光デバイス(○EIC素子)等の発光素
子に適用できる。
The present invention can be applied at least to a light emitting element such as a semiconductor laser element that emits laser light from its end face, or an integrated optical device (○EIC element) having such a semiconductor laser element portion.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例によるレーザチップを示す斜
視図、 第2図は同じくレーザチップの製造方法を示す電極形成
前のウェハの断面図、 第3図は同じく電極パターニング状態を示す断面図、 第4図は同じ(A xi層のサイドエツチング状態を示
す断面図、 第5図は同じくウェハを分断化して得られたレーザチッ
プを示す断面図、 第6図は本発明の他の実施例による電極形成状態を示す
断面図、 第7図は本発明の他の実施例によるレーザチップを示す
斜視図である。 1・・・基板、2・・・バッファ層、3・・・活性層(
共振器)、4・・・クラッド層、5・・・キャップ層、
6・・・多層成長層、7・・・ブロッキング層、8・・
・埋め込み層、9・・・キャップ層、10・・・絶縁膜
、11・・・Cr層、12・・・Au層、13・・・ア
ノード電極、14・・・カソード電極、15・・・オー
ミック・コンタクト層、16・・・レーザ光、17・・
・ウェハ、18・・・ストライプ部、19・・・マスク
、20・・・マスク、21・・・面取り部。
FIG. 1 is a perspective view showing a laser chip according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a wafer before electrode formation, also showing a method of manufacturing the laser chip, and FIG. 3 is a cross-sectional view showing the state of electrode patterning. Figure 4 is the same (cross-sectional view showing the side etching state of the A xi layer, Figure 5 is a cross-sectional view showing a laser chip similarly obtained by dividing the wafer, and Figure 6 is another embodiment of the present invention). 7 is a cross-sectional view showing a state of electrode formation according to an example. FIG. 7 is a perspective view showing a laser chip according to another example of the present invention. 1...Substrate, 2...Buffer layer, 3...Active layer (
resonator), 4... cladding layer, 5... cap layer,
6...Multilayer growth layer, 7...Blocking layer, 8...
- Buried layer, 9... Cap layer, 10... Insulating film, 11... Cr layer, 12... Au layer, 13... Anode electrode, 14... Cathode electrode, 15... Ohmic contact layer, 16... Laser light, 17...
- Wafer, 18... Stripe portion, 19... Mask, 20... Mask, 21... Chamfered portion.

Claims (1)

【特許請求の範囲】 1、少なくとも一側面が劈開面となる発光素子における
主面に設けられた少なくとも2層からなる電極であって
、前記電極の最上層の電極の前記劈開面の一部分を除く
周縁部分は最上層を支える下層の周縁と一致または内測
に位置していることを特徴とする発光素子。 2、前記最上層は金層よりなり、前記電極の四隅は面取
りされていることを特徴とする特許請求の範囲第1項記
載の発光素子。 3、劈開を伴うウェハの分断によってチップ化して発光
素子を製造する方法における最上層が金層となる電極の
形成方法であって。前記ウェハの表面全域に金層下地層
およびこの金層下地層に重なる金層を形成する工程と、
ホトリソグラフィによって前記金層を部分エッチングす
る工程と、前記パターニングされた金層をマスクとして
金層下地層をエッチングする工程と、前記金層下地層か
ら張り出した金層周縁部分が金層下地層の周縁と一致ま
たは内側となるように金層を部分エッチングする工程と
、を有する発光素子の製造方法。 4、前記金層のエッチング、金層下地層のエッチング、
金層周縁部のサイドエッチングをエッチング液の交換に
よって、連続的に行うことを特徴とする特許請求の範囲
第3項記載の発光素子の製造方法。
[Scope of Claims] 1. An electrode consisting of at least two layers provided on the main surface of a light emitting element in which at least one side surface is a cleavage plane, excluding a part of the cleavage plane of the uppermost layer of the electrode. A light-emitting element characterized in that the peripheral edge portion is located in alignment with or within the peripheral edge of a lower layer that supports the top layer. 2. The light emitting device according to claim 1, wherein the uppermost layer is made of a gold layer, and the four corners of the electrode are chamfered. 3. A method of forming an electrode in which the top layer is a gold layer in a method of manufacturing a light emitting device by cutting a wafer into chips with cleavage. forming a gold layer base layer and a gold layer overlapping the gold layer base layer over the entire surface of the wafer;
a step of partially etching the gold layer by photolithography; a step of etching the gold layer base layer using the patterned gold layer as a mask; and a step of etching the gold layer base layer using the patterned gold layer as a mask. A method for manufacturing a light emitting device, comprising the step of partially etching a gold layer so as to coincide with or inside the periphery. 4. Etching the gold layer, etching the gold layer base layer,
4. The method of manufacturing a light emitting device according to claim 3, wherein the side etching of the peripheral edge of the gold layer is performed continuously by changing the etching solution.
JP14953384A 1984-07-20 1984-07-20 Light emitting element and manufacture thereof Pending JPS6129184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14953384A JPS6129184A (en) 1984-07-20 1984-07-20 Light emitting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14953384A JPS6129184A (en) 1984-07-20 1984-07-20 Light emitting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6129184A true JPS6129184A (en) 1986-02-10

Family

ID=15477215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14953384A Pending JPS6129184A (en) 1984-07-20 1984-07-20 Light emitting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6129184A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2613547A1 (en) * 1987-04-01 1988-10-07 Cit Alcatel Semiconductor laser with buried heterostructure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2613547A1 (en) * 1987-04-01 1988-10-07 Cit Alcatel Semiconductor laser with buried heterostructure

Similar Documents

Publication Publication Date Title
US7348601B2 (en) Nitride-based compound semiconductor light emitting device
US20020190098A1 (en) Semiconductor light-emitting device and method of manufacturing the same and mounting plate
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
CN1729581A (en) Methods of forming semiconductor mesa structures including self-aligned contact layers and related devices
JP2004095944A (en) Light emitting diode and its manufacturing method
US20110281382A1 (en) Nitride-based semiconductor device and method of fabricating the same
US4849982A (en) Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region
JPH11354841A (en) Fabrication of semiconductor light emitting element
KR930004127B1 (en) Light emitting device
JP2004228290A (en) Semiconductor light emitting element and its fabricating process
US6660550B2 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
JPS6129184A (en) Light emitting element and manufacture thereof
JPH10209506A (en) Manufacture of semiconductor light emitting element
JP3634538B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
US5323412A (en) Semiconductor laser device
JPH0666512B2 (en) Method for manufacturing semiconductor laser
JPH053155B2 (en)
JPS60223181A (en) Light emitting element
JP2000244008A (en) Current constricting type led and light emitting device
JPS6298686A (en) Light emitting element and its manufacture
JPH10290042A (en) Semiconductor light emitting element and manufacture
JPS61194886A (en) Semiconductor laser element
JP2008288500A (en) Semiconductor optical device, and manufacturing method thereof
JP2000286446A (en) Nitride semiconductor device and manufacture of the same, and gan substrate and manufacture of the same
JP2004015013A (en) Semiconductor light emitting device and manufacturing method therefor