JPS6128251B2 - - Google Patents

Info

Publication number
JPS6128251B2
JPS6128251B2 JP55031809A JP3180980A JPS6128251B2 JP S6128251 B2 JPS6128251 B2 JP S6128251B2 JP 55031809 A JP55031809 A JP 55031809A JP 3180980 A JP3180980 A JP 3180980A JP S6128251 B2 JPS6128251 B2 JP S6128251B2
Authority
JP
Japan
Prior art keywords
muting
circuit
power switch
power
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55031809A
Other languages
Japanese (ja)
Other versions
JPS56128003A (en
Inventor
Katsuhiko Umemoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3180980A priority Critical patent/JPS56128003A/en
Publication of JPS56128003A publication Critical patent/JPS56128003A/en
Publication of JPS6128251B2 publication Critical patent/JPS6128251B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は電源トランスの二次側に電源スイツチ
をもつ音響機器において、電源スイツチのオンオ
フ操作時に発生する雑音がスピーカより現われる
のを防止するミユーテイング回路に関し、電源ス
イツチの空き端子を利用することにより、確実
に、安価に雑音を防止できるようにしたものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a muting circuit that prevents noise generated when the power switch is turned on and off from appearing in a speaker in an audio device having a power switch on the secondary side of a power transformer. By using terminals, noise can be reliably and inexpensively prevented.

第1図は従来のミユーテイング回路を示すもの
であり、1はAC100Vに接続される電源プラグ、
Tは電源トランス、S1は電源スイツチ、a,b,
cはそのオフ端子、コモン端子、オン端子、2は
ダイオードD1とコンデンサC1で構成される整流
平滑回路、3はトランジスタQ1、コンデンサ
C2、抵抗R1、ツエナーダイオードD2で構成され
るレギユレータ回路、4はDC出力端子、5はダ
イオードD3、コンデンサC3,C4、トランジスタ
Q2,Q3、抵抗R2〜R5で構成されたミユーテイン
グ制御回路、L,Rは左右のオーデイオ信号伝送
ライン、6はトランジスタQ5〜Q7と抵抗R6で構
成されたミユーテイング駆動回路、7,8は電力
増幅器、9,10はスピーカである。
Figure 1 shows a conventional muting circuit, where 1 is a power plug connected to AC100V,
T is a power transformer, S 1 is a power switch, a, b,
c is its off terminal, common terminal, and on terminal; 2 is a rectifying and smoothing circuit composed of a diode D 1 and a capacitor C 1 ; 3 is a transistor Q 1 and a capacitor
Regulator circuit consisting of C 2 , resistor R 1 , Zener diode D 2 , 4 DC output terminal, 5 diode D 3 , capacitors C 3 , C 4 , transistor
Q 2 , Q 3 , a mutating control circuit composed of resistors R 2 to R 5 ; L and R denote left and right audio signal transmission lines; 6 a mutating drive circuit composed of transistors Q 5 to Q 7 and a resistor R 6 . , 7 and 8 are power amplifiers, and 9 and 10 are speakers.

上記構成において、電源スイツチS1がオン(第
1図の状態)で定常状態にあるとき、トランジス
タQ2がオフであるように抵抗R2,R3、コンデン
サC3の定数が設定してあるから、このときはト
ランジスタQ3がオンし、抵抗R5を介して得られ
た電圧がトランジスタQ3を介して接地される。
このためミユーテイング駆動回路6は動作せず、
伝送ラインL,Rの信号はそのまま電力増幅器
7,8、スピーカ9,10に伝送される。
In the above configuration, the constants of resistors R 2 , R 3 and capacitor C 3 are set so that when power switch S 1 is on (the state shown in Figure 1) and in a steady state, transistor Q 2 is off. Therefore, at this time, transistor Q 3 is turned on, and the voltage obtained through resistor R 5 is grounded through transistor Q 3 .
Therefore, the muting drive circuit 6 does not operate,
The signals on the transmission lines L and R are transmitted as they are to power amplifiers 7 and 8 and speakers 9 and 10.

そして電源スイツチをオフからオンに切換えた
瞬間には、小容量のコンデンサC3が充電される
までのわずかな期間トランジスタQ2がオンにな
るが、その後トランジスタQ2がオフになり、抵
抗R4とコンデンサC4で決まる時定数でトランジ
スタQ3のベース電圧が上昇する。そしてこのベ
ース電圧が所定のレベルに達するまでの期間トラ
ンジスタQ3がオフであるから、この間にミユー
テイング駆動回路6が動作し、伝送ラインL,R
が遮断される。このため電源投入後しばらくの間
はミユーテイングがかかり、雑音が現われるのを
防止する。そしてトランジスタQ3のベース電圧
が所定のレベルに達するとトランジスタQ3がオ
ンし、これと同時にミユーテイング駆動回路6が
動作を停止する。このため伝送ラインL,Rの信
号はそのまま電力増幅器7,8、スピーカ9,1
0に伝送される。この状態は電源スイツチS1をオ
ンにして定常状態にある期間中維持される。
At the moment when the power switch is turned from off to on, transistor Q 2 is turned on for a short period of time until the small capacitor C 3 is charged, but then transistor Q 2 is turned off and resistor R 4 is turned on. The base voltage of transistor Q3 rises with a time constant determined by capacitor C4 . Since the transistor Q3 is off for a period until the base voltage reaches a predetermined level, the muting drive circuit 6 operates during this period, and the transmission lines L and R
is blocked. Therefore, muting is applied for a while after the power is turned on to prevent noise from appearing. When the base voltage of the transistor Q3 reaches a predetermined level, the transistor Q3 is turned on, and at the same time, the muting drive circuit 6 stops operating. Therefore, the signals on the transmission lines L and R are transmitted directly to the power amplifiers 7 and 8 and the speakers 9 and 1.
Transmitted to 0. This state is maintained during the steady state period when the power switch S1 is turned on.

一方、電源スイツチS1をオンからオフに切換え
た瞬間には、トランジスタQ2のベースに印加さ
れるコンデンサC3の両端電圧が所定のレベルに
減衰するまでの期間(前述のようにコンデンサ
C3は小容量に選んであるから、この期間はわず
かである)トランジスタQ2がオフ状態を維持
し、その後トランジスタQ2がオンになりコンデ
ンサC4の両端電圧が放電されてトランジスタQ3
がオフになる。このため平滑用コンデンサC1
両端電圧がレギユレータ3、抵抗R5を介してミ
ユーテイング駆動回路6に印加され、上記平滑用
コンデンサC1の両端電圧が所定のレベルに低下
するまでの期間、伝送ラインL,Rを遮断する。
On the other hand, at the moment power switch S1 is turned from on to off, there is a period of time until the voltage across capacitor C3 applied to the base of transistor Q2 attenuates to a predetermined level (as described above,
(Since C 3 is chosen to have a small capacitance, this period is short.) Transistor Q 2 remains off, and then transistor Q 2 is turned on, discharging the voltage across capacitor C 4 and discharging the voltage across transistor Q 3.
is turned off. Therefore, the voltage across the smoothing capacitor C1 is applied to the mutating drive circuit 6 via the regulator 3 and the resistor R5 , and the transmission line Cut off L and R.

このため第1図の従来のミユーテイング回路に
おいても、電源スイツチのオンオフ時に一定期間
ミユーテイングがかかり、電源のオンオフに伴う
雑音を消去することができる。
Therefore, even in the conventional muting circuit shown in FIG. 1, muting is applied for a certain period of time when the power switch is turned on and off, thereby making it possible to eliminate the noise that accompanies the turning on and off of the power supply.

ところが、第1図の場合には、電源スイツチS1
をオンしたときは、コンデンサC3の両端電圧が
所定のレベルに上昇するまでの期間ミユーテイン
グがかからず、また電源スイツチS1をオフしたと
きにも、コンデンサC3の両端電圧が所定のレベ
ルに減衰されるまでの期間ミユーテイングがかか
らない。このため、この間に完全に雑音が現われ
ないようにするためには、定数の設定が非常に困
難になる。また電源電圧の変動により減電圧時に
回路定数のばらつきによつてトランジスタQ3
オフし、誤つてミユーテイングがかかつてしまう
という問題もある。さらに第1図からも明らかな
ように、ミユーテイング制御回路5として素子数
の多い非常に複雑な構成のものを使用しなければ
ならないから、回路構成の面でもコストの面でも
不利になる。
However, in the case of Figure 1, the power switch S 1
When S1 is turned on, no muting is applied until the voltage across capacitor C3 rises to the predetermined level, and even when power switch S1 is turned off, the voltage across capacitor C3 remains at the predetermined level. Muting is not applied until it is attenuated. Therefore, in order to completely prevent noise from appearing during this period, it becomes extremely difficult to set constants. There is also the problem that when the voltage decreases due to fluctuations in the power supply voltage, transistor Q3 turns off due to variations in circuit constants, resulting in erroneous muting. Furthermore, as is clear from FIG. 1, it is necessary to use a very complex structure with a large number of elements as the muting control circuit 5, which is disadvantageous in terms of circuit structure and cost.

本発明はこのような問題を解決するようにした
ミユーテイング回路を提供するものである。
The present invention provides a muting circuit that solves these problems.

以下本発明の第1の実施例について第2図とと
もに説明する。第2図において、第1図と同一機
能を有する部分には同一の記号を付して説明を省
略する。S2は整流平滑回路2の後段に接続された
電源スイツチであり、この電源スイツチはオン状
態(コモン端子bとオン端子cが接続された状
態)からオフ状態(コモン端子bとオフ端子aが
接続された状態)に切換わる瞬間にすべての端子
a,b,cが接続される、いわゆるシヨーテイン
グタイプのスイツチで構成されている。そしてコ
モン端子bは整流平滑回路2の出力端に接続さ
れ、オン端子cはレギユレータ3のトランジスタ
Q1のコレクタに接続され、オフ端子aはコンデ
ンサC5と抵抗R7で構成される時定数回路を介し
てミユーテイング駆動回路6に接続されている。
A first embodiment of the present invention will be described below with reference to FIG. In FIG. 2, parts having the same functions as those in FIG. 1 are given the same symbols and their explanations will be omitted. S 2 is a power switch connected after the rectifying and smoothing circuit 2, and this power switch changes from the on state (common terminal b and on terminal c are connected) to the off state (common terminal b and off terminal a are connected). This is a so-called switching type switch in which all terminals a, b, and c are connected at the moment the switch is switched to the connected state. The common terminal b is connected to the output terminal of the rectifying and smoothing circuit 2, and the on terminal c is connected to the transistor of the regulator 3.
The off terminal a is connected to the collector of Q1 , and the off terminal a is connected to the muting drive circuit 6 via a time constant circuit composed of a capacitor C5 and a resistor R7 .

上記構成において、電源スイツチS2がオフの状
態にあるとき、この電源スイツチS2を介して平滑
用コンデンサC1と時定数回路を構成するコンデ
ンサC5が並列に接続され、コンデンサC5の両端
に平滑用コンデンサC1と同一の電圧が充電され
る。このため、時定数回路の出力によりミユーテ
イング駆動回路6が動作し、伝送ラインL,Rは
遮断されている。
In the above configuration, when the power switch S2 is in the off state, the smoothing capacitor C1 and the capacitor C5 forming the time constant circuit are connected in parallel via the power switch S2 , and the capacitor C5 is connected to both ends of the capacitor C5 . The same voltage as that of the smoothing capacitor C1 is charged. Therefore, the muting drive circuit 6 is operated by the output of the time constant circuit, and the transmission lines L and R are cut off.

この状態から電源スイツチS2をオンに切換える
と、切換えた瞬間からコンデンサC5の両端電圧
が抵抗R7を介してミユーテイング駆動回路6に
印加されるため、上記コンデンサC5の両端電圧
が所定のレベルに減衰するまでの期間ミユーテイ
ングがかかり、電源オン時の雑音を消去すること
ができる。
When the power switch S 2 is turned on from this state, the voltage across the capacitor C 5 is applied to the muting drive circuit 6 via the resistor R 7 from the moment it is switched on, so that the voltage across the capacitor C 5 reaches a predetermined level. Muting is applied for a period of time until the level attenuates, making it possible to eliminate noise when the power is turned on.

一方、この状態から再び電源スイツチS2をオフ
に切換えると、切換えた瞬間から電源トランスの
二次側に接続された平滑用コンデンサC1の両端
電圧がミユーテイング駆動回路6に加わる。この
ため電源オフ時には切換えた瞬間から継続してミ
ユーテイングがかかり、電源オフ時の雑音を消去
することができる。なお、この実施例のように電
源スイツチS2としてシヨーテイングタイプのスイ
ツチを使用すれば、オフ端子aやオン端子cが長
時間コモン端子bから離れたままの状態になつて
ミユーテイング駆動回路6の動作が停止するとい
う事態を確実に防止することができる。
On the other hand, when the power switch S2 is turned off again from this state, the voltage across the smoothing capacitor C1 connected to the secondary side of the power transformer is applied to the muting drive circuit 6 from the moment the power switch S2 is turned off. Therefore, when the power is turned off, muting is applied continuously from the moment the switch is switched, and noise when the power is turned off can be eliminated. Note that if a switching type switch is used as the power switch S 2 as in this embodiment, the off terminal a and the on terminal c will remain separated from the common terminal b for a long time, causing damage to the mutating drive circuit 6. It is possible to reliably prevent a situation where the operation stops.

第3図は本発明の第2の実施例を示すものであ
り、電源スイツチS3のオン端子cをレギユレータ
3を構成するトランジスタQ1のベースに接続
し、整流平滑回路2の出力端とトランジスタQ1
のコレクタを直結するようにしたものである。
FIG. 3 shows a second embodiment of the present invention, in which the on-terminal c of the power switch S3 is connected to the base of the transistor Q1 constituting the regulator 3, and the output terminal of the rectifying and smoothing circuit 2 and the transistor Q1
The collector is directly connected.

第2図の実施例では、整流平滑出力がすべて電
源スイツチS2を流れるため、電源スイツチS2とし
て電流容量の大きいものを使用しなければならな
いが、第3図のように構成すれば、電源スイツチ
S3をオフ状態にしたとき、トランジスタQ1のベ
ース回路を遮断してトランジスタQ1をオフに
し、これによつて整流平滑出力を遮断することが
できるから、電源スイツチS3として電流容量の小
さいものを使用することができる。
In the embodiment shown in Fig. 2, all the rectified and smoothed output flows through the power switch S2 , so a switch with a large current capacity must be used as the power switch S2 . switch
When S 3 is turned off, the base circuit of transistor Q 1 is cut off, transistor Q 1 is turned off, and the rectified and smoothed output can be cut off. things can be used.

以上のように、本発明によれば電源スイツチを
オンオフした瞬間からミユーテイングをかけるこ
とができるから、即ち、電源スイツチをオンした
時には電源スイツチのオフ端子に設けたコンデン
サの両端電圧がミユーテイング駆動回路を動作さ
せ、電源スイツチをオフした時には電源トランジ
スタの出力端の電圧がミユーテイング駆動回路を
動作させるので、困難な定数設定を行わなくても
確実なミユーテイング動作を行わせることができ
る。また電源投入後の定常状態においては、時定
数回路のコンデンサが電源ラインから完全に分離
されるから、減電圧時に誤つてミユーテイング回
路が動作するという問題も全く生じない。さらに
従来のように複雑なミユーテイング制御回路を用
いる必要がないから、回路構成面でもコスト面で
も著しく有利になる。
As described above, according to the present invention, muting can be applied from the moment the power switch is turned on and off. That is, when the power switch is turned on, the voltage across the capacitor provided at the OFF terminal of the power switch is applied to the muting drive circuit. When the power supply transistor is operated and the power switch is turned off, the voltage at the output terminal of the power transistor operates the muting drive circuit, so that a reliable muting operation can be performed without having to set difficult constants. Furthermore, in a steady state after power is turned on, the capacitor of the time constant circuit is completely isolated from the power supply line, so there is no problem of the muting circuit erroneously operating when the voltage is reduced. Furthermore, since there is no need to use a complicated muting control circuit as in the prior art, it is extremely advantageous in terms of circuit configuration and cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例の回路図、第2図、第3図は本
発明の第1、第2の実施例の回路図である。 1……電源プラグ、2……整流平滑回路、3…
…レギユレータ、4……DC出力端子、6……ミ
ユーテイング駆動回路、7,8……電力増幅器、
9,10……スピーカ、L,R……信号伝送ライ
ン、T……電源トランス、S2,S3……電源スイツ
チ、a……オフ端子、b……コモン端子、c……
オン端子、C5,R7……時定数回路を構成するコ
ンデンサおよび抵抗。
FIG. 1 is a circuit diagram of a conventional example, and FIGS. 2 and 3 are circuit diagrams of first and second embodiments of the present invention. 1...power plug, 2...rectifier smoothing circuit, 3...
...Regulator, 4 ... DC output terminal, 6 ... Muting drive circuit, 7, 8 ... Power amplifier,
9, 10...Speaker, L, R...Signal transmission line, T...Power transformer, S2 , S3 ...Power switch, a...Off terminal, b...Common terminal, c...
On terminal, C 5 , R 7 ... Capacitor and resistor that make up the time constant circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 電源トランスの二次側に接続された直流電源
回路の出力端をコモン端子に、機器の信号処理回
路の電源端をオン端子に接続したシヨーテイング
タイプの電源スイツチと、信号伝送ラインを断続
するようにしたミユーテイング駆動回路と、上記
電源スイツチがオフ状態のときに電源回路の出力
でミユーテイング駆動回路を働かせるように電源
スイツチのオフ端子にミユーテイング駆動回路を
接続する抵抗器と、電源スイツチをオンしたとき
に電源スイツチのオフ端子にミユーテイング駆動
回路をしばらく働かすように時定数回路を設けた
コンデンサとを備えたミユーテイング回路。
1. Connect the signal transmission line to a switching type power switch that connects the output end of the DC power circuit connected to the secondary side of the power transformer to the common terminal and the power end of the signal processing circuit of the device to the on terminal. a resistor for connecting the muting drive circuit to the off terminal of the power switch so that the muting drive circuit operates with the output of the power supply circuit when the power switch is in the off state, and a resistor for connecting the muting drive circuit to the off terminal of the power switch, and A muting circuit equipped with a capacitor provided with a time constant circuit so that the muting drive circuit operates for a while at the off terminal of the power switch.
JP3180980A 1980-03-12 1980-03-12 Muting circuit Granted JPS56128003A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3180980A JPS56128003A (en) 1980-03-12 1980-03-12 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3180980A JPS56128003A (en) 1980-03-12 1980-03-12 Muting circuit

Publications (2)

Publication Number Publication Date
JPS56128003A JPS56128003A (en) 1981-10-07
JPS6128251B2 true JPS6128251B2 (en) 1986-06-30

Family

ID=12341414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3180980A Granted JPS56128003A (en) 1980-03-12 1980-03-12 Muting circuit

Country Status (1)

Country Link
JP (1) JPS56128003A (en)

Also Published As

Publication number Publication date
JPS56128003A (en) 1981-10-07

Similar Documents

Publication Publication Date Title
US5636288A (en) Standby power circuit arrangement
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
CA2059411C (en) Circuit for suppressing white noise in received voice
JPH0438167B2 (en)
US3828267A (en) Muting circuit
JPS6127714B2 (en)
JPS6128251B2 (en)
US2233199A (en) Signal detecting system
US3961202A (en) Power supply circuit for use with an electrostatic transducer
US4297595A (en) Signal regenerating circuit with improved input-output isolation
US2950356A (en) Radio-phonograph circuits
US4856058A (en) Office line interface circuits
US3144611A (en) Reflex amplifier circuit with reduction of minimum yolume contrl play-through effect
JPS5941642Y2 (en) Transmission/reception switching signal generation circuit
JPS604305Y2 (en) Muting circuit
US4435621A (en) Speech direction detection circuits for telephone communication devices
JPH035928Y2 (en)
US4833703A (en) On-hook control circuit for answering machine
JPH0339929Y2 (en)
US4412353A (en) Mixing circuit
JPS626725Y2 (en)
JPS634420B2 (en)
JPS5912834Y2 (en) Antenna transmission/reception high frequency switching circuit
JPH0215379Y2 (en)
JP3525480B2 (en) Sidetone reduction circuit