JPS61277929A - Electrochromic display element - Google Patents

Electrochromic display element

Info

Publication number
JPS61277929A
JPS61277929A JP60119819A JP11981985A JPS61277929A JP S61277929 A JPS61277929 A JP S61277929A JP 60119819 A JP60119819 A JP 60119819A JP 11981985 A JP11981985 A JP 11981985A JP S61277929 A JPS61277929 A JP S61277929A
Authority
JP
Japan
Prior art keywords
transistor
electrode
drain electrode
thin film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60119819A
Other languages
Japanese (ja)
Inventor
Hidekazu Ando
英一 安藤
Kenji Matsuhiro
憲治 松廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP60119819A priority Critical patent/JPS61277929A/en
Publication of JPS61277929A publication Critical patent/JPS61277929A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To connect surely the drain electrode of the 1st transistor and the gate electrode of the 2nd transistor so that the sure insulation is made possible by forming the title element in such a manner that the positional relation of the source electrode and drain electrode with a gate electrode viewed from a substrate varies with the 1st thin film transistor and the 2nd thin film transistor. CONSTITUTION:The drain electrode 31 of the 1st TR is connected electrically to the 2nd gate electrode of the 2nd TR. The drain electrode 25 of the 2nd TR is connected electrically to a display picture electride 5. The 1st TR is made into the reverse stagger structure in which the gate electrode 23 exists on the lower side of the source electrode 30 and the drain electrode 31. The 2nd TR is made into the co-planar structure in which the gate electrode 32 exists on the side upper than the source electrode 24 and the drain electrode 25. The direct electrical connection of the drain electrode of the 1st TR and the gate electrode of the 2nd TR is thus made possible without using contact through-holes and the reliability is improved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電気化学的酸化還元反応により1着消色を示す
エレクトロクロミック表示素子に関し、更に詳しくは表
示画素ごとに薄膜トランジスタを付加してなるアクティ
ブマトリクス駆動型のエレクトロクロミック表示素子に
関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an electrochromic display element that exhibits one-color/discoloration by an electrochemical redox reaction, and more specifically relates to an electrochromic display element that exhibits one-color/discoloration by an electrochemical redox reaction. The present invention relates to a matrix-driven electrochromic display element.

[従来の技術1 エレクトロクロミック表示素子は、第2図に示す構成を
有し、ガラス、プラスチック等の透明基板lの上に形成
された透明電極2およびエレクトロクロミック物質3よ
り成る表示電極基板と凹部を有する基板4上に形成され
た電極5と対向電極6より成るガラス、プラスチック。
[Prior art 1] An electrochromic display element has the configuration shown in FIG. 2, and includes a display electrode substrate consisting of a transparent electrode 2 and an electrochromic substance 3 formed on a transparent substrate l made of glass, plastic, etc., and a recessed portion. glass or plastic, consisting of an electrode 5 and a counter electrode 6 formed on a substrate 4 having a

セラミック、金属等の対向電極基板とを対向配置させ、
これら両基板間に電解質7と、必要により背景板8とを
封入して得られる。
A counter electrode substrate made of ceramic, metal, etc. is placed facing each other,
It is obtained by sealing an electrolyte 7 and, if necessary, a background plate 8 between these two substrates.

このような表示−非岑は、対向電極に対して。Such display - non-response to the counter electrode.

表示電極を負(または正)にして電圧を印加すると、エ
レクトロクロミック物質は、還元(または酸化)されて
着色状態となる。これとは逆に、対向電極に対して、表
示電極を正(または負)にして電圧を印加すると1表示
は消去状態にもどる。
When the display electrode is made negative (or positive) and a voltage is applied, the electrochromic substance is reduced (or oxidized) and becomes colored. On the contrary, if a voltage is applied to the counter electrode by making the display electrode positive (or negative), the 1 display returns to the erased state.

第3図はエレクトロクロミック物質である非晶質酸化タ
ングステン薄膜を用いた表示素子の着、消色の応答時間
と、印加電圧との関係を示すものである。 8m C/
ctn’の着色電荷密度に対して、−1,0Vから−2
,2Vの負の電圧印加により。
FIG. 3 shows the relationship between the response time of coloring and decoloring of a display element using an amorphous tungsten oxide thin film, which is an electrochromic substance, and the applied voltage. 8m C/
-1,0V to -2 for colored charge density of ctn'
, by applying a negative voltage of 2V.

非晶質酸化タングステン薄膜が透明の状態から青色へと
変化する速さは、通常500■secから50m5ec
の範囲である。また、−0,2Vから+1.0Vの電圧
印加によりこれを消去する時の速さは、通常300ma
ecから50s+sacの範囲の値をとる。
The speed at which an amorphous tungsten oxide thin film changes from a transparent state to a blue color is usually 500 sec to 50 m5 ec.
is within the range of Also, the speed when erasing this by applying a voltage from -0.2V to +1.0V is usually 300ma.
Values range from ec to 50s+sac.

ここで、着色時の応答時間が無限大となる電圧VOOは
1着色状態にある非晶質酸化タングステン薄膜の持つ起
電力により、外部から印加した電圧V(X)とエレクト
ロク扇ツク表示素子の示す逆起電力とがつり合う状態に
対応している。
Here, the voltage VOO at which the response time becomes infinite during coloring is determined by the electromotive force of the amorphous tungsten oxide thin film in the 1-colored state, which is caused by the voltage V(X) applied from the outside and the electromagnetic fan display element. This corresponds to a state in which the back electromotive force shown in FIG.

エレクトロクロミック材料が一般に示すこの起電力は1
着色の程度と共に増大する。エレクトロクロミック表示
素子を用いて1時分側駆動を行なう場合に、この起電力
が大きな障碍となっている。すなわち、着色状態にある
表示画素と、消色状態にある表示画素とが、XYマトリ
ックス型の電極配置において、互いに接続されている場
合には、着色状態の表示画素から消色状態の表示画素へ
と電荷の移動が起き、両者が共に中間的な着色状態へと
変化する。
This electromotive force that electrochromic materials generally exhibit is 1
Increases with degree of coloration. This electromotive force is a major hindrance when performing one-hour side drive using an electrochromic display element. In other words, when a display pixel in a colored state and a display pixel in a decolored state are connected to each other in an XY matrix type electrode arrangement, the display pixel in a colored state goes from a display pixel in a decolored state to a display pixel in a decolored state. A charge movement occurs, and both change to an intermediate colored state.

こうした、エレクトロクロミック表示素子の持つ基本的
な欠点を補い、時分割駆動によるドツトマトリックス型
の表示装置を得る方法として、表示画素ごとにトランジ
スタなどのtrs動素子を付加する方法が知られている
。第4図において、 11は行電極、 12は列電極、
13は表示画素、14はトランジスタを示す、かかる表
示画素を駆動するには、行電極を19インごとに駆動し
、この時選択されたライン上の表示画素の対応する列電
極には、同時に表示画素の着色又は消色に対応した信号
が印加される。
As a method of compensating for these basic drawbacks of electrochromic display elements and obtaining a dot matrix type display device by time-division driving, a method of adding a TRS dynamic element such as a transistor to each display pixel is known. In FIG. 4, 11 is a row electrode, 12 is a column electrode,
13 indicates a display pixel, and 14 indicates a transistor. To drive such display pixels, the row electrodes are driven every 19 inches, and at this time, the corresponding column electrodes of the display pixels on the selected line are simultaneously A signal corresponding to coloring or decoloring the pixel is applied.

一方、各画素にトランジスタを1個ずつ付加し、線順次
走査により書き込んだり、消去したりする場合は、走査
ライン数が増加すると、エレクトロクロミック材料の応
答が遅いため。
On the other hand, if one transistor is added to each pixel and writing or erasing is performed by line sequential scanning, the response of the electrochromic material becomes slower as the number of scanning lines increases.

全画素を表示するのに時間がかかるようになる。これを
克服するために、第5図で示すように各画素にトランジ
スタを2個ずつ付加し、第1のトランジスタ15のドレ
イン電極を第2のトランジスタ1Bのゲート電極に接続
し、第1のトランジスタを高速でアドレスして。
It takes time to display all pixels. In order to overcome this, two transistors are added to each pixel as shown in FIG. 5, the drain electrode of the first transistor 15 is connected to the gate electrode of the second transistor 1B, and the first transistor address at high speed.

tJIJ2のトランジスタのゲート電位を制御し。Controls the gate potential of the transistor tJIJ2.

これで第2のトランジスタのON、OFFを決めたあと
、パワーパスライン17に接続されたパワーライン1B
に電圧を印加して全画面を同時に表示する所謂面順次駆
動が考案されている。この方式では、動作方法からも分
るように同上!着消色することはできない。
After deciding whether to turn on or off the second transistor, connect the power line 1B connected to the power path line 17.
A so-called screen sequential drive has been devised in which the entire screen is displayed simultaneously by applying a voltage to the screen. In this method, as you can see from the way it works, ditto! It cannot be colored or erased.

いずれにしろ表示容量の多いドツトマトリクス表示をエ
レクトロクロミック表示素子を用いて行なう場合は、各
表示画素に少なくとも1個のトランジスタが必要になる
。このトランジスタは単結晶やガラス基板の上に形成さ
れるが、サイズの制約がなく、コスト面でも有利なガラ
ス基板上に形成される例が多い、半導体層としては、プ
ラズマCVD法による非晶質シリコンあるいは減圧CV
D法による多結晶シリコンなどが用いられる。
In any case, when performing a dot matrix display with a large display capacity using an electrochromic display element, at least one transistor is required for each display pixel. This transistor is formed on a single crystal or glass substrate, but in many cases it is formed on a glass substrate, which has no size restrictions and is advantageous in terms of cost. Silicon or reduced pressure CV
Polycrystalline silicon made by the D method is used.

トランジスタのソース電極、ゲート電極、ドレイン電極
は、低抵抗でエツチングの容易なアルミニウムが主に利
用されている0表示画素電極は1通常スズをドーピング
した酸化インジウム(ITO)で形成され、 Si3N
4.5i02 、5iONなどの絶縁膜にあけられたコ
ンタクトホールを通してドレイン電極と接続されている
0表示画素電極の上には酸化タングステン、酸化モリブ
デンなどのエレクトロクロミック材料が形成される。
The source, gate, and drain electrodes of transistors are mainly made of aluminum, which has low resistance and is easy to etch.0Display pixel electrodes are usually made of indium oxide (ITO) doped with tin, and Si3N.
An electrochromic material such as tungsten oxide or molybdenum oxide is formed on the 0 display pixel electrode which is connected to the drain electrode through a contact hole made in an insulating film such as 4.5i02 or 5iON.

各画素にこのような薄膜トランジスタを組み込んだ表示
電極基板と対向電極を組み込んだ対向電極基板とを対向
配置させシールしたあと、過塩素酸リチウムなどのリチ
ウム塩を炭酸プロピレンなどの非水溶媒に溶解した電解
液を注入してドツトマトリクス表示可能なエレクトロク
ロミック表示素子が作製される。
A display electrode substrate incorporating such a thin film transistor in each pixel and a counter electrode substrate incorporating a counter electrode were placed facing each other and sealed, and then a lithium salt such as lithium perchlorate was dissolved in a nonaqueous solvent such as propylene carbonate. An electrochromic display element capable of displaying a dot matrix is produced by injecting an electrolytic solution.

[発明の解決しようとする闇題点] ドツトマトリクス型のエレクトロクロミック表示をする
方法には、各表示画素を個別に動作させるスタティック
方式か、薄膜トランジスタなどのスイッチング素子を利
用するアクティブ方式の二通りがある。前者はリード取
り出しの数が多くなるため、表示容量の点で限界がある
。後者の方式は表示容量につい(は問題ない、しかし電
荷制御型の素子であるエレクトロクロミック表示素子で
は1画素の着消色に時間ががかるため、1画素に1個の
トランジスタでは操作ライン数が多い場合に全画面を表
示するだめの時間が長くな丞すいう問題がある。このた
め各画素に2個のトランジスタを付加して面順次駆動す
る方式が考案されている。
[Dark problem to be solved by the invention] There are two methods for producing a dot matrix type electrochromic display: a static method in which each display pixel is operated individually, and an active method in which switching elements such as thin film transistors are used. be. The former has a limit in terms of display capacity because the number of leads to be taken out is large. The latter method has no problem with regard to display capacity, but with electrochromic display elements, which are charge-controlled elements, it takes time to color or erase one pixel, so one transistor per pixel requires a large number of operating lines. In some cases, there is a problem in that it takes a long time to display the entire screen.For this reason, a method has been devised in which two transistors are added to each pixel and the pixels are sequentially driven.

各画素に2個のトランジスタを付加するダブルトランジ
スタ方式では第5図に示すように第1のトランジスタの
ドレイン電極と第2のトランジスタのゲート電極を電気
的に接続する必要が生じる。これをなすために層間絶縁
膜にコンタクトホールをあけることになるが、この工程
で居間絶縁膜に発生するピンホールが原因となり、その
後に堆積する配線と絶縁膜の下に既に形成しである配線
間で短絡が多発するという問題点を有していた。
In the double transistor method in which two transistors are added to each pixel, it is necessary to electrically connect the drain electrode of the first transistor and the gate electrode of the second transistor, as shown in FIG. In order to do this, contact holes must be made in the interlayer insulating film, but pinholes are generated in the interlayer insulating film during this process, and the wiring that will be deposited afterwards and the wiring that has already been formed under the insulating film are the cause of this. The problem was that short circuits frequently occurred between the two.

この短絡欠陥の単位面積当りの確率は1元来層間絶縁膜
が有しているピンホールによる欠陥の確率より1桁〜3
桁程度大きいことが確かめられている。従って、短絡欠
陥の多いのはフォトレジストの欠陥に起因したものであ
ると考えられている。いずれにしても第1のトランジス
タのドレイン電極と第2のトランジスタのゲート電極を
確実につなぐことj、層間の短絡がなく、シっかりと絶
縁がとれる構造及び製法が強く求められている。
The probability of short-circuit defects per unit area is 1 to 3 orders of magnitude higher than the probability of defects due to pinholes in the interlayer insulating film.
It has been confirmed that it is several orders of magnitude larger. Therefore, it is believed that the large number of short-circuit defects is caused by defects in the photoresist. In any case, there is a strong demand for a structure and manufacturing method that reliably connects the drain electrode of the first transistor and the gate electrode of the second transistor, and that provides solid insulation without short circuits between layers.

[問題点を解決するための手段] 本発明は、前述の問題点を解決すべくなされたもので、
絶縁性基板上に形成された複数個のエレクトロクロミッ
ク表示画素と、この表示画素ごとに付加された2個の薄
膜トランジスタを有し、該2個の薄膜トランジスタのう
ち第1の薄膜トランジスタのドレイン電極と第2の薄膜
トランジスタのゲート電極とが互いに電気的に接続され
ており、さらに第2の薄膜トランジスタのドレイン電極
はエレクトロクロミック表示画素に接続されているエレ
クトロクロミック表示素子において、ゲート電極に対す
るソース電極とドレイン電極の基板からみた位置関係が
、第1の薄膜トランジスタと第2のS膜トランジスタで
異なることを特徴とするエレクトロクロミック表示素子
を提供するものである。
[Means for Solving the Problems] The present invention has been made to solve the above-mentioned problems.
It has a plurality of electrochromic display pixels formed on an insulating substrate, and two thin film transistors added to each display pixel, and the drain electrode of the first thin film transistor and the second thin film transistor of the two thin film transistors are provided. In an electrochromic display element, the gate electrodes of the second thin film transistor are electrically connected to each other, and the drain electrode of the second thin film transistor is connected to the electrochromic display pixel. The present invention provides an electrochromic display element characterized in that a first thin film transistor and a second S film transistor have different positional relationships when viewed from above.

薄膜トランジスタの構造としては、ゲート電の位置関係
により、第6図(a)〜(d)に示すように4種類の構
造があり、(a)コープレーナ型、(b)スタガー型及
びこれらの反転構造の(C)逆コープレーナ型、(d)
逆スタガー型がある。なおこれらの図中39はゲート電
極、40はソース電極、41はドレイン電極、42は半
導体層を示している。
There are four types of structures for thin film transistors, as shown in Figures 6(a) to (d), depending on the positional relationship of gate electrodes: (a) coplanar type, (b) staggered type, and their inverted structure. (C) inverse coplanar type, (d)
There is a reverse stagger type. In these figures, 39 is a gate electrode, 40 is a source electrode, 41 is a drain electrode, and 42 is a semiconductor layer.

本発明では、第1の薄膜トランジスタのドレイン電極と
第2のVivトランジスタのゲート電極を電気的に接続
しているため、これらの2個のQlli)ランジスタの
ゲート電極に対するソース電極とドレイン電極の位置関
係を逆にするものであり、具体的には薄膜トランジスタ
の組み合せとしては(a)と(C)、(a)と(d)及
び(b)と(C)、(b)と(d)の4種類があり、他
のプロセス条件との兼ねあいで適当に選択することがで
き、いずれを第1の簿膜トランジスタとしてもよい0例
えば、第1の薄膜トランジスタをコープレーナ型とすれ
ば、第2の薄膜トランジスタは逆t−にコープレーナ型
か逆スタガー型にし、第1のvisトランジスタを逆ス
タガー型とすれば、第2の薄膜トランジスタはコープレ
ーナ型かスタガー型とされればよい。
In the present invention, since the drain electrode of the first thin film transistor and the gate electrode of the second Viv transistor are electrically connected, the positional relationship between the source electrode and the drain electrode with respect to the gate electrode of these two transistors is Specifically, the combinations of thin film transistors are (a) and (C), (a) and (d), (b) and (C), and (b) and (d). There are several types of thin film transistors, which can be selected appropriately in consideration of other process conditions, and any of them may be used as the first thin film transistor.For example, if the first thin film transistor is a coplanar type, the second thin film transistor If the first vis transistor is a coplanar type or an inverted stagger type, and the first vis transistor is an inverted stagger type, the second thin film transistor may be a coplanar type or a stagger type.

なお、半導体層に非晶質シリコンを用い、一方の半導体
層、特には第2の%jg)ランシフタの半導体層をレー
ザー等により再結晶化させて多結晶シリコンとして利用
する場合には、再結晶化する半導体層を有する薄膜トラ
ンジスタをコーブレーナ型となるようにすることが製造
プロセス上有利となる。
Note that when amorphous silicon is used for the semiconductor layer and one semiconductor layer, especially the semiconductor layer of the second run shifter, is recrystallized by a laser or the like and used as polycrystalline silicon, recrystallization is required. It is advantageous in terms of the manufacturing process to form a thin film transistor having a semiconductor layer of a coplanar type.

t51図(a)〜(C)は本発明のエレクトロクロミッ
ク表示素子の代表例の1画素の拡大平面図(a)とその
AA’面断面図(b)と BB′面断面図(C)を示す
Figures t51 (a) to (C) are an enlarged plan view (a) of one pixel of a typical example of the electrochromic display element of the present invention, its AA' cross-sectional view (b), and its BB' cross-sectional view (C). show.

図において、21は第2のトランジスタの半導体層、2
2はゲートライン、23は第1のトランジスタのゲート
電極、24は第2のトランジスタのソース電極、25は
第2のトランジスタのドレイン電極、28はパワーライ
ン、27は層間絶縁膜、28は第1のト」(ンジスタの
半導体層、28はソースライン、30は第1のトランジ
スタのソース電極、31は第1のトランジスタのドレイ
ン電極、32は第2のトランジスタのゲート電極、33
は第2のトランジスタのドレイン電極と表示画素電極と
のコンタクトホール、34はパワーラインとパワーパス
ラインとのコンタクトホール、35は表示画素電極、3
Bはパワーラインとパワーパスラインとのコンタクト部
分、37はパー、シベーション膜、38はエレクトロク
ロミック物質を示している。
In the figure, 21 is the semiconductor layer of the second transistor;
2 is a gate line, 23 is a gate electrode of the first transistor, 24 is a source electrode of the second transistor, 25 is a drain electrode of the second transistor, 28 is a power line, 27 is an interlayer insulating film, and 28 is a first transistor. 28 is a source line, 30 is a source electrode of the first transistor, 31 is a drain electrode of the first transistor, 32 is a gate electrode of the second transistor, 33
3 is a contact hole between the drain electrode of the second transistor and the display pixel electrode; 34 is a contact hole between the power line and the power pass line; 35 is the display pixel electrode;
Reference numeral B indicates a contact portion between the power line and the power pass line, 37 indicates a purge film, and 38 indicates an electrochromic material.

図からも明らかなように、第1のトランジスタのドレイ
ン電極31が、第2のトランジスタのゲート電極と電気
的に接続されており、第2のトランジスタのドレイン電
極25が表示画素電極35と電気的に接続されており、
かつこの例においては、第1のトランジスタが逆スタガ
ー構造であり、ゲート電極23がソース電極30とドレ
イン電極31に対して下側にあり、第2のトランジスタ
がコープレーナ構造であり、ゲート電極32がソース電
極24とドレ」電極25よりも上側にある。
As is clear from the figure, the drain electrode 31 of the first transistor is electrically connected to the gate electrode of the second transistor, and the drain electrode 25 of the second transistor is electrically connected to the display pixel electrode 35. is connected to
In addition, in this example, the first transistor has an inverted staggered structure, the gate electrode 23 is located below the source electrode 30 and the drain electrode 31, the second transistor has a coplanar structure, and the gate electrode 32 is located below the source electrode 30 and the drain electrode 31. It is located above the source electrode 24 and drain electrode 25.

このように、ilのトランジスタのゲート電極に対する
ソース電極、ドレイン電極の位置関係を、第2のトラン
ジスタのゲート電極に対するソース電極、ドレイン電極
の位置関係と逆にすることにより、第1のトランジスタ
のドレイン電極と第2のトランジスタのゲート電極とを
コタクトホールを使用せずに直接電気接続でき、信頼性
が向上する。
In this way, by reversing the positional relationship of the source electrode and drain electrode with respect to the gate electrode of the transistor il to the positional relationship of the source electrode and drain electrode with respect to the gate electrode of the second transistor, the drain of the first transistor The electrode and the gate electrode of the second transistor can be directly electrically connected without using a contact hole, improving reliability.

薄膜トランジスタの半導体層としては特に限定されない
が、非晶質シリコン、多結晶シリコン、 CdSeなど
が主に用いられる0M間絶縁膜として、 5i02.5
ii4.5iONなどが、配線材料としてはAI、 C
r、Ni、 No、 Ta  等の金属が使われる。
Although not particularly limited as a semiconductor layer of a thin film transistor, amorphous silicon, polycrystalline silicon, CdSe, etc. are mainly used as an insulating film between 0M and 5i02.5.
ii4.5iON etc., but the wiring material is AI, C
Metals such as r, Ni, No, and Ta are used.

本発明のエレクトロクロミック物質としては、特に限定
されるものではないが、非晶質醸化タングステン、酸化
モリブデン、酸化バナジウム、酸化チタニウム、酸化ニ
オビウム、酸化イリジウムなどの酸化物や、こ視且の複
合体からなるもの、あるいは、有機ビオロゲン化合物、
希土類シフタロジアニン、プルシアンブルー等の遷移金
属の混合原子価錯体、ポリチオフェン・ポリピロール等
の導電性高分子材料が用いられる。
The electrochromic substance of the present invention is not particularly limited, but includes oxides such as amorphous tungsten, molybdenum oxide, vanadium oxide, titanium oxide, niobium oxide, and iridium oxide, and macroscopic composites. or organic viologen compounds,
Rare earth sifthalodianine, mixed valence complexes of transition metals such as Prussian blue, and conductive polymer materials such as polythiophene and polypyrrole are used.

電解質は固体電解質、電解液とも利用が可能であり、用
途に応じて使いわけられる。固体電解質の例としては、
 Sin、 5i02. CaF2. MgF2゜Zr
O2、丁a205等の無機絶縁材料の多孔質体と、これ
に吸蔵された水分とからなる薄膜、β−A1203.R
bAg41s、 Li3N 等ニ代表すtLルー’!H
IM イオン導電体材料およびイオン導電性ポリマーが
挙げられ、電解液としては各種の無Ja酸、有機酸や、
LiCl0a、 LiBFa、 LiAlCl4. L
iPF6.LiAsF6などの塩をプロピレンカーボネ
ート、γ−ブチロラクトン、アセトニトリル等に溶解さ
せて得られる非水電解液が用いられ得る。
The electrolyte can be used as either a solid electrolyte or an electrolytic solution, and can be used depending on the purpose. Examples of solid electrolytes include:
Sin, 5i02. CaF2. MgF2゜Zr
β-A1203, a thin film consisting of a porous body of an inorganic insulating material such as O2, ChA205, and moisture occluded therein. R
bAg41s, Li3N, etc. tL Lou'! H
IM ion conductor materials and ion conductive polymers are mentioned, and the electrolyte includes various Ja-free acids, organic acids,
LiCl0a, LiBFa, LiAlCl4. L
iPF6. A nonaqueous electrolyte obtained by dissolving a salt such as LiAsF6 in propylene carbonate, γ-butyrolactone, acetonitrile, or the like may be used.

対向電極、背景板、対向電極基板等は、公知の材料、形
状のものが使用できる。
For the counter electrode, background plate, counter electrode substrate, etc., known materials and shapes can be used.

対向電極としては、カーボンあるいはカニ弧ンにMnO
2などの減極剤を加えたもの、背景板としては多孔質セ
ラミックス板、対向電極としてはガラス、セラミックス
、プラスチックなどが使われる。
As the counter electrode, MnO on carbon or carbon
A porous ceramic plate is used as the background plate, and glass, ceramics, plastic, etc. are used as the counter electrode.

[作用] 本発明は、1画素に2つのトランジスタを有するダブル
トランジスタ型のエレクトロクロミック表示素子におい
て第1のトランジスタと第2のトランジスタの構造の組
合せを適当に選ぶことによって、具体的にはコープレー
ナ型と逆スタガー型、コープレーナ型と逆コープレーナ
型、スタガー型と逆スタガー型、及びスタガー型と逆コ
ープレーナ型といった組合せをすることにより、第1の
トランジスタのドレイン電極と第2のトランジスタのゲ
ート車種を同時形成することを特徴としている0組合せ
可能なトランジスタ構造は第6図より明らかなように基
板に対してゲート電極及びソース電極とドレイン電極の
積層順番が異なっている。このためあら直上め第1のト
ランジスタのドレイン電極と第2のトランジスタのゲー
ト電極の形成を同時にし、且つ相互を接続するように設
計しておくことができる。このようにしておけば、居間
絶縁膜にその接続のためのコンタクトホールをあけなく
て済み、結果としてこの工程で惹起される短絡欠陥もな
くなることになり、信頼性が向上する。
[Function] The present invention specifically provides a coplanar type electrochromic display element by appropriately selecting a combination of structures of a first transistor and a second transistor in a double transistor type electrochromic display element having two transistors in one pixel. By combining combinations such as and reverse stagger type, coplanar type and reverse coplanar type, stagger type and reverse stagger type, and stagger type and reverse coplanar type, the drain electrode of the first transistor and the gate type of the second transistor can be connected at the same time. As is clear from FIG. 6, in the transistor structure that is characterized by the fact that it can be formed in zero combinations, the stacking order of the gate electrode, source electrode, and drain electrode is different with respect to the substrate. Therefore, it is possible to form the drain electrode of the first transistor and the gate electrode of the second transistor at the same time and to connect them to each other. By doing this, it is not necessary to make a contact hole for connection in the living room insulating film, and as a result, short-circuit defects caused in this process are eliminated, and reliability is improved.

[実施例] ガラス基板上に510211g、次いで非晶質シリコン
膜をプラズマCVD法により連続してそれぞれ1000
人と2000人堆積した後、非晶質シリコンを第1図2
1に示すようにパターニングして第2のトランジスタの
半導体層とした8次いでAIをEB蒸着にて3000人
堆積しパターニングしてゲートライン22、第1の薄膜
トランジスタ(以後TFT 1と略す)のゲート電極2
3.第2の薄膜トランジスタ(以後TF〒2と略す)の
ソース電極24、TFT2のドレイン電極25、及びパ
ワーライン2Bを形成した。
[Example] 510,211 g of amorphous silicon film was deposited on a glass substrate, and then 1,000 g of each amorphous silicon film was sequentially deposited on a glass substrate by plasma CVD.
After depositing 2,000 people, the amorphous silicon was deposited in Figure 1 and 2.
1 was patterned to form the semiconductor layer of the second transistor. 8 Next, 3000 layers of AI were deposited by EB evaporation and patterned to form the gate line 22 and the gate electrode of the first thin film transistor (hereinafter abbreviated as TFT 1). 2
3. A source electrode 24 of a second thin film transistor (hereinafter abbreviated as TF2), a drain electrode 25 of TFT2, and a power line 2B were formed.

次に層間結晶の5iON膜2″7を3000人堆積して
から、再度非晶質シリコンを堆植しパターニングして第
1のトランジスタの半導体層28とした0次いで、AI
を3000人堆積した後パターニングしてソースライン
29、TFT 1のソース電極30、7FT 1のドレ
イン電極31、及びTFT 2のゲート電極32を形成
した0次にコタクトホール33、34と周辺のリード取
り出し部分の絶縁膜を取り除いた後、表示画素電極35
とパワーライン間のコンタクト部分36をリフトオフ法
で形成した。
Next, 3000 layers of interlayer crystal 5iON film 2''7 were deposited, and then amorphous silicon was deposited and patterned to form the semiconductor layer 28 of the first transistor.
After depositing 3,000 layers, patterning was performed to form the source line 29, the source electrode 30 of TFT 1, the drain electrode 31 of 7FT 1, and the gate electrode 32 of TFT 2. Zero-order contact holes 33, 34 and peripheral leads were formed. After removing the insulating film at the extraction portion, the display pixel electrode 35
A contact portion 36 between the power line and the power line was formed by a lift-off method.

感光性ポリイミドを用い表示画素電極と周辺のリード取
り出し部分以外を覆いパッシベーション膜37とした。
A passivation film 37 was formed by using photosensitive polyimide to cover the area other than the display pixel electrode and the peripheral lead extraction portion.

最後に酸化タングステンによるエレクトロクロミック物
質38を表示画素部分に形成して、薄膜トランジスタ付
きのエレクトロクロミック表示素子基板を作成した。
Finally, an electrochromic material 38 made of tungsten oxide was formed in the display pixel portion to create an electrochromic display element substrate with thin film transistors.

このようにして作成して基板の短絡欠陥の発生率は、絶
縁膜自体の有する欠陥発生率と同じで、非常に小さいも
のであった。この欠陥レベルは層間絶縁膜の膜厚7と工
程の改良でなくすことができる範囲と考えられている。
The incidence of short-circuit defects in the substrate thus prepared was the same as that of the insulating film itself, and was very small. This defect level is considered to be within the range that can be eliminated by improving the thickness of the interlayer insulating film and improving the process.

実施例では、感光性ポリイミドをパッシベーショイ1漠
を用いたが、5i02. Sin、 5iONでも何ら
問題ない、またコープレーナと逆スタガー構造の組合せ
た例をあげたが、これに限定されることもないことは明
らかである。
In the examples, a photosensitive polyimide of 5i02. There is no problem with Sin or 5iON, and although an example of a combination of a coplanar and an inverted stagger structure has been given, it is clear that the structure is not limited to this.

[発明の効果] 各画素にgjI8!トランジスタを2個付加して所謂面
順次駆動を行なうエレクトロクロミック表示素子は従来
第1のトランジスタと第2のトランジスタを接続するた
めに層間絶縁膜にコンタクトホールをあけていた。しか
し、この穴あけ工程で惹起されるピンホールが原因で短
絡欠陥が極端に増加していた。このため実際に表示素子
をつくって駆動しても短絡が多く側底実用に耐えないも
のであった。
[Effect of the invention] gjI8 for each pixel! Conventionally, in an electrochromic display element that includes two transistors and performs so-called field sequential driving, a contact hole is formed in an interlayer insulating film to connect a first transistor and a second transistor. However, the number of short-circuit defects has increased significantly due to pinholes caused by this drilling process. For this reason, even if a display element was actually manufactured and driven, there were many short circuits and the display element was not suitable for practical use.

本発明では、第1のトランジスタと第2のトランジスタ
の構造を適当に選ぶことにより、TFT 1のドレイン
電極とTFT2のゲートした、このためTFT 1のド
レイン電極と TFT 2のゲート電極間のコンタクト
ホールが不要となり、居間絶縁膜の穴あけ工程で発生し
ていたピンホールに因る短絡欠陥を零にすることが可能
となり1層間絶縁膜の本来の性能を維持することができ
るようになった。
In the present invention, by appropriately selecting the structures of the first transistor and the second transistor, the drain electrode of TFT 1 and the gate of TFT 2 are formed. is no longer necessary, and it is now possible to eliminate short-circuit defects caused by pinholes that occur during the drilling process of the living room insulation film, making it possible to maintain the original performance of the single-layer insulation film.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a):本発明の薄膜トランジスタが付加された
表示画素の平面図 第1図(b):第1図のA−A’断面図(第2のトラン
ジスタ) 第1図(C):第1図のB−B゛断面図(第1のトラン
ジスタ) 第2図 :エレクトロクロミック表示素子の断面図  
    4 第3図 :エレクトロクロミック表示素子の応答時間と
印加電圧の関係をあら れすグラフ 第4図 :各画素に薄膜トランジスタを1個付加したア
クティブマトリクモ木 の回路図 第5図 :各画素にQl漠トランジスタを2個付加した
アクティブマトリクス型 の回路図 第6図(a):コープレーナ型トランジスタの断面図 第6図(b)ニスタガ−型トランジスタ′の断面図m 
6 図(c) :逆コープレーナ型トランジスタの断面
図 第6図(d):逆スタガー型トランジスタの断面図 1  透明基板 2  透明電極 3.38  エレクトロクロミック(EC)物質4  
凹部を有する基板 5  電極 6  対向電極 7  電解液 8  背景板 12.29  ソース(電極)ライン 13、   表示画素 14トランジスタ 15   第1のトランジスタ 1B   第2のトランジスタ 17   パワーパスライン 18.28  パワーライン 21   第2のトランジスタの半導体層23   第
1のトランジスタのゲート電極24   第2のトラン
ジスタのソース電極25   第2のトランジスタのド
レイン電極27.43  層間絶縁膜 28  Mlのトランジスタの半導体層30   第1
のトランジスタのソース電極31   第1のトランジ
スタのドレイン電極32   第2のトランジスタのゲ
ート電極33   wS2のトランジスタのドレイン電
極と表示画素とのコタクトホール 34   パワーラインとパワーパスラインとのコンタ
紀;トホール 35   表示画素電極 3B   パワーラインとパワーパスラインとのコンタ
クト部分 37   パッシベーション膜 38   ゲート電極 40    ソース電極 41    ドレイン電極 42   半導体層 第   1  1¥I   r6ノ 第 1 図(の 第2図 第 3 図 り戸ガロ嘴1 n  (ylでルト) 第 4 図 第 6図 (α)             (b)(C)   
      td) 手続7山IE書 昭和60年7月4日
FIG. 1(a): A plan view of a display pixel to which the thin film transistor of the present invention is added. FIG. 1(b): A sectional view taken along line AA' in FIG. 1 (second transistor) FIG. 1(C): BB cross-sectional view in Figure 1 (first transistor) Figure 2: Cross-sectional view of electrochromic display element
4 Figure 3: A graph showing the relationship between the response time and applied voltage of an electrochromic display element. Figure 4: A circuit diagram of an active matrix spider tree with one thin film transistor added to each pixel. Figure 5: A graph showing the relationship between the response time and applied voltage of an electrochromic display element. Circuit diagram of active matrix type with two transistors added Figure 6(a): Cross-sectional view of coplanar type transistor Figure 6(b) Cross-sectional view of Nystagger type transistor'
6 Figure (c): Cross-sectional view of an inverted coplanar transistor Figure 6 (d): Cross-sectional view of an inverted staggered transistor 1 Transparent substrate 2 Transparent electrode 3.38 Electrochromic (EC) material 4
Substrate 5 having a recessed part Electrode 6 Counter electrode 7 Electrolyte 8 Background plate 12.29 Source (electrode) line 13, Display pixel 14 Transistor 15 First transistor 1B Second transistor 17 Power pass line 18.28 Power line 21 Semiconductor layer 23 of the second transistor 23 Gate electrode 24 of the first transistor Source electrode 25 of the second transistor Drain electrode 27.43 of the second transistor Interlayer insulating film 28 Semiconductor layer 30 of the Ml transistor
Source electrode 31 of the first transistor Drain electrode 32 of the second transistor Gate electrode 33 Contact hole 34 between the drain electrode of the transistor wS2 and the display pixel Contact hole 35 between the power line and the power pass line Display pixel electrode 3B Contact part 37 between power line and power pass line Passivation film 38 Gate electrode 40 Source electrode 41 Drain electrode 42 Semiconductor layer 1 1 n (rut in yl) Fig. 4 Fig. 6 (α) (b) (C)
td) Seven Procedures IE Book July 4, 1985

Claims (2)

【特許請求の範囲】[Claims] (1)絶縁性基板上に形成された複数個のエレクトロク
ロミック表示画素と、この表示画素ごとに付加された2
個の薄膜トランジスタを有し、該2個の薄膜トランジス
タのうち第1の薄膜トタランジスタのドレイン電極と第
2の薄膜トタランジスタのゲート電極とが互いに電気的
に接続されており、さらに第2の薄膜トランジスタのド
レイン電極はエレクトロクロミック表示画素に接続され
ているエレクトロクロミック表示素子において、ゲート
電極に対するソース電極とドレイン電極の基板からみた
位置関係が、第1の薄膜トランジスタと第2の薄膜トラ
ンジスタで異なることを特徴とするエレクトロクロミッ
ク表示素子。
(1) A plurality of electrochromic display pixels formed on an insulating substrate, and 2 pixels added to each display pixel.
of the two thin film transistors, the drain electrode of the first thin film transistor and the gate electrode of the second thin film transistor are electrically connected to each other, and the drain electrode of the second thin film transistor is electrically connected to each other. is an electrochromic display element connected to an electrochromic display pixel, characterized in that the positional relationship of the source electrode and the drain electrode with respect to the gate electrode as seen from the substrate is different between a first thin film transistor and a second thin film transistor. display element.
(2)エレクトロクロミック物質が非晶質タングステン
である特許請求の範囲第1項記載のエレクトロクロミッ
ク表示素子。
(2) The electrochromic display element according to claim 1, wherein the electrochromic substance is amorphous tungsten.
JP60119819A 1985-06-04 1985-06-04 Electrochromic display element Pending JPS61277929A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60119819A JPS61277929A (en) 1985-06-04 1985-06-04 Electrochromic display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60119819A JPS61277929A (en) 1985-06-04 1985-06-04 Electrochromic display element

Publications (1)

Publication Number Publication Date
JPS61277929A true JPS61277929A (en) 1986-12-08

Family

ID=14771029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119819A Pending JPS61277929A (en) 1985-06-04 1985-06-04 Electrochromic display element

Country Status (1)

Country Link
JP (1) JPS61277929A (en)

Similar Documents

Publication Publication Date Title
US7858983B2 (en) Electrochromic display with current drive circuit
US6992808B2 (en) Electrochromic display device and electrodeposition-type display device
KR100500147B1 (en) The organic electro-luminescence device and method for fabricating of the same
US7369295B2 (en) Electrochromic display
US20070109218A1 (en) Display apparatus and display element driving method
KR20040046173A (en) The organic electro-luminescence device and method for fabricating of the same
CN103155019A (en) Thin film transistor array device, el display panel, el display apparatus, method for manufacturing thin film transistor array device, and method for manufacturing el display panel
US7830582B2 (en) Electrochromic display
JP2575052B2 (en) Liquid crystal display device
JP2004004811A (en) Organic electroluminescent device and method of manufacturing the same
JP4568157B2 (en) Display device
JP2568857B2 (en) Active matrix substrate
JPS61277929A (en) Electrochromic display element
JPS6227722A (en) Electrochromic display element
US8395611B2 (en) Active-matrix electronic display comprising diode based matrix driving circuit
EP2312386A1 (en) Passive-matrix electrochromic display device
JPS61292671A (en) Electrochromic display element
JPH0711631B2 (en) Liquid crystal display manufacturing method
JPS61292183A (en) Electrochromic display element
JPS61173287A (en) Electrochromic display body
JP2695635B2 (en) Liquid crystal display
JPS614030A (en) Electrochromic display device
JPS61128280A (en) Electrochromic display unit
JPS61259232A (en) Electrochromic display element
JPS612184A (en) Electrochromic display