JPS61262339A - Buffer management system - Google Patents

Buffer management system

Info

Publication number
JPS61262339A
JPS61262339A JP60104275A JP10427585A JPS61262339A JP S61262339 A JPS61262339 A JP S61262339A JP 60104275 A JP60104275 A JP 60104275A JP 10427585 A JP10427585 A JP 10427585A JP S61262339 A JPS61262339 A JP S61262339A
Authority
JP
Japan
Prior art keywords
buffer
partial
standard
buffers
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60104275A
Other languages
Japanese (ja)
Inventor
Yuichi Iwazawa
岩沢 勇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60104275A priority Critical patent/JPS61262339A/en
Publication of JPS61262339A publication Critical patent/JPS61262339A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve the utilizing efficiency of a buffer by forming plural partial buffers having a smaller storage capacity from an idle standard buffer if a standare buffer having a prescribed storage capacity causes congestion in a system having plural data storage buffers and using the partial buffers for data storage with less information quantity. CONSTITUTION:A standard buffer management section 11 uses a buffer management table 42 to manage the utilizing state of the standard buffer having a prescribed storage capacity and when the degree of use of the standard buffer reaches a predetermined specified value or over, a buffer split management section 12 extracts the standard buffer in idle state from an idle standard buffer matrix 21 and connects it to a split utilization buffer management matrix 43 to form plural partial buffers having a smaller storage capacity. A partial buffer management section 13 uses an idle partial buffer matrix 44 to manage the partial buffers in the idle state. That is, when the degree of use of a standard buffer reaches a specified value or over, plural data with a small information quantity are stored in one standard buffer to imp[rove the utilizing efficiency of the buffers.

Description

【発明の詳細な説明】 〔概要〕 複数のデータ格納用バッファを有するシステムにおいて
、所定の記憶容量を有する標準バッファが輻幀して来た
場合に、空き標準バッファから記憶容量の小さい複数の
部分バッファを作成し、情報量の少ないデータ格納用に
使用することにより、バッファの利用効率を向上させる
ものである。
[Detailed Description of the Invention] [Summary] In a system having a plurality of data storage buffers, when a standard buffer with a predetermined storage capacity becomes congested, multiple portions with smaller storage capacity are allocated from the free standard buffer. By creating a buffer and using it to store data with a small amount of information, the efficiency of buffer usage is improved.

〔産業上の利用分野〕[Industrial application field]

本発明はパケット交換システム等において、データを格
納するバッファの有効利用を図るバッファ管理方式に関
する。
The present invention relates to a buffer management method for effectively utilizing a buffer for storing data in a packet switching system or the like.

例えばパケット交換機においては、通信回線に対し送受
信するパケットを一旦格納するバッファが、複数設けら
れている。
For example, in a packet switch, a plurality of buffers are provided to temporarily store packets to be sent to and received from a communication line.

各パケットが有する情報量は、例えばデータパケットに
おいては128バイト程度、制御用パケットにおいては
数バイト程度と、パケットの種類により大きく変化する
The amount of information that each packet has varies greatly depending on the type of packet, for example, about 128 bytes for a data packet and about several bytes for a control packet.

従ってパケット交換機等においては、各種のパケットを
格納する複数のバッファの利用効率を極力向上させる手
段の実現が強く要望される。
Therefore, in packet switching equipment and the like, there is a strong demand for means for improving the utilization efficiency of a plurality of buffers for storing various packets as much as possible.

〔従来の技術〕[Conventional technology]

第4図はこの種のパケット交換機における従来あるバッ
ファ管理方式の一例を示す図であり、第5図は第4図に
おける空き標準バッファ行列の一例を示す図である。
FIG. 4 is a diagram showing an example of a conventional buffer management system in this type of packet switching equipment, and FIG. 5 is a diagram showing an example of an empty standard buffer matrix in FIG. 4.

第4図において、中央制御装置1は、回線制御装置2を
介して通信面′4a3に対し送受信するパケットを、記
憶装置4内に設けた標準バッフyBOに一旦格納する。
In FIG. 4, the central control device 1 temporarily stores packets transmitted and received to and from the communication surface '4a3 via the line control device 2 in a standard buffer yBO provided in the storage device 4.

中央制御装置1は、未だパケットを格納していない空き
標準バッファB0を空き標準バッファ行列41に連結し
、先頭アドレスabOおよび最終アドレスat0を用い
て管理する。
The central control device 1 connects the free standard buffer B0 that has not yet stored a packet to the free standard buffer matrix 41, and manages it using the start address abO and the end address at0.

各標準バッファB6は第5図に示す如く、空き標準バッ
ファ行列41上の連結先アドレスを格納するリンク領域
LAaと、空塞情報等を格納する状態表示領域CA、と
、実際にパケットの情報を格納するパケットデータ格納
領域DA、とを具備している。パケットデータ格納領域
D A oの記憶容量は、当該パケット交換機が送受信
する各種パケットの中で、最も個数の多いデータパケッ
ト(情報量128バイト)を対象とし、−律に約130
バイトに設定されている。
As shown in FIG. 5, each standard buffer B6 has a link area LAa for storing a destination address on the free standard buffer matrix 41, a status display area CA for storing empty/busy information, etc. A packet data storage area DA is provided. The storage capacity of the packet data storage area DAo is approximately 130 bytes, which targets the largest number of data packets (128 bytes of information) among the various packets sent and received by the packet switch.
It is set to byte.

中央制御装置1は、任意の通信回線3に対し送受信すべ
きパケットが発生すると、空き標準バッファ行列41の
先頭アドレスa1゜を参照し、空き状態にある標準バッ
ファB0を抽出して発生したパケットを格納し、空き標
準バッファ行列41の先頭アドレスah・等、空き標準
バッファ行列41の連結状態を更新する。
When a packet to be transmitted/received to/from any communication line 3 is generated, the central control unit 1 refers to the head address a1 of the free standard buffer matrix 41, extracts the standard buffer B0 in the free state, and sends the generated packet. and updates the connection state of the free standard buffer matrix 41, such as the start address ah. of the free standard buffer matrix 41.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上の説明から明らかな如く、従来あるバッファ管理方
式においては、中央制御装置1は総てのパケットを、そ
れぞれ標準バッファB0に格納していた。従って数バイ
ト程度の情報量しか持たぬ制御パケットによっても、約
130バイトの記憶容量を有する標準バッファB0が占
有されることとなり、情報量の少ないパケットの割合が
増加すると、バッファの利用効率を低下させる欠点があ
った。
As is clear from the above description, in the conventional buffer management system, the central controller 1 stores all packets in the standard buffer B0. Therefore, the standard buffer B0, which has a storage capacity of about 130 bytes, is occupied even by control packets that contain only a few bytes of information, and as the proportion of packets with a small amount of information increases, the buffer usage efficiency decreases. There was a drawback.

かかる欠点を改善する為に、記憶容量の異なる標準バッ
ファB0を複数種類準備し、パケットの情報量に応じて
使い分けることも考慮されるが、各種パケットの発生比
率は変化する為に、複数種類の標準バッファBoを設け
ることが却って標準バッファB0の使用効率を低下させ
る恐れもあり、的確な改善策とはならない。
In order to improve this drawback, it is considered to prepare multiple types of standard buffers B0 with different storage capacities and use them according to the amount of information in the packet. However, since the generation ratio of each type of packet changes, Providing the standard buffer Bo may actually reduce the usage efficiency of the standard buffer B0, and is not an accurate improvement measure.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の原理を示す図である。 FIG. 1 is a diagram showing the principle of the present invention.

第1図において、中央制御装置lには、標準バッファ管
理部11、バッファ分割管理部12および部分バッファ
管理部13が設けられ、また記憶装置4にはバッファ管
理テーブル42、分割利用バッファ管理行列43および
空き部分バッファ行列44が設けられている。
In FIG. 1, the central control device l is provided with a standard buffer management section 11, a buffer division management section 12, and a partial buffer management section 13, and the storage device 4 is provided with a buffer management table 42, a division usage buffer management matrix 43, etc. and an empty part buffer matrix 44 are provided.

〔作用〕[Effect]

標準バッファ管理部11は、予め定められた記憶容量を
有する標準バッファの使用状況をバッファ管理テーブル
42により管理し、標準バッファの使用程度が予め定め
られた規定値以上となった場合に、バッファ分割管理部
12が空き標準バッファ行列21がら空き状態にある標
準バッファを抽出して分割利用バッファ管理行列43に
連結し、記憶容量の小さい複数の部分バッファを作成す
る。
The standard buffer management unit 11 manages the usage status of a standard buffer having a predetermined storage capacity using a buffer management table 42, and divides the buffer when the usage level of the standard buffer exceeds a predetermined value. The management unit 12 extracts standard buffers in a free state from the free standard buffer matrix 21 and connects them to the divided usage buffer management matrix 43 to create a plurality of partial buffers with small storage capacities.

以後空き状態にある部分バッファは、部分バッファ管理
部13が空き部分バッファ行列44により管理する。
Thereafter, the partial buffers in the empty state are managed by the partial buffer management unit 13 using the empty partial buffer matrix 44.

即ち本発明によれば、標準バッファの使用程度が規定値
以上となった場合には、情報量の少ないデータはそれぞ
れ部分バッファに格納される為、−個の標準バッファで
複数の情報量の少ないデータが格納されることとなり、
バッファの使用効率が向上する。
In other words, according to the present invention, when the usage level of the standard buffer exceeds the specified value, data with a small amount of information is stored in a partial buffer. The data will be stored,
Improves buffer usage efficiency.

なお標準バッファの使用が規定値未満の場合には、標準
バッファの侭で使用される為、部分バッファ作成に伴う
負荷の増加が当該システムの能力低下を惹起する恐れは
無い。
Note that if the usage of the standard buffer is less than the specified value, it will be used in addition to the standard buffer, so there is no risk that the increase in load associated with the creation of the partial buffer will cause a decrease in the performance of the system.

〔実施例〕〔Example〕

以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第2図および第3図は本発明の一実施例によるバッファ
管理方式を示す図である。なお、全図を通じて同一符号
は同一対象物を示す。
FIGS. 2 and 3 are diagrams illustrating a buffer management scheme according to an embodiment of the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

第1図乃至第3図において、記憶装置4内には予め定め
られた記憶容量(例えば約130バイト)を有する複数
の標準バッファB0が設けられ、空き状態にある標準バ
ッファB0は、第4図におけると同様に空き標準バッフ
ァ行列41に連結されている。
1 to 3, a plurality of standard buffers B0 having a predetermined storage capacity (for example, about 130 bytes) are provided in the storage device 4, and the standard buffer B0 in an empty state is shown in FIG. It is connected to the free standard buffer matrix 41 as in .

バッファ管理テーブル42内には、標準バッファB0の
総個数fl&、使用標準バッファ個数n0い空き標準バ
ッファ個数no!、規定比率rおよび規定個数n、(w
ntXr)が蓄積される。
In the buffer management table 42, the total number of standard buffers B0 is fl&, the number of used standard buffers is n0, and the number of free standard buffers is no! , specified ratio r and specified number n, (w
ntXr) is accumulated.

中央制御装置1内の標準バッファ管理部11は、バッフ
ァ管理テーブル42を監視し、使用標準バッファ個数r
lllbが規定個数nr以上となると、バッファ分割管
理部12を起動する。
The standard buffer management unit 11 in the central control device 1 monitors the buffer management table 42 and determines the number of standard buffers in use r.
When lllb becomes equal to or greater than the specified number nr, the buffer division management unit 12 is activated.

バッファ分割管理部12は、空き標準バッファ行列41
から標準バッファB0を抽出して分割利用バッファ管理
行列43に連結する。(以後分割利用バッファ管理行列
43に連結された標準バッファB0を分割利用バッファ
B、と称する。)バッファ分割管理部12は、分割利用
バッファ管理行列43に連結した分割利用バッファB、
の状態表示領域CA、に分割利用状態を示す情報を設定
し、またパケットデータ格納領域DA、に4個の部分バ
ッファB2と、使用個数領域NAとを作成する。 各部
分バッファB2には、標準バッファB、と同様にリンク
領域LAX、状態表示領域CA2およびパケットデータ
格納領域DA、+が設けられ、更に分割利用バッファB
、の先頭アドレスが格納される親アドレス領域AAが設
けられる。また使用個数領域NAには、分割利用バッフ
ァB、内の使用部分バッファ個数nikが格納される。
The buffer division management unit 12 stores an empty standard buffer matrix 41.
The standard buffer B0 is extracted from and connected to the divided usage buffer management matrix 43. (Hereinafter, the standard buffer B0 connected to the divided buffer management matrix 43 will be referred to as the divided buffer B.) The buffer division management unit 12 stores the divided buffer B0 connected to the divided buffer management matrix 43,
Information indicating the divided usage status is set in the status display area CA, and four partial buffers B2 and a usage number area NA are created in the packet data storage area DA. Each partial buffer B2 is provided with a link area LAX, a status display area CA2, and a packet data storage area DA, + in the same way as the standard buffer B.
A parent address area AA is provided in which the first address of , is stored. Further, the number of used partial buffers nik in the divided use buffer B is stored in the used number area NA.

空き状態にある部分バッファB2は、標準パンツ1B0
と同様に空き部分バッファ行列44に連結される。
The empty partial buffer B2 is the standard pants 1B0.
Similarly, it is connected to the free part buffer matrix 44.

かかる状態で、中央制御装置1は、任意の通信回線4に
対し送受信すべき情報量の少ないパケット(例えば制御
パケット)が発生すると、部分バッファ管理部13を起
動する。
In this state, when a packet with a small amount of information (for example, a control packet) to be transmitted/received to/from any communication line 4 is generated, the central control device 1 activates the partial buffer management section 13 .

部分バッファ管理部13は、空き部分バッファ行列44
の先頭アドレスah□を参照し、空き状態にある部分バ
ッファB2を抽出して発生したパケットを格納し、空き
部分バッファ行列44の先頭アドレスah!等、空き部
分バッファ行列44の連結状態を更新する。
The partial buffer management unit 13 stores an empty partial buffer matrix 44.
The empty partial buffer B2 is extracted and the generated packet is stored by referring to the starting address ah□ of the empty partial buffer matrix 44, and the starting address ah! etc., the connection state of the free part buffer matrix 44 is updated.

空き部分バッファ行列44に連結されている部分バッフ
ァB2が総て占有された場合には、バッファ分割管理部
12は更に空き標準バッファ行列41から標準バッファ
B0を抽出し、分割利用バッファB+ として分割利用
バッファ管理行列43に連結し、前述と同様に4個の部
分バッファBXを作成して空き部分バッファ行列44に
連結する。
When the partial buffers B2 connected to the free partial buffer matrix 44 are all occupied, the buffer division management unit 12 further extracts the standard buffer B0 from the free standard buffer matrix 41, and divides and uses it as the divided use buffer B+. It is connected to the buffer management matrix 43, and similarly to the above, four partial buffers BX are created and connected to the free partial buffer matrix 44.

第2図においては、3個の分割利用バッファB1が分割
利用バッファ管理行列43に連結され、第一の分割利用
バッファ(以後Bllと表示する、以下同様)において
は第二および第四の部分バッファ(以後B!ltおよび
BZI4と表示する、以下同様)が使用状態にあり、分
割利用バッファB、□においては部分バッファB2□4
のみが使用状態にあり、分割利用バッファB1ffにお
いては部分バッファBzz+ 、Bt3zおよびB t
’J4が使用状態にあり、空き部分バッファ行列44に
は部分バッファB□r 、BztIs Bztt 、B
zsz 、Bzz+およびB2□が連結されている。従
って各分割利用バッファB、乃至811内の使用個数領
域NAに格納されている使用部分バッファ個数nzbは
、それぞれ2.1および3−に設定されている。
In FIG. 2, three divided buffers B1 are connected to the divided buffer management matrix 43, and in the first divided buffer (hereinafter referred to as Bll, the same applies hereinafter), the second and fourth partial buffers are connected to the divided buffer management matrix 43. (hereinafter referred to as B!lt and BZI4, the same applies hereinafter) is in use, and in the divided use buffer B, □, partial buffer B2□4
Only partial buffers Bzz+, Bt3z and Bt are in use, and in the divided buffer B1ff, partial buffers Bzz+, Bt3z and Bt
'J4 is in use, and the free partial buffer matrix 44 has partial buffers B□r, BztIs Bztt, B
zsz, Bzz+ and B2□ are connected. Therefore, the number of used partial buffers nzb stored in the used number area NA of each divided use buffer B to 811 is set to 2.1 and 3-, respectively.

かかる状態で、部分バッファB2□4が解放されると、
部分バッファ管理部13は解放された部分バッファB 
!!4を空き部分バッファ行列44に連結し、部分バッ
ファB 114内の親アドレス領域AAを参照して分割
利用バフファBlz内の使用個数領域NAに格納されて
いる使用部分バッファ個数nzb(=1)から1を減じ
、0に更新する。
In this state, when partial buffer B2□4 is released,
The partial buffer management unit 13 stores the released partial buffer B.
! ! 4 to the free partial buffer matrix 44, and refer to the parent address area AA in the partial buffer B 114 to obtain the number of used partial buffers nzb (=1) stored in the used number area NA in the divided use buffer Blz. Subtract 1 and update to 0.

バッファ分割管理部12は、分割利用バッファBIz内
の使用個数領域NAに格納されている使用部分バッファ
個数n。が0となり、分割利用バッファBl!内の総て
の部分バッフアロ2□1乃至B2□4が空き状態となっ
たことを識別し、分割利用バフファB、を内の状態表示
領域CA6に設定されている分割利用状態を示す情報を
抹消して標準バッファB0に復元し、分割利用バッファ
管理行列43から抽出して空き標準バッファ行列41に
連結し、空き標準バッファ行列41および分割利用バッ
ファ管理方式43を更新すると共に、標準バッファB0
に復元した分割利用バッファI3+tの先頭アドレスを
部分バッファ管理部13に通知する。
The buffer division management unit 12 calculates the number n of used partial buffers stored in the usage number area NA in the divided usage buffer BIz. becomes 0, and the divided use buffer Bl! Identifies that all partial buffers 2□1 to B2□4 in B are now free, and deletes the information indicating the split use status set in the status display area CA6 of the split use buffer B. and restores it to the standard buffer B0, extracts it from the divided use buffer management matrix 43 and connects it to the free standard buffer matrix 41, updates the free standard buffer matrix 41 and the divided use buffer management method 43, and restores the standard buffer B0 to the standard buffer B0.
The partial buffer management unit 13 is notified of the starting address of the divided use buffer I3+t restored.

部分バッファ管理部13は、空き部分バッファ行列44
に連結されている各部分パンツ7B2の中から、バッフ
ァ分割管理部12から伝達された分割利用バッファBl
!の先頭アドレスを親アドレス領域AAに格納している
部分バッファBttl乃至B。4を空き部分バッファ行
列44から切離し、空き部分バッファ行列44を第3図
に示す状態に更新する。
The partial buffer management unit 13 stores an empty partial buffer matrix 44.
The divided usage buffer Bl transmitted from the buffer division management unit 12 is selected from among the partial pants 7B2 connected to the
! Partial buffers Bttl to B store the start addresses of in the parent address area AA. 4 is separated from the free part buffer matrix 44, and the free part buffer matrix 44 is updated to the state shown in FIG.

以上の説明から明らかな如く、本実施例によれば、バッ
ファ管理テーブル42内の使用標準バッファ個数n6b
が規定個数n1以上となると、空き標準バッファB0か
ら4個の部分バッファB!が作成され、制御パケット等
の情報量の少ないパケットの格納に使用される。従って
1個の標準バッファB0で情報量の少ないパケットが4
個迄格納されることとなり、標準バッファB、の使用効
率が向上する。
As is clear from the above explanation, according to this embodiment, the standard number of buffers used in the buffer management table 42 is n6b.
becomes the specified number n1 or more, four partial buffers B! from the free standard buffer B0 are added. is created and used to store packets with a small amount of information such as control packets. Therefore, one standard buffer B0 can handle 4 packets with a small amount of information.
Thus, the usage efficiency of the standard buffer B is improved.

なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えば標準バッファB、から作成される部分バ
ッファBオの個数は4個に限定されることは無く、他に
幾多の変形が考慮されるが、何れの場合にも本発明の効
果は変わらない。また本発明の対象とするシステムは、
パケット交換システムに限定されぬことは言う迄も無い
Note that FIGS. 2 and 3 are only one embodiment of the present invention, and the number of partial buffers B, created from standard buffer B, for example, is not limited to four; Many modifications may be considered, but the effects of the present invention remain the same in any case. Furthermore, the system targeted by the present invention is
Needless to say, the present invention is not limited to packet switching systems.

〔発明の効果〕 ゛ 以上、本発明によれば、前記システムにおいて、標準バ
ッファの使用程度が規定値以上となった場合には、情報
量の少ないデータはそれぞれ部分バッファに格納される
為、−個の標準バッファで複数の情報量の少ないデータ
が格納されることとなり、バッファの使用効率が向上す
る。
[Effects of the Invention] As described above, according to the present invention, in the system, when the degree of use of the standard buffer exceeds the specified value, data with a small amount of information is stored in the partial buffer, so that - A plurality of pieces of data with a small amount of information can be stored in one standard buffer, improving buffer usage efficiency.

なお標準バッファの使用が規定値未満の場合には、標準
バッファの侭で使用される為、部分バッファ作成に伴う
負荷の増加が当該システムの能力低下を惹起する恐れは
無い。
Note that if the usage of the standard buffer is less than the specified value, it will be used in addition to the standard buffer, so there is no risk that the increase in load associated with the creation of the partial buffer will cause a decrease in the performance of the system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理を示す図、第2図および第3図は
本発明の一実施例によるバッファ管理方式を示す図、第
4図は従来あるバッファ管理方式の一例を示す図、第5
図は第4図における空き標準バッファ行列の一例を示す
図である。 図において、1は中央制御装置、2は回線制御装置、3
は通信回線、4は記憶装置、11は標準バッファ管理部
、12はバッファ分割管理部、13は部分バッファ管理
部、41は空き標準バッファ行列、42はバッファ管理
テーブル、43は分割利用バッファ管理行列、44は空
き部分バッファ行列、B、は標準バッファ、B1は分割
利用バッファ、B、は部分バッファ、n、は総個数、n
うbは使用標準バッファ個数、n114は空き標準バッ
ファ個数、rは規定比率、n、は規定個数、を示す。 小発明^原理と月1 茅 1 口 小央日片の爽す社4リリΣホク図 茅  2I!0 へ発り月/1更方ヒ改1jとホi盾1 を 3  胆
FIG. 1 is a diagram showing the principle of the present invention, FIGS. 2 and 3 are diagrams showing a buffer management method according to an embodiment of the present invention, FIG. 4 is a diagram showing an example of a conventional buffer management method, and FIG. 5
The figure is a diagram showing an example of the free standard buffer matrix in FIG. 4. In the figure, 1 is a central control device, 2 is a line control device, and 3 is a central control device.
is a communication line, 4 is a storage device, 11 is a standard buffer management unit, 12 is a buffer division management unit, 13 is a partial buffer management unit, 41 is an empty standard buffer matrix, 42 is a buffer management table, and 43 is a divided usage buffer management matrix , 44 is a free partial buffer matrix, B is a standard buffer, B1 is a divided buffer, B is a partial buffer, n is the total number, n
ub indicates the number of standard buffers in use, n114 indicates the number of free standard buffers, r indicates the specified ratio, and n indicates the specified number. Small Invention ^ Principle and Month 1 Kaya 1 Kuchikoohibe no Soushusha 4 Lily Σ Hoku Zu Kaya 2I! 0 Departing month / 1 Harakatahi Kai 1j and Hui shield 1 3 bile

Claims (1)

【特許請求の範囲】 それぞれ情報量の異なるデータを格納する複数のバッフ
ァを有するシステムにおいて、 予め定められた記憶容量を有する複数の標準バッファ(
B_0)の使用状況を管理する手段(11、42)と、 該標準バッファ(B_0)の使用程度が予め定められた
規定値以上となった場合に、空き状態にある前記標準バ
ッファ(B_0)から記憶容量の小さい複数の部分バッ
ファ(B_2)を作成する手段(12)と、 空き状態にある前記部分バッファ(B_2)を管理する
手段(13、44)とを設けることを特徴とするバッフ
ァ管理方式。
[Claims] In a system having a plurality of buffers each storing data of different amounts of information, a plurality of standard buffers each having a predetermined storage capacity (
means (11, 42) for managing the usage status of the standard buffer (B_0), when the usage level of the standard buffer (B_0) exceeds a predetermined value, A buffer management method comprising means (12) for creating a plurality of partial buffers (B_2) with small storage capacity, and means (13, 44) for managing the partial buffers (B_2) in an empty state. .
JP60104275A 1985-05-16 1985-05-16 Buffer management system Pending JPS61262339A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60104275A JPS61262339A (en) 1985-05-16 1985-05-16 Buffer management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60104275A JPS61262339A (en) 1985-05-16 1985-05-16 Buffer management system

Publications (1)

Publication Number Publication Date
JPS61262339A true JPS61262339A (en) 1986-11-20

Family

ID=14376371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60104275A Pending JPS61262339A (en) 1985-05-16 1985-05-16 Buffer management system

Country Status (1)

Country Link
JP (1) JPS61262339A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204749A (en) * 1995-01-23 1996-08-09 Nec Corp Buffer management method for packet exchange
JPH0964918A (en) * 1995-08-29 1997-03-07 Nec Software Ltd Buffer management system in communication controller
WO2006015908A1 (en) * 2004-08-05 2006-02-16 Robert Bosch Gmbh Method for storing messages in a message memory and corresponding message memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204749A (en) * 1995-01-23 1996-08-09 Nec Corp Buffer management method for packet exchange
JPH0964918A (en) * 1995-08-29 1997-03-07 Nec Software Ltd Buffer management system in communication controller
WO2006015908A1 (en) * 2004-08-05 2006-02-16 Robert Bosch Gmbh Method for storing messages in a message memory and corresponding message memory

Similar Documents

Publication Publication Date Title
US10382362B2 (en) Network server having hardware-based virtual router integrated circuit for virtual networking
US9294304B2 (en) Host network accelerator for data center overlay network
US11297012B2 (en) Packet processing system, method and device having reduced static power consumption
EP0993635B1 (en) Method and apparatus for dynamic queue sizing
US20180139134A1 (en) Method and apparatus for processing operation request in storage system
KR100817676B1 (en) Method and apparatus for dynamic class-based packet scheduling
CN104067578B (en) Dynamic load leveling without packet reordering
US7606141B2 (en) Implementing N-way fast failover in virtualized Ethernet adapter
US8266344B1 (en) Recycling buffer pointers using a prefetch buffer
US20060155770A1 (en) System and method for time-based allocation of unique transaction identifiers in a multi-server system
JP2007325271A (en) Switch, switching method, and logic apparatus
JP2009265778A (en) Virtual server
US20020016883A1 (en) Method and apparatus for allocating and de-allocating consecutive blocks of memory in background memory management
US10419370B2 (en) Hierarchical packet buffer system
US7783696B2 (en) Aggregating service processors as a cluster
US9063841B1 (en) External memory management in a network device
US20050144413A1 (en) Method and apparatus utilizing non-uniformly distributed DRAM configurations and to detect in-range memory address matches
TW421942B (en) ATM switch circuit capable of increasing use efficiency of address memory, and ATM switch circuit controlling method
JPS61262339A (en) Buffer management system
US9590926B2 (en) Global random early detection packet dropping based on available memory
US20200296059A1 (en) Computer remote indirect memory access system
US20210034559A1 (en) Packet Processing Device and Packet Processing Method
US9727512B1 (en) Identical packet multicast packet ready command
JP2001223742A (en) Method and apparatus for cell buffer protection in case of congestion
US10069767B1 (en) Method of dynamically allocating buffers for packet data received onto a networking device