JPS61259172A - Speed detection system - Google Patents
Speed detection systemInfo
- Publication number
- JPS61259172A JPS61259172A JP10044285A JP10044285A JPS61259172A JP S61259172 A JPS61259172 A JP S61259172A JP 10044285 A JP10044285 A JP 10044285A JP 10044285 A JP10044285 A JP 10044285A JP S61259172 A JPS61259172 A JP S61259172A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- pulse
- sine wave
- signal
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Linear Or Angular Velocity Measurement And Their Indicating Devices (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回転体や移動体の速度を検出する速度検出方
式に関し、更に詳しくは、回転体あるいは寝動体に取付
けられ、回転体又は移動体の速度に比例した周波数であ
って、互いに900位相差をもった2つの正弦波信号を
出力する正弦波エンコーダを用いた速度検出方式に関す
るものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a speed detection method for detecting the speed of a rotating body or a moving body. This invention relates to a speed detection method using a sine wave encoder that outputs two sine wave signals having a frequency proportional to the speed of the body and having a phase difference of 900 degrees.
第5図はモータの速e制御全行なう場合の一般的な構成
ブロック図である。図中、(1)はサーボアンプ、(2
)はサーボアンプ(1)からの出力に基づシ翫てモータ
(3)に与えるパワーを制御する駆動部、(4)はモー
タ(3)のモータ軸に取付けられ、回転数に対応したア
ナログ′底圧vrb k出力するタコジェネレータのよ
うな速度検出器である。FIG. 5 is a general configuration block diagram when all motor speed control is performed. In the figure, (1) is a servo amplifier, (2
) is a drive unit that controls the power given to the motor (3) based on the output from the servo amplifier (1), and (4) is an analog drive unit that is attached to the motor shaft of the motor (3) and that corresponds to the rotation speed. 'It is a speed detector like a tacho generator that outputs bottom pressure vrbk.
このような構成の速度制御回路は、速度検出器(4)か
らのアナログ底圧vfbが速度設定底圧vrefに対応
する一定値となるように、モータ(3)の速度を制御し
ている。The speed control circuit configured as described above controls the speed of the motor (3) so that the analog bottom pressure vfb from the speed detector (4) becomes a constant value corresponding to the speed setting bottom pressure vref.
ところで・最近は、速度検出器(4)としてlコシエネ
レータに代り、パルス列信号を出力する光学式エンコー
ダあるいはホール素子等を応用した磁気式エンコーター
が用いられるようになってきた。By the way, recently, an optical encoder that outputs a pulse train signal or a magnetic encoder using a Hall element or the like has come to be used as the speed detector (4) instead of the l-cosienerator.
第6図及び第7図は、速度検出器としてパルス列信号を
出力するエンコーダを用いる場会の、検出方式を説明す
るための波形図である。第6図において、 Ca)は速
度検出器からのパルス列信号であり、(b)Viサンプ
リング周期を示す。第6図の方式は、パルス列信号のサ
ンプリングlxΔtr=t2−1、 )間におけるパル
ス数Nを計数することによって速度全測定する。すなわ
ち、モーク1回転で出力される速度検出器からのパルス
aをMとすると、モータ回転数nば、
n = −(r、 p、 s )
△t−M
となる。FIGS. 6 and 7 are waveform diagrams for explaining a detection method when an encoder that outputs a pulse train signal is used as a speed detector. In FIG. 6, Ca) is the pulse train signal from the speed detector, and (b) Vi shows the sampling period. In the method shown in FIG. 6, the total speed is measured by counting the number of pulses N during sampling of the pulse train signal lxΔtr=t2-1, ). That is, if the pulse a from the speed detector output per one rotation of the motor is M, then the motor rotation speed n is n=-(r, p, s) Δt-M.
第7図において、(a)は速度検員器からのパルス列信
号であり、(C)はこのパルス列信号の繰り返し周期T
を示す時間巾である。また(d)に、水晶発損器等によ
り出力される周期Toのクロックパルスを示す。第7図
の方式は、パルス列信号のパルス周期Tt−クロックパ
ルスfcによって計数するものテ、パルス周期Tfl、
この間のクロックパルスの計数値上?LQとすれば、
T = ’ro X tz(1
となる。捷た、モータ回転数、ハ、
となる。In FIG. 7, (a) is the pulse train signal from the speed checker, and (C) is the repetition period T of this pulse train signal.
This is the time span that indicates. Further, (d) shows a clock pulse with a period To output from a crystal oscillator or the like. The method shown in FIG. 7 counts by the pulse period Tt of the pulse train signal - the clock pulse fc, the pulse period Tfl,
What about the count of clock pulses during this period? If LQ, then T = 'ro X tz (1).
この様な従来の各方式において、第6図の方式に、低速
になった時、Δを間の計測パルス数が少なくなったり無
くなったりするので、Δtを大きくする必要があるが、
Δを金大きくすると、応答性が悪化するという問題があ
る。In each of these conventional methods, when the speed becomes low, the number of measurement pulses between Δ decreases or disappears, so it is necessary to increase Δt.
If Δ is made larger, there is a problem that the responsiveness deteriorates.
また、第7図の方式は、高速回転時に周期Tが極めて小
さくなり、クロックパルスfcの周波数を極めて高くし
ないと分解能が悪化する。また、低速時は、周期Tが大
きくなり、応答性が悪くなるという問題がある。Furthermore, in the system shown in FIG. 7, the period T becomes extremely small during high-speed rotation, and the resolution deteriorates unless the frequency of the clock pulse fc is extremely high. Furthermore, at low speeds, there is a problem that the period T becomes large and the responsiveness deteriorates.
本発明は、従来方式におけるこれらの問題点に志木てな
されたもので、その目的は、低速から高速までの広い速
度範囲で積度良く速度検出を行なうことのできる速度検
出方式を提供しようとする本のである。The present invention was made to solve these problems in the conventional method, and its purpose is to provide a speed detection method that can perform speed detection with good accuracy over a wide speed range from low speed to high speed. It's a book.
前記した問題点を解決する本発明は、互いに900位相
差全4ち、回転体又は移動体の速度に比例した周波数の
2つの正弦波信号を出力する速度検出器を用い念もので
あって、所定速度以下の時は一定サンプリング期間の正
弦波信号の変化量を計測し、所定速度以上の時は2つの
正弦波をそれぞれ整形して得られるパルス列信号のパル
ス間隔を、速度により1パルス間隔から複数パルス間隔
までのいずれかとし、その間のクロックパルスヲ計測す
るようにしたものである。The present invention, which solves the above-mentioned problems, uses a speed detector that outputs two sinusoidal signals having a phase difference of 900 degrees from each other and a frequency proportional to the speed of the rotating body or moving body, When the speed is below a predetermined speed, the amount of change in the sine wave signal during a certain sampling period is measured, and when the speed is above the predetermined speed, the pulse interval of the pulse train signal obtained by shaping each of the two sine waves is changed from 1 pulse interval to 1 pulse interval depending on the speed. The clock pulses are measured up to a plurality of pulse intervals, and the clock pulses between them are measured.
これによって、広い速度範囲で高精度の速度検出が行な
えるようにしている。This allows highly accurate speed detection over a wide speed range.
以下、図面を参照して本発明の一実施例を詳細に説明す
る。第1図は本発明の方式を実現した装置の!R成ブロ
ック図である。ここではモータ、(5)の回転速tk検
出する場合金示す。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. Figure 1 shows a device that implements the method of the present invention! It is a R configuration block diagram. Here, gold is shown when detecting the rotational speed tk of the motor (5).
モータ(5)には、ソのモータ軸にエンコーダ(6)が
取付けられており、ここからは、第2図(a)に示すよ
うに互いに906位相差をもち、その周波数が回転速度
に比例した2つの正弦波信号SIN A、 5INBを
出力する。演算増巾器(8)は、エンコーダ(6)から
の2つの正弦波信号SIN A、 とSIN Bとを
人力して両信号を加算し、〔1〕式に示すように正弦波
信号SIN A に対して450位相差を有する正弦
波信号5INCt−出力する。An encoder (6) is attached to the motor shaft of the motor (5), and as shown in Fig. 2 (a), the encoder (6) has a phase difference of 906 degrees and its frequency is proportional to the rotation speed. It outputs two sine wave signals SIN A and 5INB. The operational amplifier (8) manually adds the two sine wave signals SIN A and SIN B from the encoder (6), and generates the sine wave signal SIN A as shown in equation [1]. A sine wave signal 5INCt- having a phase difference of 450 with respect to the output signal 5INCt- is output.
この正弦波信号SlNCt−11g2図(a)に破線で
示す。This sine wave signal SlNCt-11g2 is shown by a broken line in Figure (a).
この正弦波信号SIN Cは、シュミット回路α力によ
って波形整形され、第2図(c)に示すような矩形波信
号PHAt−得る。This sine wave signal SIN C is waveform-shaped by a Schmitt circuit α to obtain a rectangular wave signal PHAt- as shown in FIG. 2(c).
演算増巾器(9)及びαOは、それぞれ正弦波信号SI
N A 、 SIN B を入力し、これを第2図(
b)に示すよフ711X k 1M M SIN A
、 SIN B と丁’) o 頂鼻’9M nE器
(6)は、正弦波信号SIN Aと反転信号SIN B
を入力し、両信号を加算して〔2〕式に示すように正弦
波信号SIN Cに対して90’位相差を有する正弦波
信号SIN D t−出力する。The operational amplifier (9) and αO each receive a sine wave signal SI
Input N A and SIN B and convert them as shown in Figure 2 (
As shown in b), 711X k 1M M SIN A
, SIN B and D') o Top Nose '9M nE device (6) generates a sine wave signal SIN A and an inverted signal SIN B
is input, both signals are added, and a sine wave signal SIN D t- having a phase difference of 90' with respect to the sine wave signal SIN C is outputted as shown in equation [2].
=S工N(C+7−)゛゛°゛°叫°゛°旧−°−[2
1この正弦波信号SIN Dを!2図(b)に波線で示
す。= S engineering N (C+7-)゛゛°゛°scream °゛°old-°-[2
1 This sine wave signal SIN D! It is shown by the wavy line in Fig. 2(b).
この正弦波信号SIN Dは、シュミット回路(至)に
よって波形整形され、第2図(c)に示すような矩形波
信号PHB を得る。ここで、矩形波信号PHAとP
HB とは、第2図(c)から明らかなように互いに
900位相差を有している。This sine wave signal SIN D is waveform-shaped by a Schmitt circuit (to) to obtain a rectangular wave signal PHB as shown in FIG. 2(c). Here, the square wave signals PHA and P
As is clear from FIG. 2(c), there is a phase difference of 900 with respect to HB.
微分回路を含む論理回路α4は、これらの2つの矩形波
信号PHAとPHBとを入力し、その立上り、立下りの
微分信号とそれらの論理とにより、第2図(e)及び(
f)に示すような正転パルス列信号dPと、逆転パルス
列信号δNとを得る。この正転パルス列信号δP及び逆
転パルス列信号δNに、矩形波信号PHA 、PHB
及びこれを反転した信号P HA。A logic circuit α4 including a differentiation circuit inputs these two rectangular wave signals PHA and PHB, and uses the differential signals of rising and falling edges and their logic to produce the results shown in FIG. 2(e) and (
A forward pulse train signal dP and a reverse pulse train signal δN as shown in f) are obtained. Rectangular wave signals PHA, PHB are added to the forward rotation pulse train signal δP and the reverse rotation pulse train signal δN.
and the inverted signal PHA.
Pi(B全微分した信号をδを付して示すものとすれば
、〔3〕式及び〔4〕式で表わされる。If the signal obtained by completely differentiating Pi(B is denoted by δ), it is expressed by equations [3] and [4].
δP=(PHA )・(PHB )―δ(PHA)+4
PHA)・rp■B)ψδ(前)トrPl(A)−(而
)会δ(PHA)十(阿)(PH8)→+÷←・δ(P
HB) ・・・・・・・・・・・・〔6〕δN=(P
Hス)・rpHn)拳δ(菰)十(PHA)拳(PHB
)・δ(PHB ) + (PHA )・(前)δrP
HA、)+(PHA)・(PHB )・d (PHB
) ・・・・・曲・・・・・・・・・・・・・・・〔
4〕カウン4(至)は、この正転パルス列1言号δPと
逆転パルス列信号δN、!:t−人力し、これを所定サ
ンプリング時間ΔtI7)間、計数することによって速
度vt−求める。δP=(PHA)・(PHB)−δ(PHA)+4
PHA)・rp■B)ψδ(before)trPl(A)−(here)kaiδ(PHA)ten(A)(PH8)→+÷←・δ(P
HB) ・・・・・・・・・・・・[6] δN=(P
Hsu)・rpHn)Fist δ(菰)Ju(PHA)Fist(PHB)
)・δ(PHB) + (PHA)・(before) δrP
HA, )+(PHA)・(PHB)・d(PHB
) ·····song···············〔
4] Counter 4 (to) calculates this forward rotation pulse train 1 word δP and reverse rotation pulse train signal δN,! :t-by hand and counting this for a predetermined sampling time ΔtI7) to obtain the speed vt-.
モータ(5)の回転数が低くなると、所定サンプリング
時間Δtの間に計数すべきパルスが発生しない場合があ
る。X発明りこおいては、この場合は、正弦波信号のア
ナログ値ヲ利用する。+7にゎち、アナログマルチプレ
フナ(ト)は、各余弦波信号SIN A。When the rotation speed of the motor (5) becomes low, pulses to be counted may not be generated during the predetermined sampling time Δt. In this case, the X invention uses the analog value of the sine wave signal. At +7, the analog multiplexer receives each cosine wave signal SIN A.
SIN B、 SIN A、 SI+’J B、 各
矩形波18号P)(A、 PHB全人力して、おり、各
矩形波信号PHA、 PL(Hに応じて次のようにいず
れかの正弦波信号を選択し、SIN Eを出力する。SIN B, SIN A, SI+'J B, each square wave No. 18 P) (A, PHB is fully powered, and each square wave signal PHA, PL (H) produces one of the sine waves as follows Select the signal and output SINE.
(PHA ) (PI(B ) = 1の時5INBt
−選択(PT(A)(PFrB)=1 ノ時5rNA
@選択これによって、アナログマルチプレクサαQから
は、第4図rd)に示すような信号SIN Eが得られ
る。(PHA) (5INBt when PI(B) = 1
-Selection (PT(A)(PFrB)=1 when 5rNA
@Selection As a result, a signal SINE as shown in FIG. 4 (rd) is obtained from the analog multiplexer αQ.
サンプルホールド回路(1!1ハ、アナログマルチプレ
クサa6から出力される]N g ’k、第6図に示す
ように所定のサンプリング時間tt、 I2で、サンプ
ルホールドし、その値AI+ A2をA/D変洟器■を
介シテマイクロコンピュータ(CP[J)@に印加させ
る。Sample and hold circuit (1!1c, output from analog multiplexer a6) N g 'k, as shown in Figure 6, samples and holds at a predetermined sampling time tt, I2, and outputs the value AI + A2 to A/D. Apply the transformer ■ to the microcomputer (CP[J) @.
CPUI21は、印加されたサンプルホールドIli
A rA2より、Δt(=t2−t、)時間におけるダ
動鎗θを、ROM+27)に格納されている正弦波テー
ブルを参照して演算し、〔5〕式から、速度vを求める
。The CPUI 21 controls the applied sample hold Ili
From A rA2, the moving spear θ at the time Δt (=t2-t,) is calculated with reference to the sine wave table stored in the ROM+27), and the speed v is obtained from the formula [5].
θ
V=□ ・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・〔5〕Δt
また、Δを時開における′ftP劾量 が多い場合(速
度Vが速い場合)は、カウンターでの計数値ト、〔5〕
式の演算結果とを組合せることによって、高い精度で速
度検出を行なう。θ V=□ ・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・ [5] Δt In addition, when Δ is large in time (if the speed V is fast), the counted value on the counter is [5]
By combining the calculation result of the formula, speed detection is performed with high accuracy.
例えば、SIN E k 8 bitのA/D変換変換
器用いてA/D変換するとともに、エンコーダ(6)か
らモータ(5)の1回転に発生するパルス数をδP又け
δNが1024パルスとすれば、等測的に1024x2
56=262144パルス/revの高分解能のエンコ
ーダとなる。これにより、低速時の速度検出が従来の第
6図に示す方式に比べて高精度で行なえるO
ところで、以上の検出方式を回f、数が大きくなった場
合において適用すると、ノイズの問題、演算増巾器の帯
域の問題が生じて、精度の高い検出が期待できない。そ
れ奴に、本発明においテハ、篩速時には以下のような検
出方式を採用する。For example, if A/D conversion is performed using a SIN E k 8-bit A/D converter, and the number of pulses generated from the encoder (6) to one rotation of the motor (5) is δP and δN is 1024 pulses. , isometrically 1024x2
56=262144 pulses/rev high resolution encoder. As a result, speed detection at low speeds can be performed with higher accuracy than the conventional method shown in FIG. Due to the problem of the bandwidth of the operational amplifier, highly accurate detection cannot be expected. Therefore, in the present invention, the following detection method is adopted when the sieving speed is high.
第4図は、高速時における検出方式全説明するための動
作波形図である。ゲート回路a25は、論理回路α尋か
らの正転信号δPと逆転パルスδNとを入力しており、
出力ボート(2υを介してCP U +29)かち出力
される方向指令信号P/Hによっていずれかの計測パル
スを選択する。FIG. 4 is an operational waveform diagram for explaining the entire detection method at high speed. The gate circuit a25 inputs the forward rotation signal δP and the reverse rotation pulse δN from the logic circuit α,
One of the measurement pulses is selected by the direction command signal P/H outputted from the output port (CPU +29 via 2υ).
分周器OF1はゲート同格白ηからのパルスを入カシ、
これ金山カポ−1+20から出力される値によって決、
定される分局比に従って、@4図(c)に示すように一
間巾T1又は第4図/d)に示すように時間巾T2のパ
ルス信置を出力する。The frequency divider OF1 inputs the pulse from the gate appositive white η,
This is determined by the value output from Kanayama Kapo-1+20,
According to the predetermined division ratio, a pulse signal having a width T1 as shown in Figure 4 (c) or a pulse signal having a time width T2 as shown in Figure 4 (d) is output.
フリップフロップzツは、CPU@戸)らの指令信号5
A54PT と分周器部からの時間巾T!あるいけ時
間巾T2のパルス信号との同期をとり、アンドゲート!
2,1.C’4)を通して第4図ra)に沃すような周
波数fcのクロックパルスをカウンタ(至)に印加させ
る。The flip-flops receive the command signal 5 from the CPU
A54PT and time width T from the frequency divider section! Synchronize with the pulse signal of a certain time width T2, and gate!
2,1. A clock pulse having a frequency fc as shown in FIG. 4 ra) is applied to the counter through C'4).
このように【7て、カウンタ1251には高速になるに
従って、すなわち、第4図(b)に示す矩形波パルスの
パルス間隔が小さくなるに従って、分周器Oaでの分周
比が、変り、はじめは1パルス間隔Tlに印加される8
4図(e)に示すようなりロックパルスfcf計数して
いたものが、次は2パルス間隔T2に印加される!@4
図rf)[示すようなりロックパルスfcを計数できる
ようにし、第7図の従来方式にあつ斤ような計数時間の
低下による(パルス間隔が狭くなることによる)計測精
並の低下を防ぐようにしている。In this way, the counter 1251 shows that as the speed increases, that is, as the pulse interval of the rectangular wave pulse shown in FIG. 4(b) decreases, the frequency division ratio in the frequency divider Oa changes. Initially, 8 is applied at one pulse interval Tl.
As shown in Fig. 4 (e), the lock pulse fcf that was being counted is now applied at the 2-pulse interval T2! @4
Figure rf) [As shown in Figure 7, lock pulses fc can be counted, and the measurement accuracy is prevented from decreasing due to a decrease in counting time (due to narrower pulse intervals) as in the conventional method shown in Figure 7. ing.
上記の説明では、カウンタ■の計数時間を1パルス間隔
TIと2パルス間隔T2の2段階変る場合を説明したが
、更に複数パルス間隔まで変わるようにしてもよい。In the above explanation, the counting time of the counter (2) is changed in two steps, that is, the one-pulse interval TI and the two-pulse interval T2, but it may be further changed up to a plurality of pulse intervals.
なお、CPU(至)は、カウンタυの計数値、 A/D
変換器四からの信号及びカウンタ□□□の計数値をそれ
ぞれ入力しており、モータ(5)の速度に応じて最適な
検出方式をとり、所定の演算を行なって速度信号を得る
。In addition, CPU (to) is the count value of counter υ, A/D
The signal from the converter 4 and the count value of the counter □□□ are respectively input, and the optimum detection method is adopted depending on the speed of the motor (5), and a predetermined calculation is performed to obtain a speed signal.
以上説明したように、本発明によれば、低速から高速の
広い速度範囲について、高精度の測定が行なえる速度検
出方式が実現できる。As described above, according to the present invention, it is possible to realize a speed detection method that can perform highly accurate measurement over a wide speed range from low speed to high speed.
第1図は本発明の方式を実現した装置の構成ブロック図
、第、2図ra)〜rf)、 第3図及び第4図(a)
〜(1>はその動作を説明するための動作波形図、第5
因はモータの速度制御回路の溝底ブロック図、第6図(
a)、 (b)及び第7図(a)、 (c)、 f’d
)は従来方式の動作波形図である^
(5)・・・モー4 (6i・・・エン
コーダ(8L (9)、 Od・・・演XMjI巾器
q4・・・論理回路(IQ・・・アナログマルチプレク
サ 0秒・・・分?M ’1%(至)・・・サンプルホ
ールド回路+1・・・A /D変f15L 3αB、
r、151・・・カラ74 @−CPU代理人
弁理士 佐 藤 正 年
第2図
第3図
八t*t2−f。
第4図
(a)
JPHA(ダ11沖田)
(f)
第5図
pulse
t、 tg
第7図Figure 1 is a block diagram of the configuration of a device that implements the method of the present invention, Figures 2 (ra) to rf), Figures 3 and 4 (a).
~(1> is an operation waveform diagram for explaining the operation, fifth
The cause is shown in the groove bottom block diagram of the motor speed control circuit, Figure 6 (
a), (b) and Figure 7 (a), (c), f'd
) is an operating waveform diagram of the conventional method ^ (5)...Mo4 (6i...Encoder (8L (9), Od...Encoder
q4...Logic circuit (IQ...analog multiplexer 0 seconds...minutes? M'1% (to)...sample hold circuit +1...A/D variation f15L 3αB,
r, 151... Kara 74 @-CPU agent Patent attorney Masaru Sato Figure 2 Figure 3 8t*t2-f. Figure 4 (a) JPHA (Da 11 Okita) (f) Figure 5 pulse t, tg Figure 7
Claims (1)
周波数の2つの正弦波信号を出力する速度検出器を備え
、前記被測定物体の速度が所定の速度以下の時は一定サ
ンプリング期間の正弦波信号の変化量を求めてこの変化
量から速度を知るようにし、所定速度以上の時は前記2
つの正弦波信号をそれぞれ整形して得られるパルス列信
号のパルス間隔を速度に対応して1パルス間隔から複数
パルス間隔までのいずれかとし、このパルス間隔におけ
るクロックパルスの数を計測することにより速度を知る
ようにしたことを特徴とする速度検出方式。It is equipped with a speed detector that outputs two sine wave signals with a 90° phase difference from each other and a frequency proportional to the speed of the object to be measured, and when the speed of the object to be measured is below a predetermined speed, the sine wave signal of a certain sampling period is output. The amount of change in the wave signal is determined and the speed is determined from this amount of change, and when the speed is greater than a predetermined speed, the
The pulse interval of the pulse train signal obtained by shaping each of the two sine wave signals is set to one pulse interval to multiple pulse intervals depending on the speed, and the speed is determined by measuring the number of clock pulses in this pulse interval. A speed detection method characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10044285A JPS61259172A (en) | 1985-05-14 | 1985-05-14 | Speed detection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10044285A JPS61259172A (en) | 1985-05-14 | 1985-05-14 | Speed detection system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61259172A true JPS61259172A (en) | 1986-11-17 |
Family
ID=14274044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10044285A Pending JPS61259172A (en) | 1985-05-14 | 1985-05-14 | Speed detection system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61259172A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233292A (en) * | 1991-05-22 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Speed detector device for elevator |
-
1985
- 1985-05-14 JP JP10044285A patent/JPS61259172A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233292A (en) * | 1991-05-22 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Speed detector device for elevator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62162968A (en) | Speed detecting device | |
JPH0627653B2 (en) | Position and speed detection method and device | |
JP2572026B2 (en) | Speed signal generator | |
JPS60216262A (en) | Method and apparatus for detecting position and speed | |
JPS5913957A (en) | Speed detecting circuit | |
US3820024A (en) | Electronic velocimeter | |
JPS61259172A (en) | Speed detection system | |
JPH0565827B2 (en) | ||
US4642542A (en) | Velocity control systems | |
EP0232609B1 (en) | Measurement and control apparatus | |
US3934129A (en) | Apparent wind direction indicator | |
JPH05346359A (en) | Load inertia measuring device | |
JPH08128855A (en) | Speed detecting device | |
US3491247A (en) | Accurate once-around pulse generating system | |
JPH06225564A (en) | Method of measuring load constant of motor drive system | |
JPS5923196B2 (en) | Digital servo system | |
JPS6150756A (en) | Positioning control device | |
RU2310971C1 (en) | Synchronous-cophased electric motor | |
SU1086409A1 (en) | Device for synchronizing drives | |
JPH05322909A (en) | Rotating-speed detecting apparatus | |
JPS62169010A (en) | Angle of rotation measuring apparatus | |
SU702359A1 (en) | Rotary speed regulator | |
JPS631974A (en) | Speed detector | |
SU654907A1 (en) | Rotational speed measuring device | |
SU541141A1 (en) | Two-channel variable frequency drive |