JPS61250756A - Control system for main storage initializing - Google Patents
Control system for main storage initializingInfo
- Publication number
- JPS61250756A JPS61250756A JP60092522A JP9252285A JPS61250756A JP S61250756 A JPS61250756 A JP S61250756A JP 60092522 A JP60092522 A JP 60092522A JP 9252285 A JP9252285 A JP 9252285A JP S61250756 A JPS61250756 A JP S61250756A
- Authority
- JP
- Japan
- Prior art keywords
- control
- initialization
- information
- area
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
計算機システムにおける主記憶装置の初期化制御方式で
ある。サービス処理装置から主記憶装置の固定記憶領域
に、制御プログラムを合む初期化制御情報をロードし、
該制御プログラムが、一定のインタフェースによって、
所要の初期化処理の指定情報を受は取って、初期化処理
を実行するこ −とにより、初期化処理内容の融通性
を高める。[Detailed Description of the Invention] [Summary] This is an initialization control method for a main storage device in a computer system. Load initialization control information that matches the control program from the service processing device to the fixed storage area of the main storage device,
The control program, through a certain interface,
By receiving the required initialization process specification information and executing the initialization process, the flexibility of the initialization process content is increased.
本発明は、計算機システムにおける主記憶装置の初期化
制御方式に関する。The present invention relates to an initialization control method for a main storage device in a computer system.
計算機システムの主記憶装置の初期化は、主記憶装置の
全記憶領域の゛0゛クリア、及び所定記憶領域に対する
、制御マイクロプログラムロード、チャネル装置等のハ
ードウェアの制御情報等のロード等がある。Initialization of the main memory of a computer system includes clearing all storage areas of the main memory to ``0'', loading control microprograms, and loading control information for hardware such as channel devices to predetermined storage areas. .
通常、それらの初期化処理は、システムの監視、構成制
御等を実行するサービス処理装置の制御によって行われ
る。Normally, these initialization processes are performed under the control of a service processing device that performs system monitoring, configuration control, and the like.
〔従来の技術と発明が解決しようとする問題点〕第3図
は、計算機システムの一構成例ブロック図である。[Prior art and problems to be solved by the invention] FIG. 3 is a block diagram of an example of the configuration of a computer system.
中央処理装置(以下において、CPUという)1は、記
憶制御装置2を介して主記憶装置3に接続する。A central processing unit (hereinafter referred to as CPU) 1 is connected to a main storage device 3 via a storage control device 2 .
サービス処理装置(以下において、SVPという)4も
、記憶制御装置2により、主記憶装置3に接続すると共
に、CPUIにもアクセスすることができる。A service processing device (hereinafter referred to as SVP) 4 is also connected to the main storage device 3 by the storage control device 2 and can also access the CPUI.
5VP4に接続するコンソール5からの指令により、計
算機システムの電源投入を行う場合等、システムの立ち
上げの最初において、5VP4は、まず主記憶装置3の
全記憶領域を、例えば0゛にクリアした後1.フロツピ
イデイスク記憶装?1!6から所定の制御情報を読み込
んで、主記憶装置3の所定の記憶領域7(第4図(a)
)にロードする。At the beginning of system startup, such as when powering on a computer system based on a command from the console 5 connected to the 5VP4, the 5VP4 first clears the entire storage area of the main storage device 3 to, for example, 0. 1. Flotspie disc memory device? Predetermined control information is read from 1!6 and stored in a predetermined storage area 7 of the main storage device 3 (FIG. 4(a)).
).
ロードする制御情報は、例えば第4図(a)に示すよう
に、CPUファームウェア領域、その他のマイクロプロ
グラム領域、及び例えばチャネル装置のサブチャネル語
のようなハードウェア制御領域等からなる。The control information to be loaded includes, for example, a CPU firmware area, other microprogram areas, and a hardware control area such as a subchannel word of a channel device, as shown in FIG. 4(a), for example.
このようなロード領域配置においては、図示のように、
主記憶装置3のアドレス゛0″から成るアドレスαまで
がソフトウェアの使用する主記憶領域8となり、制御情
報の記憶領域7はそれより高位アドレス領域を占める。In such a load area arrangement, as shown in the figure,
The main memory area 8 from address "0" to address α of the main memory device 3 is used by the software, and the control information storage area 7 occupies a higher address area.
しかし、第4図(b)のように、他のシステムの場合に
は、低位のアドレスの記憶領域9を制御情報の領域とし
、それより高位の領域を、主記憶アドレス°O”から成
るアドレスβまでをとる主記憶領域10とする等の、異
なる配置及び領域を必要とする。However, as shown in FIG. 4(b), in the case of other systems, the storage area 9 at the lower address is used as the control information area, and the area at a higher level is used as the address consisting of the main memory address °O''. A different arrangement and area is required, such as a main storage area 10 that takes up to β.
同一の計算機システムで、このような異なる記憶領域配
置の使用モードを、運用時に選択して使用する場合も多
く、従来そのような場合には、5VP4にそれらのモー
ドに対応して、それぞれ個別の初期化制御機能を準備し
ているので、5VP4の構成を複雑にした。In the same computer system, such different storage area allocation usage modes are often selected and used during operation, and conventionally in such cases, 5VP4 has been configured with separate settings for each mode. Since an initialization control function is provided, the configuration of 5VP4 is complicated.
又、前記の制御によれば、システムを再立ち上げするた
めに、例えば第4図(a)の記憶領域7は保存して、記
憶領域8のみをクリアすればよい場合にも、5VP4の
簡単化等のために、全領域のクリアと制御情報の再ロー
ドをするようになっているために、再立ち上げ時間が、
不当に長くなるという問題があった。Furthermore, according to the above control, even when it is necessary to save the storage area 7 in FIG. 4(a) and clear only the storage area 8 in order to restart the system, the simple method of 5VP4 can be used. Because the system clears all areas and reloads control information for
The problem was that it was unreasonably long.
第1図(alは、本発明の構成を示すブロック図である
。FIG. 1 (al is a block diagram showing the configuration of the present invention).
5VP4に、制御情報ロード部20、モード指定部21
を設ける。5VP4, control information loading section 20, mode specifying section 21
will be established.
制御情報ロード部20は、コンソール5から起動されて
、フロッピィディスク記憶袋W6から読み込んだ制御情
報を主記憶装置3の固定の記憶領域22にロードし、制
御をモード指定部21に渡す。The control information loading section 20 is activated from the console 5, loads the control information read from the floppy disk storage bag W6 into the fixed storage area 22 of the main storage device 3, and passes control to the mode specifying section 21.
制御情報には、CPUIで実行する、初期化プログラム
を合む。The control information includes an initialization program executed by the CPUI.
モード指定部21は、コンソール5から指定する制御モ
ードに定めた、所定形式のインタフェース情報を選択し
て、記憶領域22内の所定の領域に、インタフェース情
報23としてロードし、CPUIを起動する。The mode specifying unit 21 selects interface information in a predetermined format defined for the control mode specified from the console 5, loads it into a predetermined area in the storage area 22 as the interface information 23, and starts the CPUI.
CP Ulは初期化プログラムを実行し、インクフェー
ス情報23に指定された制御モードの初期化を行う。The CPU Ul executes an initialization program and initializes the control mode specified in the ink face information 23.
制御モードとしては、前記第4図9(a)及び(b)に
相当する配置の指定、及び記憶領域8又は10のみのク
リア等を設けることができる。As the control mode, designation of the arrangement corresponding to FIGS. 9(a) and 9(b), clearing of only the storage area 8 or 10, etc. can be provided.
以上の制御構成により、5VP4は、制御モードに応じ
たインタフェース情報を作成することにより、同一の制
御で複数の態様の主記憶初期化に対応することができる
。With the above control configuration, the 5VP4 can support multiple modes of main memory initialization with the same control by creating interface information according to the control mode.
第1図(alにおいて、コンソール5からの指定により
、5VP4の制御情報ロード部20が起動し、フロ、ビ
イディスク記憶装置6に格納する初期化制御情報を読み
出し、主記憶装置3の、固定の記憶領域22ヘロードす
る。In FIG. 1 (al), the control information loading section 20 of the 5VP4 starts up according to the specification from the console 5, reads out the initialization control information stored in the floppy disk storage device 6, and stores the fixed information in the main storage device 3. Load into storage area 22.
初期化制御情報は、例えばCPUファームウェア8ff
域30、その他のマイクロプログラム領域31、及びハ
ードウェア制?II jJ[域32等からなり、CPU
ファームウェア領域30のプログラムには初期化プログ
ラムを合む。The initialization control information is, for example, CPU firmware 8ff.
area 30, other microprogram areas 31, and hardware system? II jJ [consists of area 32 etc., CPU
The firmware area 30 includes an initialization program.
制御情報ロード部20は記憶領域22へのロードを終わ
ると、モード指定部21に制御を渡す。When the control information loading section 20 finishes loading into the storage area 22, it passes control to the mode specifying section 21.
モード指定部21は、例えば予め制御モードごとに準備
されているインタフェース情報を持ち、コンソール5か
ら入力するモード指定によって、所定のインタフェース
情報を選択して、CPU7アームウエア領域30内の、
固定の相対アドレスに設けられる固定領域に、インタフ
ェース情報23としてロードする。The mode specifying unit 21 has interface information prepared in advance for each control mode, for example, and selects predetermined interface information according to the mode specification input from the console 5, and selects the interface information in the CPU 7 armware area 30.
It is loaded as the interface information 23 into a fixed area provided at a fixed relative address.
インタフェース情報23は、例えば第2図に示すように
、8バイトのプログラム状態語33、完了コード部34
、指令コード部35、及び記憶アドレス、データ等を5
個まで指定できるパラメータ部36からなる、32バイ
トの情報とする。The interface information 23 includes, for example, an 8-byte program status word 33 and a completion code section 34, as shown in FIG.
, command code section 35, storage address, data, etc.
This is 32-byte information consisting of a parameter section 36 that can specify up to 32 characters.
プログラム状態語33は、CPUファームウェア30の
初期化プログラムの入口アドレス等を合む、CPUIの
ファームウェアの実行環境、即ちCPU1の各種制御レ
ジスタ類等の内容を規定する情報からなる。The program status word 33 includes information that defines the execution environment of the CPU firmware, including the entry address of the initialization program of the CPU firmware 30, that is, the contents of various control registers of the CPU 1, etc.
従って、モード指定部21は、インタフェース情報23
をロードすると、公知のCPU監視機能等によって、プ
ログラム状態語33をCPUIにロードすることにより
、CPUIに初期化プログラムの実行を開始させる。Therefore, the mode specifying unit 21 uses the interface information 23
When loaded, the program status word 33 is loaded into the CPUI using a known CPU monitoring function or the like, thereby causing the CPUI to start executing the initialization program.
初期化プログラムは、インタフェース情報23の指令コ
ード部35によって、制御モードを決定し、パラメータ
部36の情報を使って、指定の初期化処理を実行し、終
了すると、完了コード部34に終了状態を示す所定のコ
ード(例えば正常終了のときは°0”)を設定し、5V
P4に例えば割込を起こす。The initialization program determines the control mode using the command code section 35 of the interface information 23, executes the specified initialization process using the information in the parameter section 36, and when finished, sends the completion status to the completion code section 34. Set a predetermined code (for example, °0” for normal termination) to indicate the 5V
For example, an interrupt is generated in P4.
5VP4は、インタフェース情報23の完了コード部3
4を読み出して処理結果を知り、次の処理に進む。5VP4 is the completion code part 3 of the interface information 23
4 to know the processing result and proceed to the next processing.
例えば、第1の制御モードにおいて、初期化プログラム
は、単に第1図+8)の主記憶装置3の主記憶領域37
のクリアのみを行う。従ってこの機能は、一旦稼動した
後に、主記憶領域37のみをクリアする場合にも使用で
き、いわゆるパーシャルクリアを高速化することができ
る。For example, in the first control mode, the initialization program simply executes the main storage area 37 of the main storage device 3 in FIG.
Clear only. Therefore, this function can also be used to clear only the main storage area 37 after operation once, and it is possible to speed up so-called partial clearing.
又、例えば第2の制御モードにおいて、初期化プログラ
ムは、第1図(b)に示すように、第1図(alのCP
Uファームウェア領域30を、第1図(b)の40のよ
うに低位アドレス領域に移し、それに続く領域に、ハー
ドウェア制御領域41及び作業領域42を設定し、それ
より高位アドレスに主記憶領域43を設定して、主記憶
領域43をクリアすることにより、初期化処理を終わる
。Further, for example, in the second control mode, the initialization program executes the CP of FIG. 1 (al) as shown in FIG.
Move the U firmware area 30 to a lower address area as indicated by 40 in FIG. By setting and clearing the main storage area 43, the initialization process ends.
このようにして、第2の制御モードにより、前記第4図
(b)に示したシステムに対応する、主!r! J2装
置初期化が可能である。In this way, the second control mode allows the main! r! J2 device initialization is possible.
以上の説明から明らかなように、本発明によれば、主記
憶装置の初期化について、複数の異なる初期化態様の1
つを選択して使用する必要のある計算機システムにおい
て、複数の初期化処理を経済的に構成し、効率よく処理
することができるので、計算機システムの経済性及び可
用性を改善するという著しい工業的効果がある。As is clear from the above description, according to the present invention, the main storage device can be initialized in one of a plurality of different initialization modes.
In a computer system where one must be selected and used, multiple initialization processes can be configured economically and efficiently processed, resulting in a significant industrial effect of improving the economy and availability of the computer system. There is.
第1図は本発明の実施例構成ブロック図、第2図はイン
タフェース情報の説明図、第3図は計算機システムの一
構成例ブロック図、第4図は主記憶装置初期化の説明図
である。
図において、
1はCPU、 2は記憶制御装置、3は主記
憶装置、 4はsvp、
5はコンソール、
6はフロッピィディスク記憶装置、
7.9.22は記憶領域、
8.10.37.43は主記憶領域、
20は制御情報ロード部、21はモード指定部、23は
インタフェース情報、
30、40はCPUファームウェア領域、31はマイク
ロプログラム領域、
32.41はハードウェア制御領域、
33はプログラム状態語、34は完了コード部、35は
指令コード部、 36はパラメータ部を示す。Fig. 1 is a block diagram of the configuration of an embodiment of the present invention, Fig. 2 is an explanatory diagram of interface information, Fig. 3 is a block diagram of an example configuration of a computer system, and Fig. 4 is an explanatory diagram of initialization of the main storage device. . In the figure, 1 is the CPU, 2 is the storage control device, 3 is the main storage device, 4 is the svp, 5 is the console, 6 is the floppy disk storage device, 7.9.22 is the storage area, 8.10.37.43 is the main storage area, 20 is the control information load section, 21 is the mode specification section, 23 is the interface information, 30 and 40 are the CPU firmware area, 31 is the microprogram area, 32 and 41 are the hardware control area, and 33 is the program state 34 is a completion code section, 35 is a command code section, and 36 is a parameter section.
Claims (1)
理装置(4)を有する計算機システムの、該主記憶装置
(3)の初期化に際し、 該主記憶装置(3)の所定記憶領域(22)に、上記中
央処理装置(1)で実行する初期化プログラムを合む制
御情報をロードする手段(20)、 及び、該所定記憶領域(22)に、上記サービス処理装
置(4)から、初期化処理の指定情報(23)をロード
する手段(21)を有し、 該指定情報(23)に従って、上記初期化プログラムに
より、指定の初期化処理を実行することを特徴とする主
記憶初期化制御方式。[Claims] When initializing the main storage device (3) of a computer system having a central processing unit (1), a main storage device (3), and a service processing device (4), the main storage device (3) ) means (20) for loading control information including an initialization program to be executed by the central processing unit (1) into a predetermined storage area (22) of the central processing unit (22); It has a means (21) for loading specification information (23) for initialization processing from the device (4), and executes specified initialization processing by the initialization program according to the specification information (23). Characteristic main memory initialization control method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60092522A JPS61250756A (en) | 1985-04-30 | 1985-04-30 | Control system for main storage initializing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60092522A JPS61250756A (en) | 1985-04-30 | 1985-04-30 | Control system for main storage initializing |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61250756A true JPS61250756A (en) | 1986-11-07 |
Family
ID=14056666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60092522A Pending JPS61250756A (en) | 1985-04-30 | 1985-04-30 | Control system for main storage initializing |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61250756A (en) |
-
1985
- 1985-04-30 JP JP60092522A patent/JPS61250756A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6016402A (en) | Method for integrating removable media disk drive into operating system recognized as fixed disk type and modifying operating system to recognize as floppy disk type | |
EP2926239B1 (en) | Bootability with multiple logical unit numbers | |
US5701477A (en) | Method and apparatus for master boot record shadowing | |
US5418918A (en) | Scanning initial CD-ROM sectors for a boot record and executing said boot record to load and execute floppy disk image corresponding to the existing floppy drive | |
US5768568A (en) | System and method for initializing an information processing system | |
US5715456A (en) | Method and apparatus for booting a computer system without pre-installing an operating system | |
US6044461A (en) | Computer system and method of selectively rebooting the same in response to a system program code update | |
US6282641B1 (en) | System for reconfiguring a boot device by swapping the logical device number of a user selected boot drive to a currently configured boot drive | |
US20010039612A1 (en) | Apparatus and method for fast booting | |
JPH04233624A (en) | Apparatus for protecting system utility in personal computer system | |
US6397327B1 (en) | Method and apparatus for configuring a computer system | |
US4729091A (en) | Directing storage requests prior to address comparator initialization with a reference address range | |
JPS61250756A (en) | Control system for main storage initializing | |
US5754852A (en) | Apparatus for combining cellular telephone ring signals and PSTN ring signals | |
JPS58205259A (en) | Computer system incorporated with plural oss in one auxiliary storage device | |
JPS61220030A (en) | Software discriminating system | |
US6314482B1 (en) | Method and system for indexing adapters within a data processing system | |
JPS628831B2 (en) | ||
JPS61273634A (en) | Multi-operating system personal computer | |
JPH10207719A (en) | Method for supporting task of computer terminal and device therefor | |
JPS59112325A (en) | Electronic computer system | |
JPH0648453B2 (en) | Peripheral device initialization control method | |
KR100436003B1 (en) | Method for loading a device driver, more specifically correlated to loading the device driver on a memory through a dos prompt after a computer system is completely booted up | |
JP2664168B2 (en) | Starting method of information processing device | |
JPH06274443A (en) | Information processing system provided with peripheral equipment interface |