JPS61240785A - Image memory device - Google Patents

Image memory device

Info

Publication number
JPS61240785A
JPS61240785A JP60081243A JP8124385A JPS61240785A JP S61240785 A JPS61240785 A JP S61240785A JP 60081243 A JP60081243 A JP 60081243A JP 8124385 A JP8124385 A JP 8124385A JP S61240785 A JPS61240785 A JP S61240785A
Authority
JP
Japan
Prior art keywords
memory
address
image memory
terminal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60081243A
Other languages
Japanese (ja)
Inventor
Tetsuo Nagoya
名古屋 哲雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60081243A priority Critical patent/JPS61240785A/en
Publication of JPS61240785A publication Critical patent/JPS61240785A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To correct skews in case of specific reproduction and to provide better special reproduced images by adding-subtracting corrected values from image memory address counter values according to a specific reproducing mode and also using the above corrected values as image memory writing-reading addresses. CONSTITUTION:The special reproduced images are inputted from an image input terminal 2 and are written to a memory 4 after performing A/D conversion 3. Likewise, special images are read from the memory 4 and are outputted to an image signal output terminal 6 after performing D/A conversion 5. When video signals are written to the memory 4, an AND9 between a signal coming from a timing signal input terminal 7 and a clock coming from a clock input terminal 8 is added to a R/W terminal of the memory 4. And the clock coming from the terminal 8 is added to a data selector 10 as well as an address counter 11. Furthermore, the corrected values setting to the memory 13 according to the specific reproducing mode are added and subtracted to/from a value of the counter 11 by a subtracter 16 and used as the writing and reading addresses of the memory 4 to correct the skews in the case of specific reproduction.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は画像メモリ装置に関し、特に詳しくはビデオテ
ープレコーダの画像メモリ装置に関する。
TECHNICAL FIELD OF THE INVENTION The present invention relates to an image memory device, and more particularly to an image memory device for a video tape recorder.

〔発明の技術的背景〕[Technical background of the invention]

家庭用ビデオテープレコーダ(VTR)においてはヘッ
ドの1回の走査で映像信号の1フイールドの記録再生が
行なえるため、テープを止めて同一トラックを複数回走
査することによシスチル再生が。
In home video tape recorders (VTRs), one field of video signals can be recorded and played back with one scan of the head, so system playback is achieved by stopping the tape and scanning the same track multiple times.

テープスピードを遅くして走査することによシスロー再
生が行なえる。しかしながら、ノイズのない特殊再生を
行なおうとすると、再生出力が十分に得られるように適
切なトラックを絶えず走査する必要があ夛1通常の2つ
のヘッドではこれに対処できないため、別に2つ以上の
ヘッドを設けて特殊再生を行なうようにするのが一般的
である。
Syslow playback can be performed by scanning at a slower tape speed. However, in order to perform noise-free special playback, it is necessary to constantly scan the appropriate tracks in order to obtain sufficient playback output.1 Since two normal heads cannot cope with this, two or more separate heads are required. Generally, a head is provided to perform special reproduction.

しかしながら1機構上1回路上の複雑化等を招く。そこ
で半導体による大容量の画像メモリを用いて、1フイー
ルドあるいはそれ以上に亘って映像信号を記憶させ、適
切なタイミングでメモリから信号を読み出すことによシ
特殊再生を行なうことが考えられている。
However, this leads to complications in one mechanism and one circuit. Therefore, it has been considered to use a large-capacity semiconductor image memory to store video signals over one field or more, and to perform special reproduction by reading out the signals from the memory at appropriate timing.

ここで7倍速再生(スロー再生)を例にとってメモリへ
の書き込み動作及び読み出し動作を簡単に説明する。こ
のときのヘッドの走査中心軌跡を第6図のThT、 、
 T、・・・で示す。ここで、Anは人ヘッドで記録し
たトラックを、 BnはBヘッドで記録したトラックを
示す。なお、(1)はテープである。
Here, the write operation and read operation to the memory will be briefly explained using 7x speed playback (slow playback) as an example. The scanning center locus of the head at this time is ThT in Fig. 6,
Indicated by T,... Here, An indicates a track recorded with a human head, and Bn indicates a track recorded with a B head. Note that (1) is a tape.

第7図(a)はこのときの再生エンベロープ波形を示す
。メモリへはエンベロープ出力が十分に得られているト
ラックの再生出力が書き込まれる(第7図Φ)で示す書
き込みタイミング信号のうちLレベル期間がメモリへの
書き込み期間である)。そして再生出力が少ししか得ら
れないトラック走査期間においてはメモリに書き込んだ
信号を繰シ返し読み出すようにする。これにより出力が
十分に得られ、ノイズのないスロー再生画を得ることが
できる。この再生出力を第7図(C”)で示す。
FIG. 7(a) shows the reproduction envelope waveform at this time. The reproduced output of the track for which a sufficient envelope output has been obtained is written to the memory (the L level period of the write timing signal shown by Φ in FIG. 7 is the write period to the memory). During the track scanning period when only a small reproduction output is obtained, the signals written in the memory are read out repeatedly. As a result, a sufficient output can be obtained, and a noise-free slow-motion playback image can be obtained. This reproduction output is shown in FIG. 7 (C'').

〔背景技術の問題点〕[Problems with background technology]

ところで、上記の特殊再生においては同一フィールドを
8回縁シ返してメモリよシ読み出している。そのため動
きのなめらかさが損なわれるという欠点がある。このよ
うに同一フィールドを8回繰り返す理由を以下に述べる
。すなわち、比較的ラドの出力も用いるよう(すれば、
同一フィールドの繰シ返しは4回で済むのであるが、第
8図に示すように人ヘッド走査中心軌跡T、とBヘッド
走査中心軌跡T4とでは水平同期位置が−Hずれておシ
、Bヘッドの走査出力をメモリに書き込みこれを用いた
場合は画面上にスキ、−が生じてしまう。
By the way, in the above-mentioned special playback, the same field is read out from the memory by turning over the edge eight times. This has the disadvantage that the smoothness of movement is impaired. The reason why the same field is repeated eight times in this way will be described below. In other words, relatively rad output should also be used (if
The same field can be repeated four times, but as shown in Fig. 8, the horizontal synchronization position is shifted by -H between the human head scanning center trajectory T and the B head scanning center trajectory T4. If the scanning output of the head is written in a memory and used, gaps and gaps will occur on the screen.

従って1人ヘッドの同一フィールドの走査出力を8回繰
)返し用いざるを得ない。
Therefore, it is necessary to repeat the scanning output of the same field by one head eight times.

〔発明の目的〕[Purpose of the invention]

本発明は上述した点にかんがみてなされたもので、特殊
再生時に生じるスキニー補正を行なうことくよシ、良好
な特殊再生画を得ることを目的とする。
The present invention has been made in view of the above-mentioned points, and an object of the present invention is to avoid skinny correction that occurs during special playback, and to obtain good special playback images.

〔発明の概要〕[Summary of the invention]

本発明では画像メモリを用いてVTRのノイズレス特殊
再生を行なう場合に、特殊再生モードに応じて設定した
補正値を画像メモリのアドレスを指定するアドレスカウ
ンメのカウント値より減算あるいは加算し、これによシ
得た値を画像メモリの書き込みアドレスあるいは読み出
しアドレスとして用いることによシ上記目的を達成する
ようKしたものである。
In the present invention, when performing noiseless special playback of a VTR using image memory, the correction value set according to the special playback mode is subtracted or added to the count value of the address counter that specifies the address of the image memory. The above object is achieved by using the obtained value as the write address or read address of the image memory.

〔発明の実施例〕[Embodiments of the invention]

以下1本発明になる画像メモリ装置の一実施例につき第
1図乃至第3図をもとに説明する。
An embodiment of the image memory device according to the present invention will be described below with reference to FIGS. 1 to 3.

第1図は上記一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the invention.

(2)は映儂信号入力端子、(3)は〜Φ変換器、(4
)は略1フィールド分の記憶容量を有する画像メモリ。
(2) is the video signal input terminal, (3) is the ~Φ converter, (4
) is an image memory having a storage capacity for approximately one field.

SWはスイッチ、(5)はD/A変換器、(6)は映像
信号出力端子である。また、(7)は書き込みタイミン
グ信号入力端子、(8)はクロック入力端子であ、り、
(9)はAND回路である。さらに(1@、αυはクロ
ック入力端子に接続されたデータセレクタ及びアドレス
カウンタであシ、αっけアドレスコントローラである。
SW is a switch, (5) is a D/A converter, and (6) is a video signal output terminal. In addition, (7) is a write timing signal input terminal, and (8) is a clock input terminal.
(9) is an AND circuit. Furthermore, (1@, αυ is a data selector and address counter connected to a clock input terminal, and α is an address controller.

αjはスキニー補正値が記憶されているメモリ、 (1
4)はコード信号入力端子であり、数値零のコードが入
力される。霞はデータセレクタであり、 (lQは減算
器である。
αj is the memory in which the skinny correction value is stored, (1
4) is a code signal input terminal, into which a code with a numerical value of zero is input. Kasumi is a data selector, and (lQ is a subtractor.

次に上記一実施例につき第2図も参照してその動作を説
明する。入力端子(2)よシ入力される特殊再生出力(
−スロー再生時の出力)Psは第2図(a)く示すよう
にその再生出力は通常再生出力よシかなり出力が減少し
ている。従って、前述したように再生出力が十分に得ら
れているフィールドの出力をメモリ(4)に書き込み、
そうでないフィールドにあってはメモリ(4)に書き込
んだ信号を読み出すことによシノイズのない再生画面を
得るようにする。この場合、メモリ(4)への書き込み
タイミング信号は端子(7)から入力され、これはヘッ
ドスイッチングパルス(第2図の)参照)で同期化した
信号である(第2図(C)参照)。メモリ(4λの書き
込み信号は端子(7)からの信号と端子(8)からのク
ロックこの論理積をAND回路(9)にてとったものが
用いられる。なお、このメモリ(4)は書き込みと読み
出しがクロックの1周期内で行なえる構造のもので1例
えばクロックのHレベルで読み出しが、Lレベルで書き
込みが行なわれる。
Next, the operation of the above embodiment will be explained with reference to FIG. 2 as well. Special playback output input through input terminal (2)
- Output during slow playback) As shown in FIG. 2(a), the playback output is considerably reduced compared to the normal playback output. Therefore, as mentioned above, the output of the field from which a sufficient reproduction output has been obtained is written to the memory (4),
In other fields, a noise-free reproduction screen is obtained by reading out the signals written in the memory (4). In this case, the write timing signal to the memory (4) is input from the terminal (7), and this is a signal synchronized with the head switching pulse (see Fig. 2) (see Fig. 2 (C)). . The write signal of the memory (4λ) is obtained by ANDing the signal from the terminal (7) and the clock from the terminal (8) using an AND circuit (9). Note that this memory (4) is used for writing and It has a structure in which reading can be performed within one cycle of the clock; for example, reading is performed at the H level of the clock, and writing is performed at the L level of the clock.

書き込みタイミング信号にもとづいてメモ1月4)へは
〜Φ変換器(3)にてデジタル化されたi 子(2) 
カらO特殊再生時の映像信号Psが入力され、書き込ま
れる。このときのメモリ(4)への書き込みアドレスは
データセレクタα〔から与えられる。データセ入力とし
、セレクタ端子Sに入力されるクロックにもとづいて一
方を選択してメモリ(4)Kアドレスとして送出する。
Based on the write timing signal, the memo (2) is digitized by the ~Φ converter (3) to the memo (January 4).
A video signal Ps during special playback is inputted and written. The write address to the memory (4) at this time is given from the data selector [alpha]. Based on the clock input to the selector terminal S, one is selected and sent as the memory (4) K address.

すなわち、メモリ(4)からの読み出し時には読み出し
アドレスとして入力aが、書き込み時には書き込みアド
レスとして入力すが選択される。この人力すはアドレス
カウンタαDのカウント値からデータセレクタ住9の出
力値を減算器−にて減算した値である。データセレクタ
a!9は特殊再生モードに応じたスキ為−補正値が記憶
されて出力する。すなわち1人ヘッドの再生出力を書き
込むときには入力dを選択し、アドレスカウンタαυの
カウント値からこの値が減算され、この減算された値が
メモリ(4)の書き込みアドレスとじて与えられる(実
際には入力dは零であるからアドレスカウンタαυの値
そのものがメモリ(4)のアドレスとなる)。また、B
ヘッドの再生出力を書き込むときには人ヘッドの信号こ
の間に前述した如き3aのスキー−が発生するので、こ
れを補償するためにデータセレクタα9は入力Cを選択
して出力する。これによシ書き込みアドレスはスキ、−
補正値だけ補正され(メそす(4)へのアドレス値を示
す第2図(d)におけるCc分)、Bヘッドの再生出力
も用いることができるようになる。
That is, when reading from the memory (4), input a is selected as the read address, and when writing, input a is selected as the write address. This input value is the value obtained by subtracting the output value of the data selector 9 from the count value of the address counter αD using a subtracter. Data selector a! Reference numeral 9 stores and outputs skid correction values corresponding to the special reproduction mode. That is, when writing the playback output of a single head, input d is selected, this value is subtracted from the count value of address counter αυ, and this subtracted value is given as the write address of memory (4) (actually, Since the input d is zero, the value of the address counter αυ itself becomes the address of the memory (4)). Also, B
When writing the reproduced output of the head, the above-mentioned skiing 3a occurs between the human head signals, so in order to compensate for this, the data selector α9 selects and outputs the input C. With this, the write address is empty, -
The correction value is corrected (the amount Cc in FIG. 2(d) showing the address value to message (4)), and the reproduction output of the B head can also be used.

ここで全体の動作をまとめると、スロー再生時まず1人
ヘッドの出力を書き込み、その後3回続けてメモリ(4
)に書き込んだ信号を読み出す。3回目の読み出し時に
はクロックの1周期内のHレベル期間で読み出しを、L
レベル期間で出力の十分得られているBヘッドの出力を
書き込む。書き込まれた出力は以後、4フイ一ルド分繰
シ返して読み出される。このような動作を続けることに
よりBヘッドの再生出力もスキー−補正がなされるとと
くよってスロー再生時に用いることができ、動きもなめ
らかになる。なお、スイッチSWは第2図(6)に示す
ようにメモリ(4)からの読み出しを行なうときは端子
b@に接続される。そしてスイッチSWを介して得られ
たデジタル映像信号はD/A変換器(5)にてD/A変
換され、端子(6)に出力される。ここで読み出し時の
メモリ(4)のアドレス値をfsz図(f)に、メモリ
(4)に書き込まれている内容を同図(f)に。
To summarize the entire operation here, during slow playback, first the output of one head is written, then the memory (4
) reads out the signal written in. During the third read, the read is performed during the H level period within one cycle of the clock, and the L level is
Write the output of the B head that has obtained sufficient output during the level period. Thereafter, the written output is read out repeatedly for four fields. By continuing this operation, the playback output of the B head will also be ski-corrected and can be used for slow playback, making the movement smoother. Note that the switch SW is connected to the terminal b@ when reading from the memory (4) as shown in FIG. 2 (6). The digital video signal obtained via the switch SW is D/A converted by a D/A converter (5) and output to a terminal (6). Here, the address value of the memory (4) at the time of reading is shown in fsz diagram (f), and the content written in the memory (4) is shown in the same diagram (f).

読み出し内容を同図(のに示す。第3図はメモリ(4)
へ与えるアドレスの補正動作をわかシ易くするために示
したタイミングチャートであυ、同図(a)は端子(8
)K入力されるクロック、同図(b)はアドレスカウン
タIのカウント値、同図(C)はデータセレクタ翰の入
力すの値、同図(d)は端子(7)に入力される書き込
みタイミング信号、同図(et)はデータセレクタ(至
)の選択出力、同図(f)は書き込み/読み出し信号、
同図CIり)はメモ1月4)へのデータ入力、同図t’
h)は量データ出力。同図(りは同アドレス入力を示す
The read contents are shown in the same figure. Figure 3 shows the memory (4).
This is a timing chart shown to make it easier to understand the correction operation of the address given to the terminal (8).
) K input clock, (b) the count value of the address counter I, (C) the input value of the data selector, (d) the write input to the terminal (7) Timing signal, (et) is the selection output of the data selector (to), (f) is the write/read signal,
CI ri) in the same figure is data input to memo January 4), t' in the same figure.
h) is the quantity data output. The figure shows the same address input.

なお、以上はスキュー補正をメモリ(4)への書き込み
時に行なう場合について述べ之ものであるが。
Note that the above description deals with the case where skew correction is performed at the time of writing to the memory (4).

メモリ(4)からの読み出し時にアドレス操作を行なう
ようにしても同様の効果を得ることができる。
A similar effect can be obtained by performing an address operation when reading from the memory (4).

すなわち、Bヘッドの出力をメモリ(4)に書き込むと
き書き込みアドレスはそのままとし、読み出し時にアド
レスカウンタの値にスキュー補正値を加算したアドレス
を用いるようにするのである。
That is, when writing the output of the B head to the memory (4), the write address is left as is, and when reading, the address obtained by adding the skew correction value to the value of the address counter is used.

次に早送シ(巻戻し)再生時におけるスキュー補正につ
いて説明する。例えば、 VTRのベータ7オーマツ)
においてβIモードにおけるテープパターンはH並べが
出来ていない。従って、早送シ再生を行なうと、ヘッド
がトラックを横切る際に、Hのスキ、−ジャンプが発生
し、この!!までは再生画面上に大きなスキ^−が生じ
てしまう。ここではメモリ(4)を用いてスキュー補正
を行ない、早送υ再生時でもノイズのない再生画を得る
ここのできる方法について説明する。
Next, skew correction during fast forward (rewind) playback will be explained. For example, VTR Beta 7 Omatsu)
In the βI mode, the tape pattern is not arranged in H order. Therefore, when performing fast-forward playback, when the head crosses the track, a jump of H occurs, and this! ! Until then, a large gap would appear on the playback screen. Here, a method of performing skew correction using the memory (4) and obtaining a noise-free reproduced image even during fast-forward υ reproduction will be explained.

まず、キャプスタンの速度は通常再生速度の偶数倍に設
定する必要がある。これはもし奇数倍に設定すると、ノ
イズパーがメモリ(4)の特定番地に固定されて書き込
まれる(実際はノイズ部分はメそす(4)に書き込まな
い)ため、この部分のデータが更新されず、古いデータ
がいつまで4残ってしまうという欠点を避ける丸めであ
る。第4図にn倍速時のヘッド走査軌跡を示し、第5図
にこのときのタイミングチャートを示す。
First, the capstan speed must be set to an even multiple of the normal playback speed. If this is set to an odd multiple, the noise part will be fixed and written to a specific address in memory (4) (actually, the noise part will not be written to memory (4)), so the data in this part will not be updated. This rounding avoids the drawback of 4 remaining old data. FIG. 4 shows the head scanning locus at n times the speed, and FIG. 5 shows the timing chart at this time.

まず、特殊再生時にメモ’) (4) K書き込むべき
フィールドを検出し、書き込みタイミング信号を得るた
めにエンベロープ検波(第5図(a)参照)を行ない、
再生エンベロープ出力の大きい箇所を検出する。このエ
ンベロープ検出パルス(第5図(b)参照)を反転させ
ると、書き込みタイミングパルスとなる(第5図(C)
参照)。同時に0.5Hのスキー−ジャンプの検出を行
なう。この検出パルス(第5図(d)参照)は後で説明
するデータセレクタ霞の出力切換に用いられる。
First, during special playback, perform envelope detection (see Figure 5 (a)) to detect the field to be written and obtain the writing timing signal.
Detect areas with large playback envelope output. When this envelope detection pulse (see Figure 5(b)) is inverted, it becomes a write timing pulse (see Figure 5(C)).
reference). At the same time, a 0.5H ski jump is detected. This detection pulse (see FIG. 5(d)) is used for switching the output of the data selector Kasumi, which will be explained later.

次にこの場合メモリ(4)に与えられるアドレスについ
て説明する。アドレスカウンタ(11)はヘッドスイッ
チングパルス(第5図(e)参照)のエツジでリセット
される。データセレクタQSの出力はスキニージャンプ
検出信号によシ切り換えられ、スキュー−)ヤングが検
出されたとき入力aの値(=スキ、−補正値の記憶され
たメモリα階からの出力)を選択する。このときのスキ
ュー補正値としては0.5H分に相当するアドレス値で
ある。また、スイッチSWは常に端子す側に倒されてい
る。メモリ(4)は端子(8)に入力される動作クロッ
クのHレベル期間読み出しを行ない、Lレベル期間書き
込みを行なう。
Next, the address given to memory (4) in this case will be explained. The address counter (11) is reset at the edge of the head switching pulse (see FIG. 5(e)). The output of the data selector QS is switched by the skinny jump detection signal, and when the skew-) Young is detected, the value of the input a (=skip, the output from the memory α floor in which the -correction value is stored) is selected. . The skew correction value at this time is an address value corresponding to 0.5H. Further, the switch SW is always turned to the terminal side. The memory (4) performs reading during the H level period of the operating clock input to the terminal (8), and performs writing during the L level period.

この場合、スキニージャンプが検出されないときはアド
レスの補正は行なわず、スキニージャンプが検出され九
とき0.5H分だけ前のアドレス位置にデータを書き込
むようKする。この場合の書き込みアドレス値を第5図
(f)に、tたメモリ(4)への書き込みデータの内容
を同図(のく示す。また読み出しアドレス値を第5図像
)に、読み出しデータの内容を同図(i)K示す。
In this case, when a skinny jump is not detected, no address correction is performed, and when a skinny jump is detected, data is written at the previous address position by 0.5H. The write address value in this case is shown in Figure 5(f), the content of the write data to the memory (4) is shown in the same figure (Figure 5), and the read address value is shown in the fifth image. is shown in Figure (i)K.

以上述べたようくこの場合H並べの出来ていない記録パ
ターンのテープを特殊再生した場合でも人、8両ヘッド
の出力をメモリに書き込むことができ、動きのなめらか
なノイズのない特殊再生画面を得ることができる。
As mentioned above, in this case, even when performing special playback on a tape with a recording pattern that is not arranged in H order, the outputs of the human and eight heads can be written to the memory, and a special playback screen with smooth movement and no noise can be obtained. be able to.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば、特殊再生時にノイズ
の表い再生画間が得られ、かつスロー再生画には動きの
なめらかなスロー再生画を得ることができる。また、H
並べの出来ていない記録パターンのテープを用いて特殊
再生を行なり念場合でもスキ、−のない再生画を得るこ
とが可能である。
As described above, according to the present invention, it is possible to obtain a gap between reproduced images showing noise during special reproduction, and to obtain a slow-motion reproduced image with smooth movement. Also, H
By performing special reproduction using a tape with recording patterns that are not arranged in order, it is possible to obtain a reproduced image without gaps or minuses even in case of emergency.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明になる画儂メモリ装置の一実施例を示す
ブロック図、第2図、第3図は第1図の装置のタイミン
グチャート、第4図は12倍速再生時のヘッド走査中心
軌跡を示す図、第5図は12倍速再生時の第1図の装置
のタイミングチャート。 第6図は7スロ一再生時のヘッド走査軌跡を示す図、第
7図及び第8図は従来の画儂メモリ装置の問題点を説明
するための図である。 3・・・A/D変換器、    4・・・メ モ リ。 5・・・D/A変換器、    11.15・・・デー
タセレクタ。 11・・・アドレスカウンタ、13・・・メ モ リ。 代理人 弁理士 則近憲佑 (ほか1名)第1図 b /+^0/+ハ /+ 戸 3  ぜ 8 石 8  亡  ?  モ  :第6図 第7図 日n
FIG. 1 is a block diagram showing an embodiment of the picture image memory device according to the present invention, FIGS. 2 and 3 are timing charts of the device shown in FIG. 1, and FIG. 4 is a head scanning center during 12x playback. FIG. 5 is a timing chart of the apparatus shown in FIG. 1 during 12 times speed playback. FIG. 6 is a diagram showing a head scanning locus during 7-slot one reproduction, and FIGS. 7 and 8 are diagrams for explaining problems with conventional image memory devices. 3...A/D converter, 4...memory. 5...D/A converter, 11.15...Data selector. 11...Address counter, 13...Memory. Agent Patent attorney Kensuke Norichika (and 1 other person) Figure 1 b /+^0/+ha /+ To 3 ze 8 stone 8 death ? Mo: Figure 6 Figure 7 Day n

Claims (1)

【特許請求の範囲】[Claims] デジタル映像信号を画像メモリに書き込む手段と、この
画像メモリからデジタル映像信号を読み出す手段とを備
え、この画像メモリを用いてノイズレス特殊再生を行な
うようにしたビデオテープレコーダの画像メモリ装置で
あって、特殊再生モードに応じて設定した補正値を画像
メモリのアドレスを指定するアドレスカウンタのカウン
ト値より減算あるいは加算する手段と、この減算あるい
は加算された値を画像メモリの書き込み時のアドレスあ
るいは読み出し時のアドレスとして用いる手段とを具備
したことを特徴とする画像メモリ装置。
An image memory device for a video tape recorder, comprising means for writing a digital video signal into an image memory and means for reading the digital video signal from the image memory, and for performing noiseless special playback using the image memory, A means for subtracting or adding a correction value set according to the special playback mode from the count value of an address counter that specifies an address in the image memory, and a means for subtracting or adding the value to the address when writing to the image memory or when reading the image memory. An image memory device characterized by comprising means for use as an address.
JP60081243A 1985-04-18 1985-04-18 Image memory device Pending JPS61240785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60081243A JPS61240785A (en) 1985-04-18 1985-04-18 Image memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60081243A JPS61240785A (en) 1985-04-18 1985-04-18 Image memory device

Publications (1)

Publication Number Publication Date
JPS61240785A true JPS61240785A (en) 1986-10-27

Family

ID=13740976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60081243A Pending JPS61240785A (en) 1985-04-18 1985-04-18 Image memory device

Country Status (1)

Country Link
JP (1) JPS61240785A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140869A (en) * 1987-11-27 1989-06-02 Sony Corp Control circuit for block decomposition memory
JPH07143446A (en) * 1993-11-17 1995-06-02 Nec Corp Video memory reproduction system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215183A (en) * 1983-05-21 1984-12-05 Sony Corp Video signal reproducing device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59215183A (en) * 1983-05-21 1984-12-05 Sony Corp Video signal reproducing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140869A (en) * 1987-11-27 1989-06-02 Sony Corp Control circuit for block decomposition memory
JPH07143446A (en) * 1993-11-17 1995-06-02 Nec Corp Video memory reproduction system
JP2734352B2 (en) * 1993-11-17 1998-03-30 日本電気株式会社 Video memory playback method

Similar Documents

Publication Publication Date Title
JP2553031B2 (en) Special playback device for video tape recorders
JPH0563072B2 (en)
JPS61240785A (en) Image memory device
JP2629674B2 (en) Recording and playback device
JP2615766B2 (en) Playback video signal processing device
JPH01120975A (en) Reproducing device
JP2697108B2 (en) Magnetic recording / reproducing device
KR0170143B1 (en) Still play apparatus of vcr
KR0134999B1 (en) Rapid search apparatus of vcr
JPS62291272A (en) Fast feeding reproducing device
JP2620947B2 (en) Video signal recording and reproducing device
JPH03790Y2 (en)
JP2000197006A (en) Image information recording and reproducing device, and electronic equipment provided with the same
JPS62163483A (en) Video signal recording and reproducing device
JPS63103592A (en) Fast feeding reproducing device in video tape recorder
JPS63107280A (en) Video tape recorder
JPS62206975A (en) Video signal recording and reproducing device
JPS6363292A (en) Special reproduction circuit
JPH01235488A (en) Video recording/reproducing device
JPH02125585A (en) Picture reproducing device
JPS62245785A (en) Scew correcting circuit
JPS6336679A (en) Magnetic recording and reproducing device
JPH0748847B2 (en) Video signal playback device
JPS6343479A (en) Magnetic recording and reproducing device
JPS63106903A (en) Magnetic recording system