JPS61237577A - Shading-distortion correcting circuit - Google Patents
Shading-distortion correcting circuitInfo
- Publication number
- JPS61237577A JPS61237577A JP60078201A JP7820185A JPS61237577A JP S61237577 A JPS61237577 A JP S61237577A JP 60078201 A JP60078201 A JP 60078201A JP 7820185 A JP7820185 A JP 7820185A JP S61237577 A JPS61237577 A JP S61237577A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- reference signal
- reading
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビット数の大きなA/D変換器を用いることな
く変動の大きなシェーディング歪の補正を行なえるよう
にしたシェーディング歪補正回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a shading distortion correction circuit capable of correcting shading distortion with large fluctuations without using an A/D converter with a large number of bits.
従来のシェーディング歪補正回路として、例えば、A/
D変換器によって基準となるアナログ信号をデジタル化
したのちメモリ (RAM)に記憶しておき、ついでラ
インセンサー各画素ごとにメモリの基準信号との同期を
とり、デジタル演算器により次式の演算を行なって補正
された出力Zを得るようにしたものがある。As a conventional shading distortion correction circuit, for example, A/
The reference analog signal is digitized by a D converter and then stored in memory (RAM). Then, each pixel of the line sensor is synchronized with the reference signal in the memory, and the digital calculator calculates the following equation. There is a method in which a corrected output Z is obtained by doing so.
(但し、X:センサ出力、Y:基準信号、C:係数)
以上の構成において、センサで撮像さた画像のシフトバ
リアントな放射量歪、即ち、光学系に起因する周辺減光
、サンスポット或いはセンサ系の応答特性の不規則さ等
を原因として発生するシェーディング歪はメモリに基準
信号として予め記憶される。この基準信号とセンサの出
力信号とを画素毎に同期をとりながらデジタル演算器に
よって。(where, Shading distortion caused by irregularities in the response characteristics of the sensor system is stored in advance as a reference signal in the memory. This reference signal and the sensor output signal are synchronized for each pixel using a digital calculator.
(1)式の演算を実行し、シェーディング歪の補正をし
た出力信号Zを得ることができる。この場合、A/D変
換器の変換精度がnビットであるとすると、デジタル演
算によって表現される数値は2′″となる。By executing the calculation of equation (1), it is possible to obtain an output signal Z with shading distortion corrected. In this case, assuming that the conversion precision of the A/D converter is n bits, the numerical value expressed by digital calculation is 2'''.
尚、シェーディング歪の補正に関するものとして、特開
昭59−175279号(予め記憶した正確なシェーデ
ィング歪と原稿読取信号を比較して補正するもの)があ
る。Regarding the correction of shading distortion, there is Japanese Patent Application Laid-Open No. 59-175279 (compensation is made by comparing an accurate shading distortion stored in advance with a document reading signal).
しかし、従来のシェーディング歪補正回路にあっては、
基準信号に含まれる変動に応じて表現可能な値の範囲が
制限(例えば、シェーディングの変動が±2□であると
すると211−2・が表現できる値)、即ち、有効ビッ
ト数が制限(n−2ムビツトに制限)されるため、変動
の大きなシェーディング歪の補正を行なうためには、有
効ビット数より更に数ビツト容量の大きいA/D変換器
を用いる必要があり、回路のコストアップを招く不具合
がある。However, in the conventional shading distortion correction circuit,
The range of values that can be expressed is limited depending on the variation included in the reference signal (for example, if the shading variation is ±2□, the value that can be expressed is 211-2), that is, the number of effective bits is limited (n In order to correct shading distortion with large fluctuations, it is necessary to use an A/D converter with a capacity several bits larger than the effective number of bits, which increases the cost of the circuit. There is a problem.
〔問題点を解決するための手段及び作用〕本発明は上記
に鑑みてなされたものであり、ビット数の少ないA/D
変換器を用いて変動の大きなシェーディング歪を補正で
きるようにするため、基準となる信号を記憶装置に記憶
させたのち、これをD/A変換して基準信号を作り、こ
の基準信号をA/D変換器へ原稿読取信号の各画素に同
期させて入力するようにしたシェーディング歪補正回路
を提供するものである。[Means and effects for solving the problems] The present invention has been made in view of the above, and is an A/D with a small number of bits.
In order to be able to correct shading distortion with large fluctuations using a converter, a reference signal is stored in a storage device, then D/A converted to create a reference signal, and this reference signal is converted to A/A. The present invention provides a shading distortion correction circuit that inputs a document reading signal to a D converter in synchronization with each pixel.
以下、本発明によるシェーディング歪補正回路を詳細に
説明する。Hereinafter, the shading distortion correction circuit according to the present invention will be explained in detail.
第1図は本発明の一実施例を示すものであり、原稿等の
画像を読み取るラインセンサ(後述する)よりの読み取
り情報を各画素毎にアナログ値で人力し、このアナログ
値をデジタル値に変換して出力するA/D変換器1と、
ラインセンサが基準面を読取ったとき該A/D変換器1
より出力される基準信号を記憶するメモリ (RAM又
はROM)2と、該メモリ2より読み出した基準データ
をD/A変換してA/D変換器1へ基準信号として与え
るD/A変換器3より構成される。Figure 1 shows an embodiment of the present invention, in which reading information from a line sensor (described later) that reads an image of a document, etc. is manually input as an analog value for each pixel, and this analog value is converted into a digital value. an A/D converter 1 that converts and outputs;
When the line sensor reads the reference surface, the A/D converter 1
a memory (RAM or ROM) 2 that stores a reference signal output from the memory 2; and a D/A converter 3 which converts the reference data read from the memory 2 into a D/A and supplies it to the A/D converter 1 as a reference signal. It consists of
第2図はラインセンサ11を含む読取部を示し、プラテ
ン15の読取位置に置かれた基準面13(例えば、白色
面)と、読取位置を照射するLEDあるいは蛍光灯等の
光源14と、読取位置の基準面13あるいは原稿(図示
せず)の反射光をセルフォックレンズ(ロッドレンズ)
12を介して受けて読取信号を出力するラインセンサ1
1を有する。FIG. 2 shows a reading section including a line sensor 11, which includes a reference surface 13 (for example, a white surface) placed at a reading position on a platen 15, a light source 14 such as an LED or fluorescent lamp that illuminates the reading position, and a reading section. A SELFOC lens (rod lens) captures the reflected light from the position reference plane 13 or the original (not shown).
A line sensor 1 receives a read signal via 12 and outputs a read signal.
1.
以上の構成において、原稿等の画像読み取りに先行して
基準信号の作成が行なわれる。即ち、基準面13をライ
ンセンサ11により読み取り、これをA/D変換器1に
よってデジタル変換したのちメモリ2に格納する。In the above configuration, a reference signal is created prior to reading an image of a document or the like. That is, the reference plane 13 is read by the line sensor 11, converted into digital data by the A/D converter 1, and then stored in the memory 2.
メモリ2に格納される基準信号v1は、第3図に示すよ
うに、ラインβ方向にΔ■のシェーディング変動を有す
るものであり、これがA/D変換器1によってデジタル
化された後メモリ2に格納される。基準面13の読み取
りが終了すると、プラテン15の読取位置へ送られてく
る原稿(図示せず)の読み取りが開始される。原稿の読
み取りが開始されると、メモリ2に格納された基準デー
タはD/A変換器3によってアナログ値に変化される。The reference signal v1 stored in the memory 2 has a shading variation of Δ■ in the direction of line β, as shown in FIG. Stored. When the reading of the reference surface 13 is completed, reading of the original (not shown) sent to the reading position of the platen 15 is started. When the reading of the original is started, the reference data stored in the memory 2 is changed into an analog value by the D/A converter 3.
このアナログ電圧は原稿読取信号と同期をとられながら
、基準人力■□、としてA/D変換器1に与えられる。This analog voltage is applied to the A/D converter 1 as a reference human power □ while being synchronized with the original reading signal.
A/D変換変換器源稿読取信号VINを基準信号VR@
fに基いてシェーディング歪を補正し読取信号を出力す
る。The A/D converter source reading signal VIN is used as the reference signal VR@
The shading distortion is corrected based on f and a read signal is output.
即ち、Z =VIN/V□、・−−−−−一・−−−
−−−(2”)で与えられる。(2)式において、VI
N=VIlofとなるときに、A/D変換の有効ビット
数の最大を取ることができる。このとき分解能nビット
のA/D変換器の場合、V*−r/2fiが最小分解能
となる。That is, Z = VIN/V□,・-----1・----
---(2'').In equation (2), VI
When N=VIlof, the maximum number of effective bits for A/D conversion can be obtained. At this time, in the case of an A/D converter with a resolution of n bits, the minimum resolution is V*-r/2fi.
本発明においては、6ビツトのフラッシュA/D変換器
を用いた場合、±30%の変動のセンサーを例にとると
、64レベルの信号を取ることができる。因みに従来方
式では、16レベルしか取ることができない。換言すれ
ば、従来方式で8ビツトのA/D変換器を必要としたの
に対し、本発明では6ビツトで済むことを意味する。In the present invention, when a 6-bit flash A/D converter is used, a signal of 64 levels can be obtained, taking a sensor with a variation of ±30% as an example. By the way, with the conventional method, you can only take 16 levels. In other words, while the conventional system requires an 8-bit A/D converter, the present invention requires only 6 bits.
以上説明した通り本発明のシェーディング歪補正回路に
よれば、基準データをメモリに記憶させたのち、これを
D/A変換したデジタル値を基準信号としてA/D変換
器に与えるようにしたため、少ないビット数のA/D変
換器を用いて変動の大きなシェーディング歪を補正する
ことができる。As explained above, according to the shading distortion correction circuit of the present invention, after storing the reference data in the memory, the digital value obtained by D/A converting the reference data is given to the A/D converter as the reference signal. Shading distortion with large fluctuations can be corrected using an A/D converter with a large number of bits.
更に、ビット数を少なくできることによって信号線の本
数を少なくできるため、回路の小型化を図ることができ
る。Furthermore, since the number of signal lines can be reduced by reducing the number of bits, the circuit can be made smaller.
第1図は本発明の一実施例を示すブロック図。
第2図は読取部を示す説明図。第3図は基準信号の変動
を示す説明図。
符号の説明
1−・−−−−−A / D変換器 2 ・・−メモ
リ3 ・−−−−−・D/A変換器 11−・−ライ
ンセンサ12−−−−−・セルフォックスレンズ13・
−−−−−・基準面 14−・−・−光源15
−−−−−・−プラテン
特 許 出 願 人 富士ゼロックスク株式会社代理
人 弁護士 松 原 伸 2
同 同 村木清司
同 同 平田忠雄
同 同 上島淳−FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is an explanatory diagram showing the reading section. FIG. 3 is an explanatory diagram showing fluctuations in the reference signal. Explanation of symbols 1-----A/D converter 2...Memory 3--D/A converter 11--Line sensor 12--Selfox lens 13.
------・Reference plane 14-・-・-Light source 15
−−−−−・−Platen Patent Applicant Fuji Xerox Co., Ltd. Agent Attorney Shin Matsubara 2 Same as Seiji Muraki Same Same as Tadao Hirata Same Same as Jun Ueshima−
Claims (1)
ディング歪の補正を行なって歪補正された画像信号を出
力するシェーディング歪補正回路において、 前記画像読取信号の各画素に同期して前記基準信号を入
力し、該基準信号に基づいて前記画像読取信号をA/D
変換してシェーディング歪補正を行なうA/D変換器と
、 全面同一色の基準面を読取った基準読取信号を前記A/
D変換器によってデジタル化し、これを前記基準信号と
して記憶するメモリと、 該メモリより読み出した前記基準信号をD/A変換して
前記A/D変換器へ出力するD/A変換回路を設けたこ
とを特徴とするシェーディング歪補正回路。[Scope of Claims] A shading distortion correction circuit that corrects shading distortion of an image reading signal based on a reference symbol created in advance and outputs a distortion-corrected image signal, comprising: input the reference signal, and convert the image reading signal to A/D based on the reference signal.
An A/D converter converts and performs shading distortion correction;
A memory for digitizing the digital signal by a D converter and storing it as the reference signal, and a D/A conversion circuit for D/A converting the reference signal read from the memory and outputting it to the A/D converter. A shading distortion correction circuit characterized by:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60078201A JPS61237577A (en) | 1985-04-12 | 1985-04-12 | Shading-distortion correcting circuit |
US06/849,675 US4723174A (en) | 1985-04-09 | 1986-04-09 | Picture image processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60078201A JPS61237577A (en) | 1985-04-12 | 1985-04-12 | Shading-distortion correcting circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61237577A true JPS61237577A (en) | 1986-10-22 |
Family
ID=13655398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60078201A Pending JPS61237577A (en) | 1985-04-09 | 1985-04-12 | Shading-distortion correcting circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61237577A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0480180U (en) * | 1990-03-24 | 1992-07-13 |
-
1985
- 1985-04-12 JP JP60078201A patent/JPS61237577A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0480180U (en) * | 1990-03-24 | 1992-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4578711A (en) | Video data signal digitization and correction system | |
JPS58172061A (en) | Signal processor | |
JPS61237577A (en) | Shading-distortion correcting circuit | |
US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
JP3091084B2 (en) | Signal processing circuit | |
JP2671351B2 (en) | Image signal processing circuit | |
JPS61237578A (en) | Shading distortion correcting circuit | |
JP2687356B2 (en) | Color image input device | |
JPS63228882A (en) | Image signal processing system | |
JP2673995B2 (en) | Image signal processing device | |
JPH03243060A (en) | Processor for image signal | |
JP2895601B2 (en) | Document reading device | |
JPS6096076A (en) | Device for correcting shading distortion | |
JP3113476B2 (en) | Peak value detection and holding circuit | |
JPH01865A (en) | Image signal correction circuit | |
JP3226534B2 (en) | Document reading device | |
JPH01158878A (en) | Picture reader | |
KR960009795B1 (en) | Shading compensation circuit and method | |
JPH05207279A (en) | Scanner | |
JPH04291575A (en) | Image scanner | |
JPS62117473A (en) | Dark output correcting circuit | |
JPH06225143A (en) | Picture reader | |
JPS6096077A (en) | Device for correcting shading distortion | |
JPS62102623A (en) | Analog-digital conversion circuit | |
JPH04365263A (en) | Original reader |