JPS61234123A - System for encoding and demodulating acoustic signal - Google Patents

System for encoding and demodulating acoustic signal

Info

Publication number
JPS61234123A
JPS61234123A JP26039684A JP26039684A JPS61234123A JP S61234123 A JPS61234123 A JP S61234123A JP 26039684 A JP26039684 A JP 26039684A JP 26039684 A JP26039684 A JP 26039684A JP S61234123 A JPS61234123 A JP S61234123A
Authority
JP
Japan
Prior art keywords
circuit
signal
constant
integration
encoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26039684A
Other languages
Japanese (ja)
Inventor
Junichi Kakumoto
純一 角元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP26039684A priority Critical patent/JPS61234123A/en
Publication of JPS61234123A publication Critical patent/JPS61234123A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

PURPOSE:To reduce the occurring chance and scale of aural noises and distortion caused when acoustic signals are encoded and demodulated, by controlling the integration constant of an encoding system by detecting an encoding error or its cause and controlling the integration constant of a demodulating system also by using the signal used for controlling the encoding system. CONSTITUTION:A loop system composed of an analog comparator circuit 104, 1st temporary storage circuit 106, and a circuit which uses '110' as its fixed integration constant, is an encoding circuit which obtains an 1-bit encoded output on a line 109 synchronously to a synchronizing clock from a line 108, and an encoding demodulation feedback signal 103 advances following an input signal 101 and becomes an encoded signal 109 corresponding to the input signal 101. In order to maintain the operations of the whole system at an expected value through the integration constant of the 1st variable constant integration or variable constant integration similar circuit 110, an integration constant controlling circuit 213 controls the integration control by detecting the component of an acoustic signal, from which an encoding error is expected, or generates an electric signal corresponding to the error between an input signal and encoded signal. This signal is transmitted to the 2nd variable constant integration or variable constant integration similar circuit 115 by means of an integration constant controlling signal transmitting circuit 215 and demodulating conditions related to the integration constant is matched to the encoding side.

Description

【発明の詳細な説明】 音響信号を符号化する場合数多くの方法がある。本案は
音響 音声信号のディジタル符号化方法とその符号化さ
れた信号の復調方法とであり、聴感上問題とされる符号
化に伴う 雑音と歪とを低減する方法に関連するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION There are many ways to encode audio signals. This proposal concerns a method for digitally encoding an acoustic voice signal and a method for demodulating the encoded signal, and is related to a method for reducing noise and distortion associated with encoding, which are audible problems.

一般的に、音響信号は広い動作領域を持っている。良い
音質で ディジタル符号化するには 通常、12ビット
から16ビット程度の 高速度 アナログディジタル変
換器が用いられるが、コストが高いことが難点である。
Generally, acoustic signals have a wide operating range. High-speed analog-to-digital converters with 12 to 16 bits are usually used for digital encoding with good sound quality, but the drawback is that they are expensive.

−力量も低コストな符号化方法としては1ビットの符号
化方法がある。この場合、少ないビット数を補うために
 高いサンプリング周波数が必要であ゛るが、経済性を
考慮した 部品の動作速度の制限で、その周波数には限
界がある。持てる性能をむだなく配分しても符号化雑音
と、符号化可能な周波数範囲と、符号化振幅範囲のいづ
れか又は全ての項目に妥協点を求めなければならない。
- A 1-bit encoding method is available as an encoding method that is both capable and low cost. In this case, a high sampling frequency is required to compensate for the small number of bits, but there is a limit to this frequency due to restrictions on the operating speed of components for economic reasons. Even if the available performance is distributed without waste, a compromise must be found in any or all of the following items: coding noise, codeable frequency range, and coding amplitude range.

しかし、どのように妥協しても 少なくともいづれかの
問題は残っているのである。
However, no matter how much compromise is made, at least one problem remains.

具体的には、音色がきれいで 単調で 弱い音の場合に
は符号化雑音は最も 耳につく 状態となり、逆に5強
く高い周波数成分を含む音の場合は 高域歪が濁音とし
て耳につく。本案は、音響信号に関しては、雑音と 歪
と 動作領域 とが時に重要視され 係数精度はあまり
重要視されない点に着目し、入力信号の性質や符号化誤
差の発生状況に応じ自動的に符号化定数を制御すること
によって上記弱点を補強することを特徴とした 符号化
方法とその復調方法とに関する。
Specifically, when the timbre is clear, monotonous, and weak, the encoding noise is most audible, whereas when the tone is strong and contains high frequency components, high-frequency distortion is audible as dullness. . This proposal focuses on the fact that when it comes to acoustic signals, noise, distortion, and operating range are sometimes considered important, and coefficient accuracy is not so important. The present invention relates to an encoding method and demodulation method thereof, characterized in that the above-mentioned weaknesses are reinforced by controlling constants.

以下図面を用いて詳細説明を行う。A detailed explanation will be given below using the drawings.

第1図は本案の一実施例を示すブロック図である。10
1は入力信号端子であり符号化しようとする音響信号が
入力される。102は101から入力信号であり、10
4のアナログ信号比較回路の2本の入力線の内の一方で
、103はその他方、105はその出力である。106
は第1一時記憶回路で、104のアナログ比較回路のデ
ィジタル出力105が108の同期信号によって一時記
憶、される。108の同期信号は107なる基準クロッ
ク発生回路から供給される。109は第1一時記憶回路
の出力で、この信号は同時に入力信号の1ビット符号化
信号である。
FIG. 1 is a block diagram showing an embodiment of the present invention. 10
Reference numeral 1 denotes an input signal terminal, into which an audio signal to be encoded is input. 102 is the input signal from 101;
One of the two input lines of the analog signal comparison circuit 4, 103 is the other, and 105 is its output. 106
is a first temporary storage circuit in which the digital output 105 of the analog comparison circuit 104 is temporarily stored in response to the synchronization signal 108. A synchronization signal 108 is supplied from a reference clock generation circuit 107. 109 is the output of the first temporary storage circuit, and this signal is also a 1-bit encoded signal of the input signal.

110は 第1可変定数積分又は可変定数積分類似回路
である。第1一時記憶回路の出力109を積分するとこ
ろの積分定数が可変できるようになっている。この場合
の積分とは厳密な積分時性を持つ機能でなくても単なる
時定数回路のような積分類似回路でも良い、積分定数を
変える方法としては 連続的に変える方法1階段状に変
える方法、高速スイッチングにより積分量を制御する方
法等があるが、具体的手段については 本案の本質とす
るところでないので 説明を省略する。110の出力1
03は 以下の説明で 符号化復調フィードバラ、り信
号と仮称し104のアナログ信号比較回路の一方に入力
される。211は入力信号、212は符号化復調フィー
ドバック信号で、それぞれ、213なる積分定数制御回
路に入力される。第1図の実施例においては、213の
積分定数制御回路の入力線は212と211の2本であ
るが、一般的には211,212のいづれか又は両方の
入力線を持つ。214はその出力で以下 積分定数制御
信号と仮称し 第1可変定数積分又は可変定数積分類似
回路の積分定数の制御をする。215は積分定数制御信
号伝達回路であり、216はその出力でこの信号は 1
14の第2可変定数積分又は可変定数積分類似回路の積
分定数の制御をする。111はメモリから読み出された
符号化音響信号である。112は第2一時記憶回路で 
113なる同期信号によりメモリからの読み出し信号を
一時記憶する6 114はその出力で第2可変定数積分
又は可変定数積分類似回路の入力となる。116はその
出力で、復調音響信号である。117はその出力端子で
ある。311は符号化された音響信号のディジタルメモ
リ回路である。312はメモリ回路の制御信号で313
なるメモリ制御回路から供給される。314は107の
基準クロック発生回路から供給されるメモリ制御回路へ
の同期信号である。
110 is a first variable constant integral or variable constant integral similar circuit. The integral constant for integrating the output 109 of the first temporary storage circuit can be varied. The integral in this case does not have to be a function with strict integral time characteristics; it can be a simple integral-like circuit such as a time constant circuit.The ways to change the integral constant are: 1) Continuously 1) Stepwise change; There is a method of controlling the integral amount by high-speed switching, but the explanation of the specific method will be omitted as it is not the essence of this proposal. 110 output 1
03 is tentatively referred to as an encoded demodulation feed balance signal in the following explanation, and is input to one of the analog signal comparison circuits 104. 211 is an input signal, and 212 is an encoded demodulation feedback signal, which is input to an integral constant control circuit 213, respectively. In the embodiment shown in FIG. 1, the integral constant control circuit 213 has two input lines, 212 and 211, but generally it has either or both of the input lines 211 and 212. The output 214, hereinafter tentatively referred to as an integral constant control signal, controls the integral constant of the first variable constant integral or variable constant integral similar circuit. 215 is an integral constant control signal transmission circuit, 216 is its output, and this signal is 1
The integral constant of the 14 second variable constant integral or variable constant integral similar circuit is controlled. 111 is an encoded audio signal read out from memory. 112 is a second temporary memory circuit
The readout signal from the memory is temporarily stored by a synchronization signal 113. 6 114 is the output and becomes the input of the second variable constant integral or variable constant integral similar circuit. 116 is its output, which is a demodulated acoustic signal. 117 is its output terminal. 311 is a digital memory circuit for encoded acoustic signals. 312 is a control signal for the memory circuit; 313
It is supplied from a memory control circuit. 314 is a synchronization signal supplied from the reference clock generation circuit 107 to the memory control circuit.

101を入力信号とする104のアナログ比較回路と、
106の第1一時記憶回路と、110を固定積分定数と
した回路とからなるループ系は108からの同期クロッ
クに同期して、109上に1ビットの符号化出力が得ら
れるところの1ビット符号化回路であり、このループの
動作は101の入力信号に103なる符号化復調フィー
ドバック信号が 追従する形で進行する。 符号化信号
の積分結果が103でありその信号が入力信号に追従す
るから 結果として 109は入力信号に対応する符号
化信号なのである。
104 analog comparison circuits with 101 as input signals;
A loop system consisting of a first temporary storage circuit 106 and a circuit with a fixed integral constant 110 generates a 1-bit code in which a 1-bit encoded output is obtained on 109 in synchronization with the synchronization clock from 108. The operation of this loop proceeds in such a way that the encoded demodulation feedback signal 103 follows the input signal 101. Since the integration result of the encoded signal is 103 and that signal follows the input signal, 109 is the encoded signal corresponding to the input signal.

この符号化特性は第1積分又は積分類似回路が持つ積分
特性に対応する 微分又は微分類似特性を持つ。
This encoding characteristic has a differential or differential analogous characteristic corresponding to the integral characteristic possessed by the first integral or integral analogous circuit.

ここで、第1図の説明を一時中断し 110が固定積分
定数である従来方法によるところの上記符号化ループ系
の問題点を説明する。第2図、第3図、第4図、第5図
は 103の符号化復調フィードバック信号の入力信号
に対する追従波形を説明するための図であり、いづれも
点線が入力信号波形、実線が符号化復調フィードバック
信号である。
At this point, the explanation of FIG. 1 will be temporarily interrupted, and the problems of the above-mentioned encoding loop according to the conventional method in which 110 is a fixed integral constant will be explained. Figures 2, 3, 4, and 5 are diagrams for explaining the waveforms of the encoded demodulated feedback signal of 103 following the input signal, and in each case, the dotted line is the input signal waveform, and the solid line is the encoded signal waveform. This is a demodulated feedback signal.

第2図は110の積分定数が大きい場合で 入力信号の
波形が単調で 高周波成分が少ないか又は、入力振幅が
小さい場合の実例を示す、この場合は小さい誤差で追従
している。第3図は第2図と同じ積分定数で入力信号の
高周波成分が大きいか 又は振幅が大きい場合の実例で
あり、積分定数によってきまる電圧上昇速度の限界で追
従速度が制限され、入力に追従できず 大きい誤差を発
生している。この誤差は高域歪となって現われ聴感上で
は濁った音となる。
Figure 2 shows an example where the integral constant of 110 is large, the input signal waveform is monotonous, there are few high frequency components, or the input amplitude is small; in this case, tracking is achieved with a small error. Figure 3 shows an example where the input signal has a large high frequency component or a large amplitude with the same integral constant as in Figure 2, and the tracking speed is limited by the voltage increase speed limit determined by the integral constant, making it impossible to follow the input. A large error is occurring. This error appears as high-frequency distortion, resulting in a muddy sound to the auditory sense.

第5図、は積分定数が小さい場合で、高周波成分が大き
く、入力振幅が大きい場合の実例である。この場合は上
下変動が大きくなることによる誤差は発生しているもの
のその部分平均値は入力波形に追従しているため得られ
る音質には歪を感じない、しかし、激しい上下変化をく
り返すために雑音成分が若干大きくなるが 入力信号が
大きいため聴感上雑音の増加は感じない。第4図は第5
図と同じ積分定数で、入力信号が単調で振幅が小さい場
合の実例を示す。
FIG. 5 shows an example in which the integral constant is small, the high frequency component is large, and the input amplitude is large. In this case, although an error occurs due to large vertical fluctuations, the partial average value follows the input waveform, so no distortion is felt in the sound quality obtained. Although the noise component increases slightly, since the input signal is large, the increase in noise is not perceptible to the auditory sense. Figure 4 is the 5th
An example is shown in which the input signal is monotonous and has a small amplitude with the same integration constant as in the figure.

入力信号が小さいので雑音の増分が感じられ、特に無信
号時の残留雑音が問題となる。これ等の追従誤差の問題
は、純理論的には第1図108の同期信号周波数を限り
無く高く、かつ、110の積分定数を限り無く小さくす
ることにより 限り無く零に近づけることができるが、
経済性を考慮した部品性能に限界がある。特に104の
アナログ比較回路の動作速度と106の第1一時記憶回
路のスイッチ速度の非対称性とメモリ回路との時間協調
との問題で一定水準以上の要求に対してはコストの大幅
上昇を伴うにれより説明を第1図に戻す。本案はこれ等
の相矛盾する問題を解決するために符号化誤差の発生状
況や符号化誤差を発生する要因を検出し積分定数を制御
し聴感歪や雑音を抑制するよう改善を加えたものである
。212なる積分定数制御回路がその役割を持ち、第1
可変定数積分又は可変定数積分類似回路の積分定数を通
じ系全体の動作を期待値に保つよう制御する。この積分
定数制御回路は大別して2種類がある。第1には フィ
ードフォワード制御型で符号化誤差を生ずるであろうと
予測される音響信号の成分を検出し積分定数を制御する
方法である。具体例としては入力信号の比例値、又は微
分値、又は二次微分値、又はそれ等の合成値に対応する
電気信号を発生する方法である、即ち雑音や歪の発生原
因である振幅や変化速度に応じた積分定数を自動的に決
めようとするものである。第2はフィードバック制御型
で、入力信号と符号化信号との間の誤差に対応した電気
信号を発生する方法である。即ち追従誤差が大きくなれ
ば積分定数を小さくし追従速度を上げ、逆に誤差が小さ
くなれば積分定数を大きくし残留雑音を減らそうとする
ものである。
Since the input signal is small, an increase in noise is felt, and residual noise especially when there is no signal becomes a problem. Purely theoretically, these tracking error problems can be brought as close to zero as possible by making the synchronizing signal frequency of 108 in FIG. 1 as high as possible and the integral constant of 110 as small as possible.
There is a limit to the performance of parts considering economic efficiency. In particular, due to the asymmetry between the operating speed of the analog comparison circuit 104 and the switching speed of the first temporary storage circuit 106, as well as the time coordination with the memory circuit, the cost will increase significantly if the requirements exceed a certain level. The explanation will now return to Figure 1. In order to solve these contradictory problems, this proposal detects the occurrence of encoding errors and the factors that cause them, controls the integral constant, and makes improvements to suppress auditory distortion and noise. be. The integral constant control circuit 212 has this role, and the first
The operation of the entire system is controlled to maintain the expected value through the integral constant of a variable constant integral or variable constant integral similar circuit. There are two types of integral constant control circuits. The first is a feedforward control type method in which components of the acoustic signal that are predicted to cause coding errors are detected and the integral constant is controlled. A specific example is a method of generating an electrical signal corresponding to the proportional value, differential value, second-order differential value, or composite value of an input signal, that is, the amplitude or change that causes noise or distortion. This is an attempt to automatically determine the integral constant according to the speed. The second type is a feedback control type, which generates an electrical signal corresponding to the error between the input signal and the encoded signal. That is, if the tracking error becomes large, the integral constant is made small to increase the tracking speed, and conversely, if the error becomes small, the integral constant is made large to reduce residual noise.

この積分定数制御信号は 215なる積分定数制御信号
伝達回路によって 符号化信号を復調するところの第2
可変定数積分又は可変定数積分類似回路に伝達され 積
分定数に関する復調条件が符号化側と合わされる。この
積分定数制御信号伝達回路の三つの実施例について説明
する。第一には直接伝達する方法であり、ディジタルメ
モリ系による符号化信号の伝達遅延時間が小さい場合で
、積分定数制御信号と復調信号との時間差が聴感上問題
とならない場合に適用する。第二には 時定数回路で伝
達する方法であり。
This integral constant control signal is passed through the second integral constant control signal transmission circuit 215, which demodulates the encoded signal.
It is transmitted to a variable constant integral or variable constant integral similar circuit, and the demodulation conditions regarding the integral constant are matched with those on the encoding side. Three embodiments of this integral constant control signal transmission circuit will be described. The first is a method of direct transmission, which is applied when the transmission delay time of the encoded signal by the digital memory system is small and when the time difference between the integral constant control signal and the demodulated signal does not cause any audible problem. The second method is to transmit data using a time constant circuit.

上記の遅延時間かや−大きいが、積分定数制御量と符号
化音声信号の時間差や大きさの差が聴感上問題にならな
い場合に適用する。第3には ディジタルメモリの遅延
時間と同じ遅延時間を持つ遅延回路で伝達する方法であ
り、正確に符号化信号を復調する場合に適用する。これ
等の積分定数制御信号伝達回路の具体的手段については
本案の本質とするところでは無いので説明を省略する。
Although the delay time described above is rather large, it is applied when the time difference or magnitude difference between the integral constant control amount and the encoded audio signal does not cause a problem in terms of auditory sensation. The third method is to transmit data using a delay circuit that has the same delay time as the digital memory, and is applied when accurately demodulating encoded signals. Since the specific means of these integral constant control signal transmission circuits are not the essence of the present invention, their explanation will be omitted.

以上の説明のとうり、符号化誤差を検出し、又は符号化
誤差を生じる要因を検出し符号化系の積分定数を制御し
、その積分定数制御信号を復調側に伝達し、復調系の積
分定数も制御する方法により音響信号の符号化、復調に
伴う聴感上の雑音や歪の発生機会を少なくし 大きさを
小さくすることができる。
As explained above, the integral constant of the encoding system is controlled by detecting the encoding error or the factors that cause the encoding error, and the integral constant control signal is transmitted to the demodulating side, and the integral constant of the demodulating system is By controlling the constants, it is possible to reduce the chance of occurrence of auditory noise and distortion that accompanies the encoding and demodulation of acoustic signals, and to reduce their size.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本案の一実施例を説明するためのブロック図で
ある。 第2図、第3図、第4図、第5図は従来方式の問題点を
示す信号波形である。
FIG. 1 is a block diagram for explaining an embodiment of the present invention. FIG. 2, FIG. 3, FIG. 4, and FIG. 5 are signal waveforms showing the problems of the conventional method.

Claims (1)

【特許請求の範囲】 1、ディジタル符号化しようとする音響信号とそれをデ
ィジタル符号化した結果の信号との間の誤差の影響を受
けた電気信号を発生する機能を持った回路1と、その回
路1の出力による電気信号によって積分定数が制御され
るところの積分又は積分類似の機能を持った回路2と、
同期パルスに同期してディジタル信号を記憶する機能を
持ちその出力を上記回路1へ供給する回路3と、上記符
号化しようとする音響信号を一方の入力とし上記回路2
の出力を他方の入力とし出力を上記回路3の入力へ供給
するアナログ信号の大きさを比較する機能を持った回路
4と、から構成され上記回路3の出力から上記同期パル
スに同期した上記音響信号の1ビット時系列ディジタル
符号を得ることを特徴とした音響信号符号化方式。 2、ディジタル符号化の誤差を生ずる音響信号の要因の
影響を受けた電気信号を発生する機能を持つ回路を回路
5とし上記請求範囲1の回路1の代りに上記回路5を使
用した音響信号符号化方式。 3、ディジタル符号化された音響信号を復調するところ
の積分定数を電気信号で制御されるところの積分又は積
分類似の機能を持った回路6と、上記請求範囲1又は上
記請求範囲2の回路2の積分定数を制御する電気信号又
はその信号の影響を受けた電気信号によって上記回路6
の積分定数を制御する回路7と、からなるディジタル符
号化音響信号復調方式。
[Claims] 1. A circuit 1 having a function of generating an electrical signal affected by an error between an acoustic signal to be digitally encoded and a signal resulting from digitally encoding it; a circuit 2 having an integral or integral-like function in which the integral constant is controlled by an electrical signal output from the circuit 1;
A circuit 3 having a function of storing a digital signal in synchronization with a synchronization pulse and supplying its output to the circuit 1, and the circuit 2 having one input as the acoustic signal to be encoded.
a circuit 4 having a function of comparing the magnitudes of analog signals whose output is inputted to the other input and whose output is supplied to the input of the circuit 3; An acoustic signal encoding method characterized by obtaining a 1-bit time-series digital code of a signal. 2. An acoustic signal code in which the circuit 5 is a circuit having a function of generating an electrical signal affected by factors in the acoustic signal that cause errors in digital encoding, and the circuit 5 is used in place of the circuit 1 of claim 1 above. method. 3. A circuit 6 having an integral or integral-like function in which the integral constant for demodulating a digitally encoded acoustic signal is controlled by an electrical signal, and the circuit 2 according to claim 1 or claim 2 above. The above-mentioned circuit 6 is controlled by an electric signal controlling the integral constant of
A digitally encoded acoustic signal demodulation system comprising: a circuit 7 for controlling an integral constant of .
JP26039684A 1984-12-10 1984-12-10 System for encoding and demodulating acoustic signal Pending JPS61234123A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26039684A JPS61234123A (en) 1984-12-10 1984-12-10 System for encoding and demodulating acoustic signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26039684A JPS61234123A (en) 1984-12-10 1984-12-10 System for encoding and demodulating acoustic signal

Publications (1)

Publication Number Publication Date
JPS61234123A true JPS61234123A (en) 1986-10-18

Family

ID=17347336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26039684A Pending JPS61234123A (en) 1984-12-10 1984-12-10 System for encoding and demodulating acoustic signal

Country Status (1)

Country Link
JP (1) JPS61234123A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126727A (en) * 1988-11-05 1990-05-15 Nippon Telegr & Teleph Corp <Ntt> A/d converter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126727A (en) * 1988-11-05 1990-05-15 Nippon Telegr & Teleph Corp <Ntt> A/d converter circuit

Similar Documents

Publication Publication Date Title
EP0116975B1 (en) Speech-adaptive predictive coding system
KR950014622B1 (en) Input signal processing
EP0047955B1 (en) Wave-shaping circuit
CA1212776A (en) Analog and digital signal apparatus
US5131042A (en) Music tone pitch shift apparatus
US4633483A (en) Near-instantaneous companding PCM involving accumulation of less significant bits removed from original data
US5457714A (en) Software controlled adaptive delta modulator
JPH0611114B2 (en) Analog-digital converter
US4498072A (en) A/D Converter having a self-bias circuit
US4818996A (en) Digital-to-analog converting circuit
US4646327A (en) Waveform shaping apparatus
JPH0681164B2 (en) Code modulation method
US5615060A (en) Automatic clock signal phase adjusting circuit utilizing level detector and pattern detector
US4759038A (en) PCM transmission system
US4783792A (en) Apparatus for transmitting digital signal
US6028893A (en) Method and signal evaluation apparatus for data reduction in the processing of signal values with a digital processing unit in a transmission system
JPS61234123A (en) System for encoding and demodulating acoustic signal
US4507792A (en) PCM Encoder conformable to the A-law
US5051614A (en) Dropout detecting apparatus
JPH0991887A (en) Digital signal processing method and device
JPS6054581A (en) Difference encoding device
US5600755A (en) Voice codec apparatus
JPH04312022A (en) Coding method for decreasing dc voltage component in data flow
JPS5866440A (en) Waveform coding system
JPS6237850B2 (en)