JPS61230364A - Circuit substrate - Google Patents

Circuit substrate

Info

Publication number
JPS61230364A
JPS61230364A JP60072021A JP7202185A JPS61230364A JP S61230364 A JPS61230364 A JP S61230364A JP 60072021 A JP60072021 A JP 60072021A JP 7202185 A JP7202185 A JP 7202185A JP S61230364 A JPS61230364 A JP S61230364A
Authority
JP
Japan
Prior art keywords
integrated circuit
section
circuit
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60072021A
Other languages
Japanese (ja)
Inventor
Nobuyuki Yamamura
山村 信幸
Akio Kondo
近藤 彰男
Akihiro Kawase
川瀬 明広
Hisao Tosaka
久雄 登坂
Tsuneo Ochi
越智 庸夫
Kunihiro Matsuda
邦宏 松田
Satoshi Suzuki
聡 鈴木
Shinobu Sumi
忍 角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP60072021A priority Critical patent/JPS61230364A/en
Publication of JPS61230364A publication Critical patent/JPS61230364A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To obtain a circuit substrate, which is manufactured easily and cost thereof can be reduced largely, by forming an integrated circuit consisting of a large number of thin-film transistors and a dielectric connecting an element connected to the integrated circuit and the integrated circuit onto one organic insulating film. CONSTITUTION:A circuit substrate 10 is manufactured in such a manner that a large number of thin-film transistors constituting each circuit section for an integrated circuit 12 and a solar cell 13 are shaped onto a base film 11, an insulating film 15 coating an integrated circuit 12 section is formed onto the thin-film transistors and the solar cell, and fixed contacts 14, 14... shaping key switches are formed onto the insulating film 15. Each wiring 17-19 shaped onto the base film 11 is formed at the same time as several electrode for the thin-film transistors is shaped, and wirings shaped onto the insulating film 15 are formed at the same time as the fixed contacts 14, 14... are shaped. Accordingly, the circuit substrate can be manufactured in a manner easier than a conventional circuit substrate in which an integrated circuit chip is fitted to a printed wiring substrate, and cost can also be reduced largely.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は回路基板に関するものである。[Detailed description of the invention] [Technical field of invention] This invention relates to a circuit board.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に電卓と呼ばれる小型電子式計算機や、電子時計、
ラジオ受信機等の電子機器に用いられる回路基板として
は、従来、所定パターンの配線を形成したプリント配線
基板に集積回路チップを取付けたものが使用されている
Small electronic calculators, commonly called calculators, electronic clocks,
2. Description of the Related Art Conventionally, circuit boards used in electronic equipment such as radio receivers include printed wiring boards on which wiring in a predetermined pattern is formed and an integrated circuit chip attached thereto.

しかしながら、上記従来の回路基板は、プリント配線基
板に集積回路チップをボンディング(ワイヤボンディン
グまたはダイレクトボンディング)して取付けたもので
あるために、プリント配線基板への集積回路チップのボ
ンディングに手間がかかるという問題があり、そのため
に、上記従来の回路基板はその製造が難しいという問題
をもっていた。また、前記集積回路チップは、限られた
大きさのシリコン基板に多数のトランジスタを高密度に
形成したものであるために、その製造に高精度のマスキ
ングを必要とし、そのためにマスキング工程が複雑で集
積回路チップが高価となるから、この集積回路チップを
プリント配線基板に取付けた従来の回路基板は、そのコ
ストがかなり高くなるという問題もあった。
However, since the above-mentioned conventional circuit boards are attached by bonding (wire bonding or direct bonding) the integrated circuit chip to the printed wiring board, bonding the integrated circuit chip to the printed wiring board is time-consuming. Due to this problem, the above-mentioned conventional circuit board has a problem that it is difficult to manufacture. In addition, since the integrated circuit chip has a large number of transistors densely formed on a silicon substrate of limited size, it requires highly accurate masking for manufacturing, which makes the masking process complicated. Since integrated circuit chips are expensive, conventional circuit boards in which the integrated circuit chips are attached to printed wiring boards also have a problem in that their costs are considerably high.

〔発明の目的〕[Purpose of the invention]

この発明は上記のような実情にかんがみてなされたもの
であって、その目的とするところは、プリント配線基板
に集積回路チップを取付けた従来の回路基板に比べて製
造が容易で、しかもコストも大巾に低減することができ
る回路基板を提供することにある。
This invention was made in view of the above-mentioned circumstances, and its purpose is to make it easier to manufacture and to reduce costs compared to conventional circuit boards in which integrated circuit chips are attached to printed wiring boards. The object of the present invention is to provide a circuit board that can be significantly reduced in width.

〔発明の概要〕[Summary of the invention]

すなわち、この発明は、一枚の有機絶縁フィルム上に、
多数の薄膜トランジスタからなる集積回路と、この集積
回路に接続される素子と前記集積回路とを接続する導電
体とを形成したものであり、この発明は、回路基板の基
材である絶縁フィルムそのものに多数の薄膜トランジス
タからなる集積回路を形成したものであるから、従来の
ように集積回路チップをボンディングして取付ける必要
はなく、従ってプリント配線基板に集積回路チップを取
付けた従来の回路基板に比べて容易に製造することがで
きる。しかも絶縁フィルム上に形成する集積回路は、絶
縁フィルム上の広い領域に分散させて形成すればよく、
そのために集積回路を構成する各Wilt’ランジスタ
を大きくかつ高精度のマスキングを必要とせずに形成で
きるから、限られた大きさのシリコン基板に多数のトラ
ンジスタを高密度に形成した半導体チップに比べて安価
に集積回路を形成することができ、従ってコストも大巾
に低減することができる。
In other words, the present invention provides a method for forming a film on a single organic insulating film.
An integrated circuit consisting of a large number of thin film transistors and a conductor that connects elements connected to this integrated circuit and the integrated circuit are formed. Since it is an integrated circuit made up of a large number of thin film transistors, there is no need to bond and attach the integrated circuit chip as in the past, making it easier to attach the integrated circuit chip to a printed wiring board than the conventional circuit board. can be manufactured. Moreover, the integrated circuit formed on the insulating film can be formed by dispersing it over a wide area on the insulating film.
For this reason, each Wilt' transistor that makes up an integrated circuit can be formed in a large size and without the need for high-precision masking, making it possible to form large numbers of transistors on a silicon substrate with a limited size. Integrated circuits can be formed at low cost, and costs can therefore be significantly reduced.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を、小型電子式計算機に使用
される回路基板を例にとって図面を参照し説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, taking as an example a circuit board used in a small electronic calculator.

第1図は小型電子式計算機を分解して示したもので、こ
の小型電子式計算機は、下ケース1と上ケース2とから
なる計算機ケース内に、液晶表示パネル3を接続した回
路基板10と、キーボードシート4とを収納した構造と
なっている。
FIG. 1 shows an exploded view of a small electronic calculator. This small electronic calculator consists of a computer case consisting of a lower case 1 and an upper case 2, and a circuit board 10 to which a liquid crystal display panel 3 is connected. , keyboard sheet 4 are housed therein.

前記回路基板10は、ポリイミド等の有機絶縁フィルム
からなる一枚のベースフィルム11上に、多数の薄膜ト
ランジスタからなる集積回路12と太陽電池13とを形
成するとともに、キーボード部に多数の固定接点14.
14.・・・を配列形成したもので、前記集積回路12
は、ベースフィルム11のほぼ全域に分散させて形成さ
れている。
The circuit board 10 has an integrated circuit 12 made of a large number of thin film transistors and a solar cell 13 formed on a single base film 11 made of an organic insulating film such as polyimide, and has a large number of fixed contacts 14.
14. . . . are formed in an array, and the integrated circuit 12
are formed to be dispersed over almost the entire area of the base film 11.

第2図は前記集積回路12の構成を示したもので、この
集積回路12は、制御部20と、キーボード部21の各
固定接点14.14.・・・と接続された入力部22と
、この入力部22からの入力入力情報に応じて記憶情報
を制御部20に出力するアドレス制御部23aを備えた
ROM (リード・オンリー・メモリ)部23と、制御
部20との情報交換を行なうRAM (ランダム・アク
セス・メモリ)部24と、演算部25と、表示部27の
液晶表示パネル3を駆動する表示駆動部26と、上記各
部にクロックパルスを与える発振部28とからなってお
り、この集積回路12の作動電力は、太陽電池13と接
続した電源部29から与えられるようになっている。
FIG. 2 shows the configuration of the integrated circuit 12, which includes a control section 20 and fixed contacts 14, 14, . . . of the keyboard section 21. ... and an address control section 23a that outputs storage information to the control section 20 in accordance with the input information from the input section 22. , a RAM (random access memory) section 24 that exchanges information with the control section 20, an arithmetic section 25, a display drive section 26 that drives the liquid crystal display panel 3 of the display section 27, and clock pulses to each of the above sections. The operating power for this integrated circuit 12 is supplied from a power supply section 29 connected to the solar cell 13.

そして、前記集積回路12は、第1図に示すように、制
御部20と、入力部22と、ROM部23と、RAM部
24と、演算部25と、表示駆動部26と、発振部28
とに分けてベースフィルム1上に形成されており、また
、電源部29もベースフィルム1上に形成されている。
As shown in FIG. 1, the integrated circuit 12 includes a control section 20, an input section 22, a ROM section 23, a RAM section 24, a calculation section 25, a display drive section 26, and an oscillation section
The power supply section 29 is also formed on the base film 1.

また、前記ベースフィルム11の上には、太陽電池13
面と液晶表示パネル3の接続部とを除いて集積回路12
上を覆う絶縁膜15が形成されており、キーボード部の
各固定接点14.14.・・・はこの絶縁11115上
に形成されている。
Further, on the base film 11, a solar cell 13 is provided.
The integrated circuit 12 except for the surface and the connection part of the liquid crystal display panel 3
An insulating film 15 is formed to cover the fixed contacts 14, 14, and 14 of the keyboard section. ... are formed on this insulation 11115.

第3図は前記回路基板10のA−A線に沿う部分の断面
を拡大して示したもので、図中01およびQ2はベース
フィルム11上の形成されたPNP接合およびNPN接
合の2つの薄膜トランジスタであり、この2つの薄膜ト
ランジスタQl。
FIG. 3 is an enlarged cross-sectional view of a portion of the circuit board 10 taken along the line A-A. and these two thin film transistors Ql.

Q2によって入力部22の一部を構成するインバータが
形成されている。
Q2 forms an inverter that constitutes a part of the input section 22.

前記smトランジスタQ1.Q2は、ベースフィルム1
1上にN型またはP型のアモルファスシリコン1I30
を形成してこのシリコン膜30にイオン注入法によりP
型またはN型領域を形成するとともに、このシリコン族
30のゲート領域の上にゲート絶縁膜31を形成し、こ
のゲート絶縁膜31の上とシリコン膜30のソース領域
とドレイン領域の上にそれぞれゲート電極32Gとソー
ス電極32Sとドレイン電極32Dを形成したもので、
上記インバータは、PNP接合の薄膜トランジスタQ1
とNPN接合の薄膜トランジスタQ2のドレイン電極3
2Dを共通電極とするとともに、その上の絶縁膜15上
に形成した配線16により上記2つの薄膜トランジスタ
Q1 、Q2のゲート電極32G、32Gを接続して構
成されている。
The sm transistor Q1. Q2 is base film 1
N-type or P-type amorphous silicon 1I30 on 1
P is formed into this silicon film 30 by ion implantation.
At the same time, a gate insulating film 31 is formed on the gate region of the silicon group 30, and gates are formed on the gate insulating film 31 and on the source region and drain region of the silicon film 30, respectively. An electrode 32G, a source electrode 32S, and a drain electrode 32D are formed.
The above inverter is a PNP junction thin film transistor Q1.
and the drain electrode 3 of the NPN junction thin film transistor Q2.
2D is used as a common electrode, and gate electrodes 32G and 32G of the two thin film transistors Q1 and Q2 are connected by a wiring 16 formed on an insulating film 15 thereon.

第4図は上記インバータの回路を示したもので、一方の
薄膜トランジスタQ1のソース電極32SはVoo側に
接続され、他方の薄膜トランジスタQ2のソース電極3
28はVss側に接続され、両方の薄膜トランジスタQ
1 、Q2のドレイン電極32Dは出力側0LJTに接
続され、また両方の薄膜トランジスタQl 、Q2のゲ
ート電極32G。
FIG. 4 shows the circuit of the inverter, in which the source electrode 32S of one thin film transistor Q1 is connected to the Voo side, and the source electrode 32S of the other thin film transistor Q2 is connected to the Voo side.
28 is connected to the Vss side, and both thin film transistors Q
1, the drain electrode 32D of Q2 is connected to the output side 0LJT, and the gate electrode 32G of both thin film transistors Ql, Q2.

32Gを接続する導電膜16は入力側(ここではキーボ
ード部のキースイッチSW)に接続されている。
The conductive film 16 connecting 32G is connected to the input side (here, the key switch SW of the keyboard section).

上記キーボード部のキースイッチSWは、第1図および
第3図に示すように、前記絶縁膜15上に形成された一
対の接点電極14a、14bからなる固定接点14と、
前記一対の接点電極14a。
As shown in FIGS. 1 and 3, the key switch SW of the keyboard section includes a fixed contact 14 consisting of a pair of contact electrodes 14a and 14b formed on the insulating film 15, and
The pair of contact electrodes 14a.

14bを短絡させる可動接点5とからなっており、この
可動接点5は、回路基板10上に重ねて配置されるキー
ボードシート4に形成されている。このキーボードシー
トは、一枚のゴムシートからなるもので、このゴムシー
トの前記各固定接点14゜14、・・・と対応する部分
には上方に膨出する弾性変形可能なキ一部4a、4a、
・・・が形成されており、前記可動接点5はこの各キ一
部4a、4a。
14b, and the movable contact 5 is formed on the keyboard sheet 4 which is placed over the circuit board 10. This keyboard sheet is made of a single rubber sheet, and elastically deformable key portions 4a that bulge upward are provided at portions of the rubber sheet corresponding to the fixed contacts 14, 14, . 4a,
. . . are formed, and the movable contact 5 is formed at each of these portions 4a, 4a.

・・・の頂部の下1面に形成されている。すなわち、前
記可動接点5は、前記キ一部4aを指で押し下げたとき
のキ一部4aの下方への弾性変形により一対の接点電極
14a、14bに接触されるもので、これによりキース
イッチSWがONされるようになっている。なお、前記
固定接点14,14.・・・を形成する一方の接点電極
14aは入力部22のインバータ入力側(2つの薄膜ト
ランジスタQ1 。
It is formed on the bottom surface of the top of... That is, the movable contact 5 is brought into contact with the pair of contact electrodes 14a and 14b by the downward elastic deformation of the key part 4a when the key part 4a is pressed down with a finger, and this causes the key switch SW to is turned ON. Note that the fixed contacts 14, 14. One contact electrode 14a forming the inverter input side of the input section 22 (two thin film transistors Q1).

Q2のゲート電極32G、32Gを接続する配線16)
に接続され、他方の接点電極14bは基準電位側に接続
されている。
Wiring 16) connecting gate electrodes 32G and 32G of Q2
The other contact electrode 14b is connected to the reference potential side.

一方、ベースフィルム11上に形成された太陽電池13
は、その構造は図示しないが、ベースフィルム11上に
形成した電極上にアモルファスシリコン膜を形成し、そ
の上に透明電極を形成したもので、この薄膜半導体から
なる太陽電池13は、ベースフィルム11上に形成した
配線17によって前記電源部29と接続されている。
On the other hand, solar cells 13 formed on base film 11
Although the structure is not shown, an amorphous silicon film is formed on an electrode formed on a base film 11, and a transparent electrode is formed on the amorphous silicon film. It is connected to the power supply section 29 by a wiring 17 formed above.

また、前記電源部29と集積回路12の各回路部(制御
部20、入力部22、ROM部23、RAM部24、演
算部25、表示駆動部26および発振部28)およびこ
の各回路部同志は、それぞれベースフィルム11上に形
成した配線18゜18、・・・によって接続されており
、さらにベースフィルム11上には、表示駆動部26か
らベースフィルム11の一端縁に向けて導出された表示
パネル接続用配線19.19.・・・が形成されている
In addition, the power supply section 29 and each circuit section of the integrated circuit 12 (control section 20, input section 22, ROM section 23, RAM section 24, arithmetic section 25, display drive section 26, and oscillation section 28) and these circuit sections are connected to each other by wiring lines 18, 18, . Panel connection wiring 19.19. ... is formed.

そして、液晶表示パネル3は、その端子配列部と回路基
板10の表示パネル接続用配線19゜19、・・・の配
列部とを接続するフィルム状のフレキシブルコネクタ6
によって集積回路12の表示駆動部26と接続されてお
り、この液晶表示パネル3は、フレキシブルコネクタ6
を屈曲させることによって、回路基板10上に太陽電池
13と並べて重ねられている。
The liquid crystal display panel 3 has a film-like flexible connector 6 that connects the terminal arrangement section of the liquid crystal display panel 3 to the arrangement section of display panel connection wiring 19, 19, . . . on the circuit board 10.
The liquid crystal display panel 3 is connected to the display drive section 26 of the integrated circuit 12 by a flexible connector 6.
By bending the solar cell 13, the solar cell 13 and the solar cell 13 are stacked on the circuit board 10.

なお、計算機ケースの上ケース2には、キーボード部に
前記キーボードシート4の各キ一部4a。
Incidentally, the upper case 2 of the computer case has each key part 4a of the keyboard sheet 4 in the keyboard section.

4a、・・・が入る開ロア、7.・・・が配列形成され
るとともに、前記液晶表示パネル3および太陽電池13
と対応する部分に、太陽電池13への採光窓を兼ねる表
示窓8が形成されている。
4a, ... is inserted into the open lower part, 7. ... are arranged and formed, and the liquid crystal display panel 3 and the solar cell 13
A display window 8 that also serves as a lighting window for the solar cell 13 is formed in a portion corresponding to the solar cell 13 .

次に、前記回路基板10の製造方法を説明する。Next, a method for manufacturing the circuit board 10 will be explained.

この回路基板10は、ベースフィルム11上に集積回路
12の各回路部を構成する多数の’nmトランジスタと
太陽電池13とを形成し、その上に集積回路12部を覆
う絶縁膜15を形成した後、この絶縁1115上にキー
スイッチを形成する固定接点14.14.・・・を形成
する方法で製造されるもので、ベースフィルム11上に
形成される各配線17.18.19は薄膜トランジスタ
の各電極32G、328.320の形成時に同時に形成
され、絶縁1II115上・に形成される配線16は固
定接点14.14.・・・の形成時に同時に形成される
This circuit board 10 has a large number of 'nm transistors and solar cells 13 constituting each circuit section of an integrated circuit 12 formed on a base film 11, and an insulating film 15 covering the integrated circuit 12 section formed thereon. Afterwards, fixed contacts 14.14. forming a key switch are placed on this insulation 1115. The wirings 17, 18, 19 formed on the base film 11 are formed simultaneously with the formation of the electrodes 32G, 328, 320 of the thin film transistor, and The wiring 16 formed in the fixed contacts 14.14. Formed at the same time as...

第5図はベースフィルム11上に薄膜トランジスタを形
成する方法を工程順に示したもので、ここではPNP接
合の薄膜トランジスタを形成する工程を示している。
FIG. 5 shows the method of forming a thin film transistor on the base film 11 in the order of steps, and here shows the step of forming a PNP junction thin film transistor.

この薄膜トランジスタの形成工程を説明すると、まず、
前記ベースフィルム11上にプラズマCVD法によりN
型のアモルファスシリコンを堆積させ、これをエツチン
グして第5図(a)に示すような所定の面積のN型アモ
ルファスシリコン躾30を形成する。
To explain the process of forming this thin film transistor, first,
N is deposited on the base film 11 by plasma CVD method.
A type of amorphous silicon is deposited and etched to form an N-type amorphous silicon layer 30 having a predetermined area as shown in FIG. 5(a).

次に、このN型シリコン躾30の中央部(ゲート領域と
なる部分)を第5図(b)に示すようにレジスト40に
よりマスクし、その上から第5図(C)に示すように例
えばホウ素イオンB+を注入してP型領域(ソース領域
およびドレイン領域)を形成する。
Next, the central part of this N-type silicon layer 30 (the part that will become the gate region) is masked with a resist 40 as shown in FIG. 5(b), and from above, for example, as shown in FIG. Boron ions B+ are implanted to form P-type regions (source and drain regions).

この後、第5図(d)に示すようにレジスト40を剥離
し、シリコン膜30の表面全体にプラズマCVD法また
はスパッタリング法によりSiO2を堆積させて第5図
(e)に示すようにゲート絶縁1131を形成し、次い
でこのゲート絶縁膜31をエツチングして第5図(f)
に示すようにソース領域およびドレイン領域を露出させ
る開口を形成する。
Thereafter, as shown in FIG. 5(d), the resist 40 is peeled off, and SiO2 is deposited on the entire surface of the silicon film 30 by plasma CVD or sputtering to provide gate insulation as shown in FIG. 5(e). 1131 is formed, and then this gate insulating film 31 is etched as shown in FIG. 5(f).
Openings are formed to expose the source and drain regions as shown in FIG.

この後は、スパッタリング法によりベースフィルム11
およびシリコン1130の全面に金属電橋を形成し、こ
れをエツチングによりバターニングして、ゲート電極3
2Gとソース電極328とドレイン電極32Dを形成す
る。
After this, the base film 11 is sputtered.
Then, a metal bridge is formed on the entire surface of the silicon 1130, and this is patterned by etching to form a gate electrode 3.
2G, a source electrode 328, and a drain electrode 32D are formed.

なお、上記アモルファスシリコンの堆積時のベースフィ
ルム11の表面温度は約200℃、ホウ素イオン注入時
の温度は約150〜200℃、SiO2堆積時の温度は
約300℃であるが、ベースフィルム11として耐熱温
度の高いポリイミド(耐熱温度約400〜450℃)等
を用いれば、上記工程においてベースフィルム11が熱
変形することはない。
The surface temperature of the base film 11 during deposition of the amorphous silicon is approximately 200°C, the temperature during boron ion implantation is approximately 150 to 200°C, and the temperature during SiO2 deposition is approximately 300°C. If polyimide having a high heat resistance temperature (heat resistance temperature of about 400 to 450° C.) is used, the base film 11 will not be thermally deformed in the above steps.

しかして、この回路基板においては、上記のように、回
路基板の基材であるベースフィルム11そのものに多数
の薄膜トランジスタからなる集積回路12を形成してい
るから、従来のように集積回路チップをボンディングし
て取付ける必要はなく、従ってプリント配線基板に集積
回路チップを取付けた従来の回路基板に比べて容易に製
造することができる。しかもこの回路基板では、ベース
フィルム11上に構成する集積回路11を、ベースフィ
ルム11上の広い領域に分散させて形成しているから、
集積回路11の各回路部を構成する各薄膜トランジスタ
を大きくかつ高精度のマスキングを必要とせずに形成す
ることができ、従って、限られた大きさのシリコン基板
に多数のトランジスタを高密度に形成した半導体チップ
に比べて安価に集積回路12を形成することができるか
ら、コストも大巾に低減することができる。
However, in this circuit board, since the integrated circuit 12 consisting of a large number of thin film transistors is formed on the base film 11 itself, which is the base material of the circuit board, as described above, the integrated circuit chips cannot be bonded as in the conventional method. There is no need to mount the integrated circuit on a printed circuit board, and therefore it is easier to manufacture than a conventional circuit board in which an integrated circuit chip is mounted on a printed wiring board. Moreover, in this circuit board, the integrated circuits 11 configured on the base film 11 are formed by being dispersed over a wide area on the base film 11.
Each of the thin film transistors constituting each circuit part of the integrated circuit 11 can be formed in a large size without requiring high-precision masking, and therefore a large number of transistors can be formed at high density on a silicon substrate of limited size. Since the integrated circuit 12 can be formed at a lower cost than semiconductor chips, the cost can also be significantly reduced.

また、この回路基板では、能動素子である太陽電池13
もベースフィルム11そのものの上に集積回路12と接
続して形成しているから、従来性われていたプリント配
線基板への太陽電池の取付は工程も省略することができ
る。
Moreover, in this circuit board, the solar cell 13 which is an active element
Since the integrated circuit 12 is formed on the base film 11 itself in connection with the integrated circuit 12, the conventional step of attaching the solar cell to the printed wiring board can be omitted.

なお、上記実施例では、表示素子である液晶表示パネル
3をフレキシブルコネクタ6によってベースフィルム1
1上に形成した表示パネル接続用配線19.19.・・
・に接続しているが、液晶表示素子はベースフィルム1
1上に形成してもよく、その場合は、集積回路12の表
示駆動部26と液晶表示素子とをベースフィルム11上
に形成した配線等の導電体によって直接接続すればよい
In the above embodiment, the liquid crystal display panel 3 as a display element is connected to the base film 1 by the flexible connector 6.
Display panel connection wiring 19 formed on 19.19.・・・
・However, the liquid crystal display element is connected to base film 1.
In that case, the display driving section 26 of the integrated circuit 12 and the liquid crystal display element may be directly connected by a conductor such as a wiring formed on the base film 11.

また上記実施例では、電源電池として太陽電池を備えた
ものを示したが、この電源電池はリチウム電池等であっ
てもよく、その場合は、ベース7   ′イルムコ1に
電池接続電極を形成しておけばよい。
Further, in the above embodiment, a solar cell is used as the power supply battery, but the power supply battery may be a lithium battery or the like, and in that case, a battery connection electrode is formed on the base 7' ILMCO 1. Just leave it there.

また、能動素子として、1111半導体からなる温度セ
ンサや、液晶表示パネル3を照明するEL(エレクトロ
ルミネッセンス)バックライト等を備える場合は、これ
ら能動素子もベースフィルム11さらに、上記実施例で
は、小型電子式計算機の回路基板について説明したが、
この発明は、小型電子式計算機に限らず電子時計やラジ
オ受信機等の回路基板にも適用できるものであり、例え
ばラジオ受信機のようなスピーカ等の放音素子を備えた
機器の回路基板の場合は、ベースフィルム上に、集積回
路に放音素子を接続するための導電体を形成すればよい
Furthermore, in the case where a temperature sensor made of a 1111 semiconductor, an EL (electroluminescence) backlight that illuminates the liquid crystal display panel 3, etc. are provided as active elements, these active elements are also attached to the base film 11. I explained about the circuit board of the formula calculator,
This invention is applicable not only to small electronic calculators but also to circuit boards of electronic clocks, radio receivers, etc. For example, the present invention can be applied to circuit boards of devices such as radio receivers equipped with sound emitting elements such as speakers. In this case, a conductor for connecting the sound emitting element to the integrated circuit may be formed on the base film.

(発明の効果〕 この発明は、一枚の有機絶縁フィルム上に、多数の薄膜
トランジスタからなる集積回路と、この集積回路に接続
される素子と前記集積回路とを接続する導電体とを形成
したものであるから、プリント配線基板に集積回路チッ
プを取付けた従来の回路基板に比べて容易に製造するこ
とができるし、またコストも大巾に低減することができ
る。
(Effects of the Invention) This invention forms an integrated circuit including a large number of thin film transistors on a single organic insulating film, and a conductor that connects elements connected to this integrated circuit and the integrated circuit. Therefore, it can be manufactured more easily than a conventional circuit board in which an integrated circuit chip is attached to a printed wiring board, and the cost can be greatly reduced.

【図面の簡単な説明】[Brief explanation of drawings]

図面はこの発明の一実施例を示したもので、第1図は回
路基板とこの回路基板を使用する小型電子式計算機の分
解斜視図、第2図は回路基板に形成された集積回路の回
路図、第3図は第1図のA−A線に沿う拡大断面図、第
4図は第3図に示した2つの薄膜トランジスタからなる
インバータの回路図、第5図は薄膜トランジスタの形成
工程図である。 1・・・下ケース、2・・・上ケース、3・・・液晶表
示パネル、4・・・キーボードシート、10・・・回路
基板、11・・・ベースフィルム、12・・・集積回路
、Ql 、Q2・・・薄膜トランジスタ、13・・・太
陽電池、19・・・表示パネル接続用配線、20・・・
制園部、22・・・入力部、23・・・ROM部、24
・・・RAM部、25・・・演算部26・・・表示駆動
部、28・・・発振部、29・・・電源部。 出願人代理人 弁理士 鈴江武彦 第2図 第3mm
The drawings show one embodiment of the present invention; Fig. 1 is an exploded perspective view of a circuit board and a small electronic computer using this circuit board, and Fig. 2 shows an integrated circuit circuit formed on the circuit board. Figure 3 is an enlarged sectional view taken along the line A-A in Figure 1, Figure 4 is a circuit diagram of an inverter consisting of two thin film transistors shown in Figure 3, and Figure 5 is a diagram of the process for forming the thin film transistors. be. DESCRIPTION OF SYMBOLS 1... Lower case, 2... Upper case, 3... Liquid crystal display panel, 4... Keyboard sheet, 10... Circuit board, 11... Base film, 12... Integrated circuit, Ql, Q2... thin film transistor, 13... solar cell, 19... display panel connection wiring, 20...
Kindergarten system department, 22... Input section, 23... ROM section, 24
. . . RAM section, 25 . . . Arithmetic unit 26 . Applicant's representative Patent attorney Takehiko Suzue Figure 2 3mm

Claims (1)

【特許請求の範囲】[Claims] 一枚の有機絶縁フィルム上に、多数の薄膜トランジスタ
からなる集積回路と、この集積回路に接続される素子と
前記集積回路とを接続する導電体とを形成したことを特
徴とする回路基板。
A circuit board characterized in that an integrated circuit consisting of a large number of thin film transistors and a conductor connecting elements connected to this integrated circuit and the integrated circuit are formed on a single organic insulating film.
JP60072021A 1985-04-05 1985-04-05 Circuit substrate Pending JPS61230364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60072021A JPS61230364A (en) 1985-04-05 1985-04-05 Circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60072021A JPS61230364A (en) 1985-04-05 1985-04-05 Circuit substrate

Publications (1)

Publication Number Publication Date
JPS61230364A true JPS61230364A (en) 1986-10-14

Family

ID=13477337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60072021A Pending JPS61230364A (en) 1985-04-05 1985-04-05 Circuit substrate

Country Status (1)

Country Link
JP (1) JPS61230364A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272670A (en) * 1988-09-07 1990-03-12 Sony Corp Integrated circuit device and manufacture thereof
JP2016066810A (en) * 2000-08-25 2016-04-28 株式会社半導体エネルギー研究所 Manufacture method of light-emitting device
WO2016157870A1 (en) * 2015-03-27 2016-10-06 凸版印刷株式会社 Contact-type two-dimensional image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272670A (en) * 1988-09-07 1990-03-12 Sony Corp Integrated circuit device and manufacture thereof
JP2016066810A (en) * 2000-08-25 2016-04-28 株式会社半導体エネルギー研究所 Manufacture method of light-emitting device
WO2016157870A1 (en) * 2015-03-27 2016-10-06 凸版印刷株式会社 Contact-type two-dimensional image sensor

Similar Documents

Publication Publication Date Title
CN112310125B (en) Display substrate and display device
US7554169B2 (en) Semiconductor device and method of manufacturing the same
US6472256B1 (en) Method of manufacturing a thin-film transistor with a short-circuiting pattern
JP2004341550A (en) Liquid crystal display device and method of manufacturing liquid crystal display device
CN113053912B (en) Array substrate and display panel
CN111477176B (en) Display panel, manufacturing method thereof and electronic device
WO2022016620A1 (en) Array substrate, display panel and electronic device
TW594337B (en) Method of forming a liquid crystal display panel
CN113851485A (en) Thin film transistor, grid row driving circuit and array substrate
CN100559587C (en) Be integrated in gate driver circuit of display floater and preparation method thereof
JPS61230364A (en) Circuit substrate
JP2005252226A (en) Lead pad structure for display panel and manufacturing method thereof, and lead pad array structure
JPH07114279B2 (en) Semiconductor device
US20210265452A1 (en) Display substrate, manufacturing method and display device
JPS6257259B2 (en)
JPH02211429A (en) Thin film transistor for liquid crystal display device, crossover structural body and manufacture thereof
CN114267683A (en) Display back plate, preparation method thereof and display device
JP4731809B2 (en) Method for manufacturing semiconductor device
JPS6112268B2 (en)
JPS58190063A (en) Thin film transistor for transmission type liquid crystal display panel
CN113867043B (en) Light-emitting substrate, preparation method thereof and display device
US20210343213A1 (en) Display panel, manufacturing method thereof, and electronic device
JPS5822222Y2 (en) Structure of LCD clock
TW493101B (en) Capacitor structure for thin film transistor substrate
CN117597779A (en) Display substrate, manufacturing method thereof and display device