JPS6122756A - Dc power source circuit - Google Patents

Dc power source circuit

Info

Publication number
JPS6122756A
JPS6122756A JP14147984A JP14147984A JPS6122756A JP S6122756 A JPS6122756 A JP S6122756A JP 14147984 A JP14147984 A JP 14147984A JP 14147984 A JP14147984 A JP 14147984A JP S6122756 A JPS6122756 A JP S6122756A
Authority
JP
Japan
Prior art keywords
transistor
output
voltage
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14147984A
Other languages
Japanese (ja)
Other versions
JPH0468860B2 (en
Inventor
Kazukuni Kawakami
千国 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP14147984A priority Critical patent/JPS6122756A/en
Publication of JPS6122756A publication Critical patent/JPS6122756A/en
Publication of JPH0468860B2 publication Critical patent/JPH0468860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To increase the margin degree of designing a circuit by connecting an inductance between an input terminal and an output terminal, and controlling the first transistor connected with the output side of an inductance element by the second and third transistors. CONSTITUTION:An inductance element L is connected between an input terminal 22 and an output terminal 24, and the output of the element L is switched by the first transistor Q3. The base current of the first transistor Q3 is controlled by the second and third transistors Q1, Q2 connected between the input side and the ground side of the element L. The second transistor Q1 is driven by the output of a pulse width modulator O controlled in response to the compared result of the output DC voltage with a reference voltage, and a bias current is supplied from the input side of the element L to the base of the third transistor Q2.

Description

【発明の詳細な説明】 胤良公1 本発明は直流電源回路、とくに入力直流電圧を所定の出
力直流電圧に変換する直流電源回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a DC power supply circuit, and particularly to a DC power supply circuit that converts an input DC voltage into a predetermined output DC voltage.

1免孜遺 広範囲の値をとり得る入力直流電圧を所定の出力直流電
圧に変換する直流電源回路には従来、変圧器を使用した
フォワード型のものがある。これには、変圧器の1次巻
線にトランジスタを直列に接続し、このトランジスタを
回路の出力電圧に応じてたとえばパルス幅変調(PWM
)にて導通制御し、これによって入力直流電圧の如何に
よらず所定の直流出力電圧を2次巻線側に得るものがあ
る。これは、入力電圧のステップアップおよびステップ
ダウンの両機能を単一の、しかも比較的単純な構成の回
路で実現できる点が長所である。しかし反面、変圧器か
らの漏洩磁束が周囲の電子回路に雑音障害を発生させた
り、また入出力間の電源変換効率が低いなどの問題があ
る。
1. Description of the Related Art Conventionally, there is a forward type DC power supply circuit that uses a transformer to convert an input DC voltage that can take a wide range of values into a predetermined output DC voltage. This involves connecting a transistor in series with the primary winding of the transformer, and adjusting this transistor depending on the output voltage of the circuit, for example using pulse width modulation (PWM).
), thereby obtaining a predetermined DC output voltage on the secondary winding side regardless of the input DC voltage. This has the advantage that both input voltage step-up and step-down functions can be realized with a single, relatively simple circuit. However, on the other hand, there are problems such as magnetic flux leakage from the transformer causing noise interference in surrounding electronic circuits, and low power conversion efficiency between input and output.

この問題を解決するために、変圧器の代りにチョークコ
イルを使用した直流電源回路が多く使用されている。こ
れは、チョークコイルと直列にトランジスタを接続し、
このトランジスタを出力電圧に応じてPWに駆動し、こ
れによって入力電圧のステップアップまたはステップダ
ウンを行なうものである。これは、チョークコイルのフ
ライバック特性を利用しているが、電源変換効率が高く
、漏洩磁束が少ない長所がある。
To solve this problem, DC power supply circuits that use choke coils instead of transformers are often used. This connects a transistor in series with a choke coil,
This transistor is driven to PW according to the output voltage, thereby stepping up or stepping down the input voltage. This utilizes the flyback characteristics of the choke coil, but has the advantages of high power conversion efficiency and low leakage magnetic flux.

そのようなチョークコイルを用いた直流電源回路として
従来、たとえば第2図に示すものがある。これは、Pw
に回路10の出力12に発生するPwに信号に応動して
トランジスタQ1およびQ2を交互にオンオー゛フさせ
、これによってチョークコイルLに疏れる電流をトラン
ジスタQ3で断続させ、コイルLのフライバック特性を
利用して出力電圧のステ・?プアップを行なうものであ
る。回路の出力電圧は、抵抗R6およびR7を介して比
較器14でモニタされる。比較器14は、基準電圧との
差に応した出力18を発生し、これによってPWM回路
10の発生するPWM信号12のパルス幅が制御される
。たとえば4〜8.5ボルト程度の入力電圧から9ボル
ト程度の出力電圧を得るものがある。
A conventional DC power supply circuit using such a choke coil is shown in FIG. 2, for example. This is Pw
In response to the Pw signal generated at the output 12 of the circuit 10, the transistors Q1 and Q2 are turned on and off alternately, thereby causing the current flowing through the choke coil L to be interrupted by the transistor Q3, thereby changing the flyback characteristic of the coil L. Adjust the output voltage using ? This is to perform a pull-up. The output voltage of the circuit is monitored by comparator 14 via resistors R6 and R7. The comparator 14 generates an output 18 corresponding to the difference from the reference voltage, thereby controlling the pulse width of the PWM signal 12 generated by the PWM circuit 10. For example, there are devices that obtain an output voltage of about 9 volts from an input voltage of about 4 to 8.5 volts.

しかし、このようにトランジスタQ1およびQ2を交互
にオンオフさせるには、それらのベース電流バイアス用
の抵抗R1,R2およびR5の許容範囲が非常に狭くな
る欠点がある。たとえば信号線12のPIIIM信号が
高レベルのときに、トランジスタQ1を導通させないた
めには、抵抗R1を小さくすればよい。しかし、PWM
信号が低レベルのときにトランジスタQ1とともに同Q
2も導通させるためには、抵抗R2も小さくしなければ
ならない。
However, alternately turning on and off the transistors Q1 and Q2 in this way has the disadvantage that the tolerance range of the resistors R1, R2 and R5 for biasing their base currents is very narrow. For example, in order to prevent the transistor Q1 from conducting when the PIIIM signal on the signal line 12 is at a high level, the resistor R1 may be made small. However, PWM
When the signal is at a low level, the same transistor Q1
In order to make R2 also conductive, the resistance R2 must also be made small.

一方、これらのトランジスタのスイッチングによる損失
は、回路素子の発熱となって現われる。
On the other hand, losses due to switching of these transistors appear as heat generation in the circuit elements.

したがって、たとえばトランジスタQ1が導通状態から
遮断状態に移行する際、そのコレクタ電流がだらだらと
尾を引くことは好ましくない。そこでコレクタ電流を鋭
く立ち下らせるために、抵抗R2は抵抗R5に対して十
分に大きな値に選定しなければならない。
Therefore, for example, when the transistor Q1 transitions from a conductive state to a cutoff state, it is undesirable for its collector current to trail off sluggishly. Therefore, in order to cause the collector current to fall sharply, the resistor R2 must be selected to have a sufficiently larger value than the resistor R5.

これらの背反する条件を満足させるように各抵抗の値を
選定することは、設計」二の余裕度を狭くすることにな
る。しかも実際の回路装置では、それらの素子のばらつ
きを補償できるように、精度の高い素子を使用しなけれ
ばならない。このような状況は、入力端子が出力電圧に
対して相対的に広い範囲にわたって変化する場合、たと
えば前述の例では4〜12ボルトにわたって変化する場
合などにとくに厳しくなり、事実−J−1このような回
路を使用することは困難になる。
Selecting the value of each resistor so as to satisfy these contradictory conditions will narrow the design margin. Moreover, in an actual circuit device, highly accurate elements must be used so that variations in these elements can be compensated for. This situation is particularly severe when the input terminal varies over a wide range relative to the output voltage, such as from 4 to 12 volts in the example above; It becomes difficult to use a circuit with

目   的 本発明はこのような従来技術の欠点を解消し、回路設計
の余裕度が広く、したがって精度の許容範囲が広い回路
素子を使用できる簡略な構成の直流電源回路を提供する
ことを目的とする。
OBJECTIVE OF THE INVENTION It is an object of the present invention to eliminate the drawbacks of the prior art and provide a DC power supply circuit with a simple configuration that has a wide margin of circuit design and can therefore use circuit elements with a wide tolerance for accuracy. do.

先乳五訓j 本発明によれば、入力端子に与えられる入力直流電圧を
所定の出力直流電圧に変換して出力端子に出力する直流
電源回路は、入力端子と出力端子の間に接続されたイン
ダクタンス素子と、インダクタンス素子の出力側に接続
されインダクタンス素子の出力をスイッチングする第1
のトランジスタと、インダクタンス素子の入力側ど第1
の基準電位との間に接続され第1のトランジスタのベー
ス電流を制御する第2および第3のトランジスタとを有
し、第2および第3のトランジスタのコレクタ・エミツ
タ路は互いに直列に接続され、本回路はさらに、出力直
流電圧を第2の基準電位と比較し、その比較結果に応じ
て第2のトランジスタのベースを駆動する駆動手段と、
第3のトランジスタのベースにインダクタンス素子の入
力側からバイアス電流を供給する71477手段とを有
するものである。
According to the present invention, a DC power supply circuit that converts an input DC voltage applied to an input terminal into a predetermined output DC voltage and outputs it to an output terminal is connected between an input terminal and an output terminal. an inductance element, and a first element connected to the output side of the inductance element to switch the output of the inductance element.
transistor and the input side of the inductance element.
second and third transistors connected between a reference potential of and controlling the base current of the first transistor, the collector-emitter paths of the second and third transistors being connected in series with each other; The circuit further includes driving means for comparing the output DC voltage with a second reference potential and driving the base of the second transistor according to the comparison result;
71477 means for supplying a bias current to the base of the third transistor from the input side of the inductance element.

【庭亘匁l」 次に添(=1図面を参照して本発明による直流電源回路
の実施例を詳細に説明する。
Next, embodiments of the DC power supply circuit according to the present invention will be described in detail with reference to the accompanying drawings.

第1図を参照すると、入力電圧vINを供給する、たと
えば乾電池などの直流電源20が接続される入力端子2
2ど、抵抗RLなどの他の利用回路に出力電圧V。、1
を提供する出力端子24との間に、この例ではチョーク
コイルLおよびダイオードDが直列に、図示の極性で接
続されている。チョークコイルLとダイオードDの接続
点26は、NPN  トランジスタQ3のエミ・ンタ・
コレクタ路を介して接地されている。
Referring to FIG. 1, an input terminal 2 is connected to a DC power source 20, such as a dry cell battery, which supplies an input voltage vIN.
2. Output voltage V to other circuits used such as resistor RL. ,1
In this example, a choke coil L and a diode D are connected in series with the output terminal 24, which provides the output voltage, with the polarities shown. The connection point 26 between the choke coil L and the diode D is connected to the emitter of the NPN transistor Q3.
Grounded via the collector path.

入力端子22はまた、抵抗R4、PNP )ランジスタ
Q1のエミッタ・コレクタ路、およびNPN )ランジ
スタQ2のエミッタ・コレクタ路を通して図示のように
接地されている。トランジスタQ1のエミッタは、抵抗
R5を通してそのベースに接続され、ベースには、パル
ス幅変調回路(PWM)回路10の出力端子12が接続
されている。
Input terminal 22 is also grounded as shown through resistor R4, the emitter-collector path of PNP) transistor Q1, and the emitter-collector path of NPN) transistor Q2. The emitter of transistor Q1 is connected through a resistor R5 to its base, which is connected to the output terminal 12 of a pulse width modulation (PWM) circuit 10.

本実施例では、トランジスタQ1のエミッタが抵抗R2
およびコンデンサ011の並列接続を通してトランジス
タQ2のベースに接続されている。このベースはまた、
抵抗R3を通して接地されている。
In this embodiment, the emitter of transistor Q1 is connected to resistor R2.
and is connected to the base of transistor Q2 through a parallel connection of capacitor 011. This base also
It is grounded through resistor R3.

パルス幅変調回路10は、所定の繰返・し周期の矩形パ
ルスを出力12に出力し、そのパルス幅は制御入力端子
16に印加される電圧に依存する。つまり、制御入力1
6の電圧が正であれば出力12のパルス幅が広くなる。
The pulse width modulation circuit 10 outputs at output 12 a rectangular pulse with a predetermined repetition period, the pulse width of which depends on the voltage applied to the control input terminal 16. In other words, control input 1
If the voltage at 6 is positive, the pulse width at output 12 becomes wider.

負であれば狭くなる。If it is negative, it becomes narrower.

制御端子16は比較器14の出力に接続され、この比較
器′14の反転入力(−)には、本装置の出力端子24
に接続された抵抗R6およびR7からなる分圧器40の
中点28が接続されている。また、比較器14の非反転
入力(+)には基準電圧vREFが供給されている。
The control terminal 16 is connected to the output of the comparator 14, and the inverting input (-) of this comparator '14 is connected to the output terminal 24 of the device.
The midpoint 28 of a voltage divider 40 consisting of resistors R6 and R7 connected to is connected. Further, a reference voltage vREF is supplied to the non-inverting input (+) of the comparator 14.

比較器14は、これら2つの入力端子の電圧を比較し、
反転入力(−)の電圧が非反転入力(りの電圧より低い
とき、すなわち本装置の出力端子24に接続された分圧
器40の中点28の電圧が基準電圧vREFより低いと
きは、本実施例ではその出力18に正の電圧を出力する
。また、中点28の電圧が基準電圧VREFより高いと
きは、その出力!6に負の電圧を出力する。したがって
、変調器10の出力12から出力される矩形パルスの幅
は、前者の場合は拡大し、後者の場合は減少することに
なる。
Comparator 14 compares the voltages of these two input terminals,
When the voltage at the inverting input (-) is lower than the voltage at the non-inverting input (i.e., when the voltage at the midpoint 28 of the voltage divider 40 connected to the output terminal 24 of the device is lower than the reference voltage vREF, this implementation In the example, a positive voltage is output to its output 18. Furthermore, when the voltage at the midpoint 28 is higher than the reference voltage VREF, a negative voltage is output to its output !6. Therefore, from the output 12 of the modulator 10 The width of the output rectangular pulse will be expanded in the former case, and will be decreased in the latter case.

本実施例では使用状態において、たとえば、入力端子に
定格出力電圧4ポルトの乾電池が電源20として接続可
能であり、その場合に出力端子24には定格電源電圧と
して9ポルトを必要とする利用装置が接続される。
In this embodiment, when in use, for example, a dry battery with a rated output voltage of 4 ports can be connected to the input terminal as the power source 20, and in that case, the output terminal 24 is connected to a device that requires a rated power supply voltage of 9 ports. Connected.

第2図に示す従来の回路構成と比較すればわかるように
、本実施例では、トランジスタQ2(7)ベース電流が
トランジスタQ1のエミッタ側から、トランジスタQ1
のベース電流とは独立に供給される。
As can be seen from a comparison with the conventional circuit configuration shown in FIG. 2, in this embodiment, the base current of transistor Q2 (7) flows from the emitter side of transistor
is supplied independently from the base current.

つまり、トランジスタQ1のエミッタ30から抵抗R2
を通して供給される電流が、抵抗R3とトランジスタQ
2のベースとの間で分流される。したがって、トランジ
スタQ2のベースのバイアス電流は、抵抗R2およびR
3の値を選択することによって抵抗R5とは独立に決定
できる。また、トランジスタQlのベース電流バイアス
も抵抗R5を選択することによって、他の要素とは独立
に決定できる。
That is, from the emitter 30 of transistor Q1 to resistor R2
The current supplied through resistor R3 and transistor Q
The current is divided between the two bases. Therefore, the bias current at the base of transistor Q2 is the same as that of resistors R2 and R
By selecting a value of 3, it can be determined independently of the resistor R5. Furthermore, the base current bias of the transistor Ql can be determined independently of other factors by selecting the resistor R5.

たとえば、変調回路10の出力12が低レベルのときに
、トランジスタQ1を十分に導通させるためには、抵抗
R5の値を大きくすればよい。出力12が高レベルのと
き、トランジスタQ2を十分に導通させるためには、抵
抗R2の値を抵抗R3に比べて低く設定するのが有利で
ある。本実施例ではこれらの抵抗値の設定は、トランジ
スタQ1およびQ2についてそれぞれ独立に決定できる
For example, in order to sufficiently conduct the transistor Q1 when the output 12 of the modulation circuit 10 is at a low level, the value of the resistor R5 may be increased. In order to ensure sufficient conduction of transistor Q2 when output 12 is at a high level, it is advantageous to set the value of resistor R2 low compared to resistor R3. In this embodiment, the settings of these resistance values can be determined independently for transistors Q1 and Q2.

前述のように、これらのトランジスタのスイッチングに
よる損失は、回路素子の発熱となって現われるが、たと
えばトランジスタQlが導通状態から遮断状態に移行す
る際、そのコレクタ電流の立下りを鋭くするのが有利で
ある。そのためには、抵抗R2の値を゛抵抗R5に対し
て十分に大きく設定する。しかし、本実施例では、前述
のように第2図に示す従来回路と異なり、トランジスタ
Q2のベース電流を抵抗R2およびR3によって独立に
決めることができるので、このような抵抗R2の値を抵
抗R5に対して十分に大きく設定する条件を十分な許容
範囲をもって満足させることができる。
As mentioned above, losses due to switching of these transistors appear as heat generation in the circuit elements, but it is advantageous to sharpen the fall of the collector current when the transistor Ql transitions from a conductive state to a cut-off state, for example. It is. For this purpose, the value of the resistor R2 is set to be sufficiently larger than the resistor R5. However, in this embodiment, unlike the conventional circuit shown in FIG. 2 as described above, the base current of the transistor Q2 can be determined independently by the resistors R2 and R3. The condition of setting the value sufficiently large can be satisfied with a sufficient tolerance range.

動作状態では、変調回路lOの出力12が低レベルにな
ると、トランジスタQlが導通する。これによってトラ
ンジスタQ3のベースに電流が供給され、トランジスタ
Q3を導通させるとともに、トランジスタQ1のエミッ
タ電位を低下させる。このエミッタ電位の低下は、トラ
ンジスタQ2のベース電流を減少させ、トランジスタQ
20ペースバイアス電流が減少する。したがってトラン
ジスタQ2が非導通となる。
In operation, when the output 12 of the modulation circuit IO goes low, the transistor Ql conducts. This supplies current to the base of transistor Q3, making transistor Q3 conductive and lowering the emitter potential of transistor Q1. This drop in emitter potential reduces the base current of transistor Q2, causing transistor Q
20 pace bias current decreases. Therefore, transistor Q2 becomes non-conductive.

変調回路lOの出力12が高レベルになると、トランジ
スタQ2が遮断する。これによってトランジスタQ3の
ベース電流が絶たれ、トランジスタQ3を非導通にする
とともに、トランジスタQ1のエミッタ電位を上昇させ
る。このエミッタ電位の上昇は、トランジスタQ2のベ
ース電流を増大させ、I・ランジスタQ2のベースには
十分なバイアス電流が供給される。したがってトランジ
スタQ2が導通する。
When the output 12 of the modulation circuit 10 goes high, the transistor Q2 shuts off. This cuts off the base current of transistor Q3, making transistor Q3 non-conductive and increasing the emitter potential of transistor Q1. This rise in emitter potential increases the base current of transistor Q2, and a sufficient bias current is supplied to the base of I transistor Q2. Therefore, transistor Q2 becomes conductive.

このようにして、トランジスタQ1およびQ2が交互に
導通し、これに応動してトランジスタQ3がオンオフを
繰り返し、チョークコイルLによる入力電圧のステンプ
アップが行なわれる。
In this way, the transistors Q1 and Q2 are alternately turned on, and in response, the transistor Q3 is repeatedly turned on and off, and the input voltage is stepped up by the choke coil L.

なお−1−述の実施例では、トランジスタQ1およびQ
2をパルス幅変調(PWM)で駆動していたが、本発明
は必ずしもこれに限られるものではなく、たとえばパル
ス数変調、あるいは周波数変調なども有利に適用される
Note that in the embodiment described in -1-, the transistors Q1 and Q
2 was driven by pulse width modulation (PWM), but the present invention is not necessarily limited to this, and for example, pulse number modulation or frequency modulation can also be advantageously applied.

仇−浬 このような本発明による直流電源回路は、変圧器を使用
していないので漏洩磁束によって周囲の回路10に障害
を与えることがない。しかも、回路設計の余裕度が広く
、したがって精度の許容範囲が広い回路素子を使用でき
、構成が簡略である。
Since the DC power supply circuit according to the present invention does not use a transformer, the surrounding circuit 10 will not be damaged by leakage magnetic flux. Furthermore, there is a wide margin in circuit design, so circuit elements with a wide tolerance range of accuracy can be used, and the configuration is simple.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による直流電源回路の実施例を示す回路
図、 第2図は従来技術による直流電源回路の例を示す回路図
である。 二曹部ノ)の打具の説 100.パルス幅変調回路 +4.、、比較器 り、、 チョークコイル 01〜Q3.トランジスタ R2−R7,抵 抗
FIG. 1 is a circuit diagram showing an embodiment of a DC power supply circuit according to the present invention, and FIG. 2 is a circuit diagram showing an example of a DC power supply circuit according to the prior art. 2nd Sergeant)'s Theory of Batting Tools 100. Pulse width modulation circuit +4. ,, Comparator,, Choke coil 01~Q3. Transistors R2-R7, resistors

Claims (1)

【特許請求の範囲】 入力端子に与えられる入力直流電圧を所定の出力直流電
圧に変換して出力端子に出力する直流電源回路において
、該回路は、 前記入力端子と出力端子の間に接続されたインダクタン
ス素子と、 該インダクタンス素子の出力側に接続され、該インダク
タンス素子の出力をスイッチングする第1のトランジス
タと、 前記インダクタンス素子の入力側と第1の基準電位との
間に接続され、第1のトランジスタのベース電流を制御
する第2および第3のトランジスタとを有し、 第2および第3のトランジスタのコレクタ・エミッタ路
は互いに直列に接続され、該回路はさらに、 前記出力直流電圧を第2の基準電位と比較し、その比較
結果に応じて第2のトランジスタのベースを駆動する駆
動手段と、 第3のトランジスタのベースに前記インダクタンス素子
の入力側からバイアス電流を供給するバイアス手段とを
有することを特徴とする直流電源回路。
[Claims] A DC power supply circuit that converts an input DC voltage applied to an input terminal into a predetermined output DC voltage and outputs it to an output terminal, the circuit comprising: a DC power supply circuit connected between the input terminal and the output terminal. an inductance element; a first transistor connected to the output side of the inductance element and switching the output of the inductance element; a first transistor connected between the input side of the inductance element and a first reference potential; second and third transistors controlling the base current of the transistors, the collector-emitter paths of the second and third transistors being connected in series with each other, the circuit further comprising: controlling the output DC voltage to a second transistor; drive means for driving the base of the second transistor according to the comparison result, and bias means for supplying a bias current from the input side of the inductance element to the base of the third transistor. A DC power supply circuit characterized by:
JP14147984A 1984-07-10 1984-07-10 Dc power source circuit Granted JPS6122756A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14147984A JPS6122756A (en) 1984-07-10 1984-07-10 Dc power source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14147984A JPS6122756A (en) 1984-07-10 1984-07-10 Dc power source circuit

Publications (2)

Publication Number Publication Date
JPS6122756A true JPS6122756A (en) 1986-01-31
JPH0468860B2 JPH0468860B2 (en) 1992-11-04

Family

ID=15292844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14147984A Granted JPS6122756A (en) 1984-07-10 1984-07-10 Dc power source circuit

Country Status (1)

Country Link
JP (1) JPS6122756A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237261A (en) * 1989-05-08 1993-08-17 Telenokia Oy Voltage step up regulator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201678A (en) * 1983-04-30 1984-11-15 Sharp Corp Switching regulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201678A (en) * 1983-04-30 1984-11-15 Sharp Corp Switching regulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237261A (en) * 1989-05-08 1993-08-17 Telenokia Oy Voltage step up regulator

Also Published As

Publication number Publication date
JPH0468860B2 (en) 1992-11-04

Similar Documents

Publication Publication Date Title
US4618812A (en) Direct current power control on selectable voltage step-up and step-down
JPS638666B2 (en)
JPH07209346A (en) Comparator with hysteresis
CN100412739C (en) Line frequency switching regulator
JPH1042553A (en) Power supply device
US5519307A (en) DC/DC converter for outputting multiple signals
US3289105A (en) Temperature compensated transistor inverter
JPS6122756A (en) Dc power source circuit
US5821735A (en) Accumulator charging circuit
JPH02254969A (en) Switch mode power source circuit
US6307419B1 (en) High frequency bipolar switching transistor
JPS5843431Y2 (en) Switching regulator circuit
JPH019271Y2 (en)
JPH069583Y2 (en) Constant voltage power supply circuit
JP2555789Y2 (en) Constant voltage power supply circuit
JP4109505B2 (en) Step-down chopper regulator circuit
JPH047668Y2 (en)
JPH0746291B2 (en) DC constant voltage power supply
SU1737429A2 (en) Pulsed voltage regulator
JP2617318B2 (en) DC-DC converter
JP2000184702A (en) Power supply equipment
SU1467550A1 (en) Stabilized d.c. voltage converter
JPH073831Y2 (en) Integrated circuit
SU907530A1 (en) Stabilized electric power supply source
JP2000324814A (en) Switching power supply

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term