JPS6121892Y2 - - Google Patents

Info

Publication number
JPS6121892Y2
JPS6121892Y2 JP5548880U JP5548880U JPS6121892Y2 JP S6121892 Y2 JPS6121892 Y2 JP S6121892Y2 JP 5548880 U JP5548880 U JP 5548880U JP 5548880 U JP5548880 U JP 5548880U JP S6121892 Y2 JPS6121892 Y2 JP S6121892Y2
Authority
JP
Japan
Prior art keywords
period
constant current
voltage
transistor
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5548880U
Other languages
Japanese (ja)
Other versions
JPS56157869U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5548880U priority Critical patent/JPS6121892Y2/ja
Publication of JPS56157869U publication Critical patent/JPS56157869U/ja
Application granted granted Critical
Publication of JPS6121892Y2 publication Critical patent/JPS6121892Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、静電偏向方式を採用した撮像管の電
子ビームに対する偏向回路に関する。
[Detailed Description of the Invention] The present invention relates to a deflection circuit for an electron beam of an image pickup tube that employs an electrostatic deflection method.

撮像管においては、第1図に示すようにフエー
スプレート(ガラス)1の内面上にネサ膜等の透
明電極2が被着され、更にその上面にホトコンダ
クタ3が被着されていわゆるターゲツト4が構成
され、ネサ膜2には例えば20V〜80Vの直流電圧
を印加した状態でホトコンダクタ3の所定の範囲
(第1図で点線で示す)5内で電子ビームを走査
させることにより、ネサ膜2より信号を得るよう
にしている。そしてこの場合、ターゲツト4上の
チヤージが受光量に対応して電子ビームの走査に
より順次デイスチヤージされ、このデイスチヤー
ジされた部分の電圧は0V程度迄低下するが、高
い所でも5V程度である。尚上述した電子ビーム
の走査範囲5はいわゆる有効撮像画面とほゞ同一
に選ばれる。
In the image pickup tube, as shown in FIG. 1, a transparent electrode 2 such as a Nesa film is deposited on the inner surface of a face plate (glass) 1, and a photoconductor 3 is further deposited on the top surface of the transparent electrode 2 to form a so-called target 4. By scanning an electron beam within a predetermined range 5 (indicated by a dotted line in FIG. 1) of the photoconductor 3 while applying a DC voltage of, for example, 20 V to 80 V to the NESA film 2, the NESA film 2 is I'm trying to get more signals. In this case, the charge on the target 4 is sequentially discharged by scanning the electron beam in accordance with the amount of light received, and the voltage at this discharged portion drops to about 0V, but is still about 5V at the highest point. The scanning range 5 of the electron beam mentioned above is selected to be substantially the same as the so-called effective imaging screen.

ところが一般的にはターゲツト4が受光する面
積は上述した有効撮像画面即ち電子ビームの走査
範囲5の面積よりも充分に広いものであつて、有
効撮像画面より広い範囲には電子ビームは走査し
ないので、ターゲツト4上において上述した有効
撮像画面即ち電子ビームの走査範囲5の外側では
デイスチヤージされるときがなく、従つて範囲5
外ではチヤージ電圧が極めて高くなり、これによ
り有効撮像画面へ到達せんとする電子ビームがベ
ンデイングし、走査歪を生ずると共にフレーミン
グ効果によつて画面の周辺に明るい枠が生ずる傾
向がある。又色相をインデツクス信号により識別
する方式のカラー撮像管では、電子ビームの歪に
よつてインデツクス信号と色信号との位相関係が
正常でなくなり、色復調に支障を来たす傾向も生
ずる等の欠点がある。
However, in general, the area where the target 4 receives light is sufficiently wider than the area of the above-mentioned effective imaging screen, that is, the scanning range 5 of the electron beam, and the electron beam does not scan an area wider than the effective imaging screen. , outside the above-mentioned effective imaging screen, that is, the scanning range 5 of the electron beam on the target 4, there is no time when the electron beam is discharged, and therefore the range 5
Outside, the charge voltage becomes extremely high, which causes the electron beam to bend as it attempts to reach the effective imaging screen, causing scanning distortion and a framing effect that tends to produce a bright frame around the screen. In addition, color image pickup tubes that identify hue using index signals have drawbacks such as distortion of the electron beam, which causes the phase relationship between the index signal and color signal to become abnormal, which tends to impede color demodulation. .

本考案はこのような欠点を回避しようとしたも
ので、図面第2図以下について説明する。
The present invention is intended to avoid such drawbacks, and will be described with reference to FIG. 2 and subsequent drawings.

6は直流電源端子、7は映像ブランキング信号
Sa(第3図A参照)を印加する入力端子、8a
及び8bは夫々スイツチングパルスSa及びSc
(第3図B及びC参照)を印加する入力端子であ
る。このパルスSa及びScはブランキング信号Sa
の略中央(時間的に見て)に位置されるを可とす
る。
6 is a DC power supply terminal, 7 is a video blanking signal
Input terminal for applying Sa (see Figure 3A), 8a
and 8b are switching pulses Sa and Sc, respectively.
(See Figures 3B and C) is an input terminal to which voltage is applied. These pulses Sa and Sc are the blanking signal Sa
It is allowed to be located approximately in the center (in terms of time) of

第1のスイツチング素子となるPNPトランジス
タ9を設けてそのベースを上述した入力端子7
に、エミツタを電源端子6に、コレクタを可変抵
抗器10を通じて可変抵抗器11の可動接点に
夫々接続する。この可変抵抗器11は電源端子6
と接地との間に接続する。更にNPNトランジス
タ12を設けてそのベースを可変抵抗器11の可
動接点に、コレクタを抵抗器13を通じて電源端
子6に夫々接続し、エミツタを抵抗器14を通じ
て接地する。
A PNP transistor 9 serving as a first switching element is provided, and its base is connected to the input terminal 7 described above.
Then, the emitter is connected to the power supply terminal 6, and the collector is connected to the movable contact of the variable resistor 11 through the variable resistor 10, respectively. This variable resistor 11 is connected to the power supply terminal 6
and ground. Furthermore, an NPN transistor 12 is provided, the base of which is connected to the movable contact of the variable resistor 11, the collector connected to the power supply terminal 6 through the resistor 13, and the emitter connected to the ground through the resistor 14.

15a及び15bは夫々定電流回路であり、互
いに逆相関係に動作するように対称的に構成され
ているので、定電流回路15aについて説明し、
定電流回路15bには対称部分にサフイツクスa
をbに代えて附してその説明を省略する。
15a and 15b are constant current circuits, and are configured symmetrically so that they operate in opposite phase relation to each other. Therefore, the constant current circuit 15a will be explained.
The constant current circuit 15b has a suffix a on the symmetrical part.
will be added instead of b and its explanation will be omitted.

即ちトランジスタ16aを設け、そのベースを
トランジスタ12の出力端子(コレクタ又はエミ
ツタ)に、エミツタを抵抗器17aを通じて直流
電源端子(端子6又は接地)に夫々接続し、コレ
クタをダイオード18a−コンデンサ19aを通
じて直流電源端子(接地又は端子6)に接続す
る。尚電源端子6と接地との間にはトランジスタ
20aのコレクタ−エミツタ−トランジスタ21
aのエミツタ−コレクタで構成される直列回路を
接続し、これら両トランジスタ20a及び21a
のベースをダイオード18aのアノード及びカソ
ードに接続していわゆるバツフア回路22aを構
成し、両トランジスタ20a及び21aの接続点
より出力端子23aを導出している。しかし乍ら
このバツフア回路22aは必ずしも必要とせず、
ダイオード18aとコンデンサ19aとの接続点
Paより出力端子23aを導出してもよい。これ
ら出力端子23a及び23bを図示しないが撮像
管の電子ビームの水平偏向の一対の偏向板(電
極)に接続する。勿論本考案は垂直偏向の場合に
も使用することができる。尚ダイオード18aは
トランジスタ20a及び21aのベースバイアス
を発生させる為のものである。
That is, a transistor 16a is provided, its base is connected to the output terminal (collector or emitter) of the transistor 12, its emitter is connected to the DC power supply terminal (terminal 6 or ground) through the resistor 17a, and the collector is connected to the DC power supply terminal (terminal 6 or ground) through the diode 18a and capacitor 19a. Connect to the power terminal (ground or terminal 6). Note that a collector-emitter transistor 21 of the transistor 20a is connected between the power supply terminal 6 and the ground.
A series circuit consisting of the emitter and collector of transistors 20a and 21a is connected, and both transistors 20a and 21a
A so-called buffer circuit 22a is constructed by connecting the base of the diode 18a to the anode and cathode of the diode 18a, and an output terminal 23a is led out from the connection point of both transistors 20a and 21a. However, this buffer circuit 22a is not necessarily necessary;
Connection point between diode 18a and capacitor 19a
The output terminal 23a may be derived from Pa. Although these output terminals 23a and 23b are not shown, they are connected to a pair of deflection plates (electrodes) for horizontally deflecting the electron beam of the image pickup tube. Of course, the invention can also be used in the case of vertical deflection. Note that the diode 18a is for generating base bias of the transistors 20a and 21a.

更に本考案においては第2のスイツチング素子
となるトランジスタ24aを設け、そのベースを
パルスSbの入力端子8aに、コレクタを上述し
た接続点Paに、エミツタをバイアス電源25a
を通じて直流電源端子(端子6又は接地)に夫々
接続する。定電流回路15aに対しても同様に構
成するものである。
Furthermore, in the present invention, a transistor 24a serving as a second switching element is provided, and its base is connected to the input terminal 8a of the pulse Sb, its collector is connected to the above-mentioned connection point Pa, and its emitter is connected to the bias power supply 25a.
are respectively connected to the DC power terminal (terminal 6 or ground) through the terminals. The constant current circuit 15a is similarly configured.

次に上述した構成の動作を説明する。尚定電流
回路15b側はその動作が定電流回路15a側と
逆位相関係となるので、定電流回路15a側につ
いてのみ説明し、定電流回路15b側の説明を省
略する。
Next, the operation of the above-described configuration will be explained. Since the operation of the constant current circuit 15b side is in an opposite phase relationship with that of the constant current circuit 15a side, only the constant current circuit 15a side will be explained, and the explanation of the constant current circuit 15b side will be omitted.

第3図Aに示すブランキング信号Saの期間
(ブランキング期間Ts)以外のアンブランキング
期間(Taとする)にあつては、トランジスタ9
はオフ状態にあり、よつて可変抵抗器11にて決
まる電圧によつてトランジスタ12の内部インピ
ーダンスが決まり、これに伴つて定電流回路15
aのトランジスタ16aのコレクタ−エミツタを
通ずる電流の大きさが決定される。このTa期間
に流れる電流によつてPa点に得られる電圧(コ
ンデンサ19aのチヤージ電圧)を第3図におい
てVaとして示す。よつてこの電圧Vaの変化の大
きさ(傾斜の度合)は可変抵抗器11を調整する
ことによつて変更することができる。
During an unblanking period (denoted Ta) other than the period of the blanking signal Sa shown in FIG. 3A (blanking period Ts), the transistor 9
is in the off state, and the voltage determined by the variable resistor 11 determines the internal impedance of the transistor 12, and accordingly, the constant current circuit 15
The magnitude of the current flowing through the collector-emitter of transistor 16a of transistor 16a is determined. The voltage (charge voltage of capacitor 19a) obtained at point Pa due to the current flowing during this period Ta is shown as Va in FIG. Therefore, the magnitude of change (degree of slope) of this voltage Va can be changed by adjusting the variable resistor 11.

次にTs期間の前半(パルスSbより前)Tbに入
ると、端子7に供給されるブランキング信号Sa
によつてトランジスタ9がオンし、このトランジ
スタ9及び可変抵抗器10を通じた電流もトラン
ジスタ12のベースに供給され、従つてこれがよ
り導通する方向となり、この定電流回路15aの
電流は上述したTa期間の電流よりも増大する。
よつてPa点における電圧は上述のTa期間の上昇
速度よりも早くなる。この期間における電圧を第
3図DにおいてVbとして示す。よつてこの場合
の傾斜はVaのそれより急となり、可変抵抗器1
0をもつて変更し得る。よつてトランジスタ9及
び可変抵抗器10は定電流回路15aの電流を増
大する回路となる。
Next, when entering Tb in the first half of the Ts period (before pulse Sb), the blanking signal Sa supplied to terminal 7
As a result, the transistor 9 is turned on, and the current passing through the transistor 9 and the variable resistor 10 is also supplied to the base of the transistor 12, so that it becomes more conductive, and the current in the constant current circuit 15a continues during the Ta period mentioned above. The current increases.
Therefore, the voltage at point Pa becomes faster than the rate of increase during the above-mentioned Ta period. The voltage during this period is shown as Vb in FIG. 3D. Therefore, the slope in this case is steeper than that of Va, and variable resistor 1
Can be changed with 0. Therefore, the transistor 9 and the variable resistor 10 become a circuit that increases the current of the constant current circuit 15a.

次にパルスSbの期間Tcに入ると、パルスSbに
よりトランジスタ24aが導通(オン)し、よつ
てコンデンサ19aがデイスチヤージされ、Pa
点の電圧は急激に低下する。この期間の電圧を第
3図においてVcとして示す。更にブランキング
期間Ts内における後半即ちパルスSbの後の期間
Tdに入ると、トランジスタ24aがオフの為に
コンデンサ19aは再びチヤージを開始する。そ
してこのときのトランジスタ16aのコレクタを
通ずる電流即ちチヤージ電流は、前のTb期間と
同一であるから、このときのPa点の電圧変化
(カーブの傾斜)はVbと同一となり、これを第3
図DにおいてVdにて示す。そして次のアンプラ
ンキング期間Taに入るとトランジスタ9がオフ
する為にトランジスタ12は再び可変抵抗器11
のみの設定により決まるインピーダンスとなり、
よつてPa点の電圧はVaで表わされることにな
る。尚図示の例ではこのPa点に示す電圧はバツ
フア回路22aを通じて出力端子23aに供給さ
れることになる。尚出力端子23bには第3図E
に示すように第3図Dとは逆極性の信号が得ら
れ、これらが一対の偏向板に印加される。第3図
Cは端子8bに供給されるパルスを示す。
Next, when the period Tc of the pulse Sb begins, the transistor 24a becomes conductive (turned on) by the pulse Sb, and the capacitor 19a is discharged, and the Pa
The voltage at the point drops rapidly. The voltage during this period is shown as Vc in FIG. Furthermore, the second half of the blanking period Ts, that is, the period after the pulse Sb
When the voltage reaches Td, the capacitor 19a starts charging again because the transistor 24a is turned off. Since the current passing through the collector of the transistor 16a at this time, that is, the charge current, is the same as that in the previous Tb period, the voltage change at point Pa (slope of the curve) at this time is the same as Vb, and this is
Indicated by Vd in Figure D. Then, when entering the next amplifier ranking period Ta, the transistor 9 is turned off, so the transistor 12 is connected to the variable resistor 11 again.
The impedance is determined by the settings of
Therefore, the voltage at point Pa is expressed as Va. In the illustrated example, the voltage shown at point Pa is supplied to the output terminal 23a through the buffer circuit 22a. In addition, the output terminal 23b is
As shown in FIG. 3D, signals with polarities opposite to those shown in FIG. 3D are obtained, and these signals are applied to a pair of deflection plates. FIG. 3C shows the pulses applied to terminal 8b.

以上説明した本考案によれば、第3図D及びE
に示す信号が偏向板に印加され、よつてアンブラ
ンキング期間Taでは通常の偏向が行われること
は明らかである。勿論のTa期間では、電子ビー
ムは第1図の点線で示す範囲(これは第3図Dに
示す電圧Vaの大きさHEで決まる)内で走査され
る。
According to the present invention explained above, FIGS. 3D and E
It is clear that the signal shown in is applied to the deflection plate, so that normal deflection is performed during the unblanking period Ta. Of course, during the Ta period, the electron beam is scanned within the range shown by the dotted line in FIG. 1 (this is determined by the magnitude of the voltage Va shown in FIG. 3D).

そして次のTb期間に入つても電子ビームはリ
トレースされることはなく、従つて上述した範囲
5(これは冒頭に述べたように有効撮像画面の範
囲である)を越えて電子ビームは走査されること
になる。この走査範囲は第3図Dに示す電圧
Vd,Va及びVbが加算された大きさHEで決ま
り、しかもこの場合本考案においては、範囲5を
越えて走査するとき、電子ビームの速度を上昇さ
せるようにしたから、上述したHEはより一層大
きな値となり、即ちそれ丈け走査範囲を拡大させ
ることができ、これにより有効撮像画面即ち範囲
5の外域について充分広い範囲迄電子ビームを走
査させることができ、即ちこの部分のターゲツト
のデイスチヤージを行い得るので、冒頭に述べた
欠点を確実に回避することができる特徴を有する
ものである。
Even when entering the next Tb period, the electron beam is not retraced, and therefore the electron beam is scanned beyond the range 5 mentioned above (which is the range of the effective imaging screen as mentioned at the beginning). That will happen. This scanning range corresponds to the voltage shown in Figure 3D.
It is determined by the size H E that is the sum of Vd, Va and Vb, and in this case, in the present invention, when scanning beyond range 5, the speed of the electron beam is increased, so the above-mentioned H E is The value becomes even larger, that is, the scanning range can be expanded by that length, and as a result, the electron beam can be scanned over a sufficiently wide area outside the effective imaging screen, that is, range 5, and the target radiation in this area can be Therefore, the above-mentioned drawbacks can be reliably avoided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は撮像管のターゲツト面を示す正面図、
第2図は本考案による撮像管の電子ビームの偏向
回路図、第3図はその動作の説明の為の波形図で
ある。 15a,15bは定電流回路、9はその電流を
増大させる為の回路のトランジスタ、23a,2
3bは偏向板への接続端子である。
FIG. 1 is a front view showing the target surface of the image pickup tube;
FIG. 2 is a circuit diagram for deflecting an electron beam of an image pickup tube according to the present invention, and FIG. 3 is a waveform diagram for explaining its operation. 15a and 15b are constant current circuits; 9 is a transistor for the circuit for increasing the current; 23a and 2
3b is a connection terminal to the deflection plate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電流量を可変できる定電流回路と、該定電流回
路により充電されるコンデンサと、該コンデンサ
の両端電圧又はこれに関連する電圧の出力端子
と、映像ブランキング期間でオンし、上記定電流
回路の電流を、アンブランキング期間で流れる電
流量よりも大となす第1のスイツチング素子と、
上記映像ブランキング期間内のほゞ中間位置で、
上記第1のスイツチング素子のオン期間より短い
期間でオンし、上記コンデンサの充電電荷を放電
させる第2のスイツチング素子とよりなる撮像管
の電子ビームの偏向回路。
A constant current circuit that can vary the amount of current, a capacitor that is charged by the constant current circuit, an output terminal for the voltage across the capacitor or a voltage related to this, and a constant current circuit that is turned on during the video blanking period and charged by the constant current circuit. a first switching element that makes the current larger than the amount of current flowing during the unblanking period;
At approximately the middle position within the video blanking period above,
An electron beam deflection circuit for an image pickup tube, comprising a second switching element that is turned on for a shorter period than the on period of the first switching element to discharge the charge in the capacitor.
JP5548880U 1980-04-23 1980-04-23 Expired JPS6121892Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5548880U JPS6121892Y2 (en) 1980-04-23 1980-04-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5548880U JPS6121892Y2 (en) 1980-04-23 1980-04-23

Publications (2)

Publication Number Publication Date
JPS56157869U JPS56157869U (en) 1981-11-25
JPS6121892Y2 true JPS6121892Y2 (en) 1986-07-01

Family

ID=29650141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5548880U Expired JPS6121892Y2 (en) 1980-04-23 1980-04-23

Country Status (1)

Country Link
JP (1) JPS6121892Y2 (en)

Also Published As

Publication number Publication date
JPS56157869U (en) 1981-11-25

Similar Documents

Publication Publication Date Title
GB2042238A (en) Drive circuit for a liquid crystal display panel
JPS6359310B2 (en)
US4277729A (en) Simplified vertical deflection circuit
US4288738A (en) Dual-mode amplifier
KR100296435B1 (en) A deflection circuit having a controllable sawtooth generator
JPS6121892Y2 (en)
US4698557A (en) Circuit arrangement for the control of a picture tube
US3895252A (en) Vertical convergence circuit
US4439713A (en) Deflection control circuit for image pick-up tube
JP3520096B2 (en) Video display deflection device
US4237407A (en) Vertical deflection circuit for a camera tube in a television camera
JP3520095B2 (en) Video display deflection device
US3956668A (en) Vertical deflection circuit
JPH0670185A (en) Video display and deflecting device
JP3666887B2 (en) Video display deflection device
JPH04229773A (en) Video device for controlling landing of electron beam on display screen of cathode ray tube
JPH0120836B2 (en)
JP3102014B2 (en) Vertical deflection circuit
KR880000668Y1 (en) Blacking circuits
JP3034545B2 (en) Horizontal deflection circuit and projection display incorporating the same
US4884012A (en) Vertical deflection current generator
JPS5819879Y2 (en) dynamic focus device
JPH05153417A (en) Deflection waveform generating circuit for television camera
JPS5816194B2 (en) Display panel drive device
JPH0147763B2 (en)