JPS61217862A - Ring arbiter circuit - Google Patents

Ring arbiter circuit

Info

Publication number
JPS61217862A
JPS61217862A JP5860885A JP5860885A JPS61217862A JP S61217862 A JPS61217862 A JP S61217862A JP 5860885 A JP5860885 A JP 5860885A JP 5860885 A JP5860885 A JP 5860885A JP S61217862 A JPS61217862 A JP S61217862A
Authority
JP
Japan
Prior art keywords
circuit
token
pulse
access
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5860885A
Other languages
Japanese (ja)
Inventor
Akio Iijima
明夫 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5860885A priority Critical patent/JPS61217862A/en
Publication of JPS61217862A publication Critical patent/JPS61217862A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing

Abstract

PURPOSE:To reduce the increase of time needed for shift of the access right by providing the function to each of plural devices having accesses to the share resources to transmit and receive the token pulses showing the access right and connecting those devices in a ring form. CONSTITUTION:Each of devices 11-1n using in common the share resources 2 contains a ring arbiter circuit 3 and an access device 4. The arbiter 3 receives the ring arbiter output of a device 13 at the preceding stage through an input and sends the token pulse to the device at the next stage through an AND circuit 3c and an OR circuit 3e as long as the access request given from the device 4 is not latched by a holding circuit 3a when the token pulse is received. When an access request is given, the output of the circuit 3a avoids a case where the token pulse passes through the circuit 3c. Then the token pulse is produced again and sent to the next stage via a pulse detecting circuit 3b and a pulse generating circuit 3d after the access request is deleted.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数の装置が例えばソフトウェアなどの共
有資源全共用し、その共有資源全アクセスする時の競合
を整理するリングアービタ回路に関するものでろる。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a ring arbiter circuit for sorting out conflicts when multiple devices share all shared resources such as software and access all of the shared resources. Ru.

〔従来の技術〕[Conventional technology]

従来、仁の種のリングアービタ回路は各装置ごとに対応
するフリップ70ツブ金置き、そのクリップ7aツブを
リング状に結合し次シフトレジスタ構成となっており、
アクセス許可を示すレベル信号全ラッチしている7リツ
プ70ングが、リング内に唯一存在する様に保証するた
めの制御回路及び、アクセス許可を示すレベル信号全ラ
ッチしているクリップ70ツフ゛にその接続されている
装置からアクセス要求が発生していない場合と、その装
置の共有資源へのアクセスが終了した後のみ出力にアク
セス許可を示すレベル信号全出力し、各7リツプフロツ
プに共給されているシフトクロックに同期してアクセス
権全移動させる手段をとっていた。この手段に近い従来
例として、ローカルエリアネットワークのアクセス方式
の一方式でろる、トークンリングのトークンパッシング
方式のアクセス権全移動するトークンと呼ばれる信号の
受渡し方式がるる。この方式は、伝送路の空き状態を示
すフリート−クンと呼ばれる特定のシリアルビット列と
、ビジートークンと呼ばれる特定のシリアルビット利金
用いてアクセス権の受は渡しを行なう。アクセス要求の
発生しているノードは、フリート−クンを検出した時に
特定ビットの極性を変化させてビジートークンに変え、
後方のノードに向は送信し、後方ノードのネットワ・−
クアクセスを禁止させる方式となっている。
Conventionally, the Jinnotane ring arbiter circuit has a flip 70 knob corresponding to each device and a clip 7a knob connected in a ring shape to form a shift register.
A control circuit for ensuring that the clip 70 that latches all the level signals indicating access permission is the only one in the ring, and its connection to the clip 70 that latches all the level signals that indicate access permission. A full level signal indicating access permission is output to the output only when there is no access request from the device being accessed, and only after the device has finished accessing the shared resource. A method was used to move all access rights in synchronization with the clock. As a conventional example similar to this method, there is a token passing method of a token ring, which is one of the access methods of a local area network, and a method of passing a signal called a token, in which all access rights are transferred. In this system, access rights are given and received using a specific serial bit string called a fleet token, which indicates the free status of a transmission path, and a specific serial bit rate called a busy token. When the node making the access request detects a free token, it changes the polarity of a specific bit to a busy token.
The direction to the backward node is transmitted, and the backward node's network -
This method prohibits access to the website.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述し次従来のリングアービタ回路はアクセス権の移動
をシフトクロックに同期して行なっているため、アクセ
ス権の移動には、各装置ごとに最小でも1クロック期間
を要する。また、トークンパッシングのアクセス権の移
動方式においてもフリート−クンの認識及びビットの極
性反転のため、最小でも1ビット時間の遅延が必要とさ
れる。この理由のため、これらのアーとり回路ではリン
グに接続される装置数が多くなるとアクセス権の移動に
要する時間が長くなるといった欠点がろつ次。
As described above, the conventional ring arbiter circuit moves the access right in synchronization with the shift clock, so it takes at least one clock period for each device to move the access right. Further, in the token passing access right movement method, a delay of at least one bit time is required for recognition of fleet tokens and reversal of bit polarity. For this reason, these grounding circuits have the disadvantage that the time required to transfer access rights increases as the number of devices connected to the ring increases.

〔問題点を解決する危めの手段〕 このような欠点を解決するためこの発明は、共有資源の
アクセス全行なっていない時はリング内金循環している
トークンパルス金そのまま次順位の装置に送出し、共有
資源のアクセスを行なっている時は供給され次トークン
パルスの次順位の装置への送出?禁止するようにしたも
のである。
[Dangerous means to solve the problem] In order to solve this drawback, this invention sends the token pulse money circulating in the ring as it is to the next device when the shared resource is not fully accessed. However, when accessing shared resources, the next token pulse is sent to the next device? It was made to be prohibited.

〔作用〕[Effect]

共有資源のアクセスが行なわれていない時、供給された
トークンパルス全はとんど遅れ金主ずることなく次順位
の装置に供給する。
When shared resources are not being accessed, all supplied token pulses are delivered to the next highest device without delay.

〔実施例〕〔Example〕

図はこの発明の一寮施例全示すブロック図でるる。同図
において、11〜1n は共有資源を共有する装置、2
は共有資源でるる。装fit 1 t〜1nはリングア
ービタ回路3お工び共有資源2t−アクセスするアクセ
ス装置4から構成されている。リングアービタ回路3は
更に保持回路3a1 パルス検出回路3b、アンド回路
3c、パルス発生回路3d、オア回路3eから構成され
ている。保持回路3aは前位の装置からトークンパルス
が供給され友とき、そのパルスの前方エツジでアクセス
族ft4から供給されるアクセス要求信号をラッチし、
アクセス要求信号が供給されなくなった時にそのラッチ
金解除するようになっており、リセット機能ケ有するD
形フリップ70ツブ等で構成される。
The figure is a block diagram showing an entire dormitory embodiment of the present invention. In the figure, 11 to 1n are devices that share common resources, and 2
is a shared resource. The equipment 1t to 1n is composed of a ring arbiter circuit 3, a shared resource 2t, and an access device 4 for accessing the shared resource 2t. The ring arbiter circuit 3 further includes a holding circuit 3a1, a pulse detection circuit 3b, an AND circuit 3c, a pulse generation circuit 3d, and an OR circuit 3e. When a token pulse is supplied from the preceding device, the holding circuit 3a latches the access request signal supplied from the access group ft4 at the front edge of the pulse, and
The latch is released when the access request signal is no longer supplied, and the D has a reset function.
It consists of 70 shape flips and other parts.

パルス検出回路3bは保持回路3aの出力信号がアクテ
ィブの時、イネーブルとなり、前位装置から供給される
トークンパルスが一定時間T以上継続する時、出力信号
全送出する工うになっている。
The pulse detection circuit 3b is enabled when the output signal of the holding circuit 3a is active, and when the token pulse supplied from the preceding device continues for a certain period of time T or more, the entire output signal is sent out.

アンド回路3cは保持回路3a の出力が非アクティブ
の時、すなわちアクセス要求の発生していない時、前位
装置からのトークンパルス全そのまま出力し、保持回路
3aの出力信号がアクティブの時、供給されているトー
クンパルス全送出りないようになっている。パルス発生
回路3d はパルス検出回路3bの出力信号がアクティ
ブになった時にイネーブルとなり、保持回路3aの出力
信号が非アクティブになつ次時に一定時間T以上のトー
クンパルスtl−発生するようになっている。
The AND circuit 3c outputs all the token pulses from the previous device as they are when the output of the holding circuit 3a is inactive, that is, when no access request is generated, and when the output signal of the holding circuit 3a is active, the AND circuit 3c outputs all the token pulses as they are. All token pulses are not sent out. The pulse generation circuit 3d is enabled when the output signal of the pulse detection circuit 3b becomes active, and generates a token pulse tl- for a certain period of time T or more the next time the output signal of the holding circuit 3a becomes inactive. .

なお装置11〜装置1nのうち、決められた1つの装置
は、システム初期設定時、無条件にトークンパルスを送
出する工うになっている。
Note that one of the devices 11 to 1n is configured to unconditionally send out a token pulse at the time of system initialization.

この工うに構成された装置の動作は次の通りである。先
ず、システム初期設定時は装置11〜1nのいずれか1
つからトークンパルスが送出されるので、今、装置13
からトークンパルスが送出されたとする。装fllli
14から共有資源2のアクセスが行なわれていない時、
保持回路3aの出力鉱非アクティブとなっているので、
装置13からアンド回路3Cに供給されタトークンパル
スはアンド回路3cお工びオア回路3e lr介して装
置14に供給される。この時、装fit 14でトーク
ンパルスが遅れる時間はアンド回路3Cお工びオア回路
3eの伝播遅延時間だけであるから、従来のように1ク
ロック分の時間に比べると数桁少ない遅延時間となる。
The operation of the device constructed in this way is as follows. First, when initializing the system, any one of the devices 11 to 1n
Since the token pulse is sent from device 13,
Suppose that a token pulse is sent from . Fully equipped
When shared resource 2 is not accessed from 14,
Since the output of the holding circuit 3a is inactive,
The token pulse supplied from the device 13 to the AND circuit 3C is supplied to the device 14 via the AND circuit 3c and the OR circuit 3e-lr. At this time, the time that the token pulse is delayed in the fit 14 is only the propagation delay time of the AND circuit 3C and the OR circuit 3e, so the delay time is several orders of magnitude smaller than the conventional one clock time. .

そして、どの装置も共有資源をアクセスしていない時、
このトークンパルスは装置11〜1nで構成されるリン
グ内金循環する。
And when no device is accessing the shared resource,
This token pulse circulates within a ring composed of devices 11-1n.

次に装fit 14から共有資源2のアクセスを開始す
ると、アクセス装置4から保持回路3a にアクセス信
号が供給される。そして、装置13からト−クンパルス
が供給された時、そのトークンパルスノ前方!ツジによ
ってアクセス信号が保持回路3あてラッチされ、その出
力信号はアクティブになる。このことによってパルス検
出回路3bはイネーブル状態となり、時間T以上継続す
るトークンパルス全検出してアクティブな信号をアクセ
ス装置4に供給するので、アクセス装置4は共有資源2
のアクセスを行なう。
Next, when the device 14 starts accessing the shared resource 2, an access signal is supplied from the access device 4 to the holding circuit 3a. Then, when the token pulse is supplied from the device 13, the front of the token pulse! The access signal is latched by the holding circuit 3, and its output signal becomes active. As a result, the pulse detection circuit 3b becomes enabled and detects all token pulses that last for a period of time T or more and supplies an active signal to the access device 4, so that the access device 4
access.

装置14において共有資源のアクセスが終了すると、ア
クセス装置4から保持回路3a に供給さnていたアク
セス信号が解除され、保持回路3aの出力信号が非アク
ティブとなるので、パルス検出回路3aが非イネーブル
状態となり、その出力信号も非アクティブとなる。この
ことによってパルス発生回路3dは時間T以上継続する
トークンパルスを送出するので、このトークンパルスが
オア回路3゜全弁してリング内に出力される。そして、
装置14以外は今まで共通資源のアクセスを禁止されて
いたものが、トークンパルスが供給されることによって
アクセス可能となる。
When access to the shared resource is completed in the device 14, the access signal supplied from the access device 4 to the holding circuit 3a is released and the output signal of the holding circuit 3a becomes inactive, so the pulse detection circuit 3a is disabled. state, and its output signal also becomes inactive. As a result, the pulse generating circuit 3d sends out a token pulse that lasts for a period of time T or more, so that this token pulse is outputted into the ring through the OR circuit 3°. and,
Those other than the device 14, which until now have been prohibited from accessing the common resource, can now access it by being supplied with the token pulse.

保持回路3aはアクセス信号とトークンパルスが供給さ
れてもアクセス信号全ラッチするた、めの動作時間tt
iする。この時間りは保持回路3a内の伝播遅延時間で
める〃・ら非常に短かいが、その間は保持回路3aの出
力は非アクティブとなっており、この間はアンド回路3
cに供給されているトークン信号が出力されてしまうの
で、このトークン信号はオア回路38′に介してリング
内に出力される。しかし、この信号は時間tでめクパル
ス検出回路3bの検出時間Tエフも十分短かいので、後
位の装置のパルス検出回路3b で検出さnることはな
い。このため、1つの装置で共M資源?アクセスしてい
る時、他の装置は共有資源のアクセス全禁止される。
The holding circuit 3a has an operating time tt to latch all access signals even if the access signal and token pulse are supplied.
i do Although this time period is determined by the propagation delay time within the holding circuit 3a, it is very short, but during this time the output of the holding circuit 3a is inactive, and during this time the output of the AND circuit 3a is inactive.
Since the token signal supplied to c is outputted, this token signal is outputted into the ring via the OR circuit 38'. However, this signal is not detected by the pulse detection circuit 3b of the subsequent device because the detection time Tf of the pulse detection circuit 3b is sufficiently short at time t. For this reason, can one device share M resources? While accessing, other devices are completely prohibited from accessing the shared resource.

〔発明の効果〕〔Effect of the invention〕

以上説明し次工うにこの発明は、共有資源をアクセスし
ていない時、各装置は供給されたトークンパルス金その
まま出力する工うにしたので、各装置内でトークンパル
スが遅れる時間は伝播遅延時間だけとなり、接続される
装置数が多くなってもアクセス権の移動に要する時間の
増加は無視できるほど小さなものとなるという効果を有
する。
As explained above, in this invention, when the shared resource is not being accessed, each device outputs the supplied token pulse money as it is, so the time that the token pulse is delayed within each device is equal to the propagation delay time. This has the effect that even if the number of connected devices increases, the increase in time required to transfer access rights is negligible.

【図面の簡単な説明】[Brief explanation of drawings]

図はこの発明の一実施例を示すブロック図である。 11〜1n ・・・・装置、2・・・・共有資源、3・
seeリングアービタ回路、4・・・・アクセス装置。
The figure is a block diagram showing one embodiment of the present invention. 11-1n...device, 2...shared resource, 3...
see ring arbiter circuit, 4... access device.

Claims (1)

【特許請求の範囲】[Claims] 複数の装置とそれらの装置で共用する共有資源があり、
共有資源のアクセス権を有するトークンパルスを送受信
するための機能をリング状に接続したリングアービタ回
路において、共有資源のアクセスを行なつていない時は
供給されたトークンパルスを処理せずに隣接する次順位
の装置に送出する手段と、共有資源のアクセスを行なう
時は隣接する次順位の装置へのトークンパルスの送出を
禁止する手段とを有することを特徴とするリングアービ
タ回路。
There are multiple devices and shared resources shared by those devices.
In a ring arbiter circuit in which functions for transmitting and receiving token pulses having access rights to a shared resource are connected in a ring, when the shared resource is not being accessed, the supplied token pulse is not processed and the adjacent next 1. A ring arbiter circuit comprising means for sending a token pulse to a device in a higher order, and means for prohibiting sending a token pulse to an adjacent device in a next order when accessing a shared resource.
JP5860885A 1985-03-25 1985-03-25 Ring arbiter circuit Pending JPS61217862A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5860885A JPS61217862A (en) 1985-03-25 1985-03-25 Ring arbiter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5860885A JPS61217862A (en) 1985-03-25 1985-03-25 Ring arbiter circuit

Publications (1)

Publication Number Publication Date
JPS61217862A true JPS61217862A (en) 1986-09-27

Family

ID=13089239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5860885A Pending JPS61217862A (en) 1985-03-25 1985-03-25 Ring arbiter circuit

Country Status (1)

Country Link
JP (1) JPS61217862A (en)

Similar Documents

Publication Publication Date Title
RU2110838C1 (en) Device for optimization of universal bus access during direct memory access data transmission
CA1145004A (en) Data processing apparatus with serial and parallel priority
JPS5936772B2 (en) data processing system
US5373204A (en) Self-timed clocking transfer control circuit
EP0358715B1 (en) Interrupting node for providing interrupt requests to a pended bus
JPS61500512A (en) Improved access arbitration scheme
CA1306068C (en) Apparatus and method for servicing interrupts utilizing a pended bus
EP0358716A1 (en) Node for servicing interrupt request messages on a pended bus.
JP2007058881A (en) Method and apparatus for determining status of shared resource
JPH02253464A (en) Programmable data transfer timing
US3924241A (en) Memory cycle initiation in response to the presence of the memory address
US5713025A (en) Asynchronous arbiter using multiple arbiter elements to enhance speed
US5353414A (en) Bus lock control apparatus capable of controlling without stopping bus arbiters
US5442658A (en) Synchronization apparatus for a synchronous data processing system
US3576542A (en) Priority circuit
JPS61217862A (en) Ring arbiter circuit
US7162557B2 (en) Competition arbitration system
JP2744724B2 (en) Packet collection circuit in data flow type system
GB2060960A (en) Data processing apparatus with parallel encoded priority
US4894769A (en) Increased bandwith for multi-processor access of a common resource
US4241419A (en) Asynchronous digital data transmission system
US4773037A (en) Increased bandwidth for multi-processor access of a common resource
JP2502030B2 (en) Synchronizer for a synchronous data processing system.
US6073200A (en) System having processor monitoring capability of an integrated circuits buried, internal bus for use with a plurality of internal masters and a method therefor
JPH01302459A (en) High-speed synchronous system data transferring system