JPS61210407A - Abnormal detecting system for high voltage electric power source device - Google Patents

Abnormal detecting system for high voltage electric power source device

Info

Publication number
JPS61210407A
JPS61210407A JP5054785A JP5054785A JPS61210407A JP S61210407 A JPS61210407 A JP S61210407A JP 5054785 A JP5054785 A JP 5054785A JP 5054785 A JP5054785 A JP 5054785A JP S61210407 A JPS61210407 A JP S61210407A
Authority
JP
Japan
Prior art keywords
signal
output
voltage
high voltage
scope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5054785A
Other languages
Japanese (ja)
Inventor
Tadahiro Eda
江田 忠弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5054785A priority Critical patent/JPS61210407A/en
Publication of JPS61210407A publication Critical patent/JPS61210407A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To discriminate an abnormal condition without fail by judging that the abnormality occurs when the normal scope of the output power is set and the detected output power exceeds the setting scope. CONSTITUTION:When a high voltage power source enters the prescribed scope and a signal V1 is located at the scope from a graphic display VR1 to a VR2, an output signal DE of a window comparator 12 is an L level at the timing at which a timing signal TM is raised, and therefore, a signal OE goes to the L level and the usual control is executed. On the other hand, the power of the high voltage power source is not sufficiently outputted and an current signal Id does not go to be the prescribed value or above, the signal V1 is not located at the scope from the VR1 to the VR2, and therefore, the signal DE goes to be a H level and the signal OE rises to the H level. Thus, a control circuit 4 limits or stops the output, and it is discriminated at the main body control part that the abnormality occurs at a charger 101 part. When the over-load condition is obtained and the output goes to be an overcurrent, the abnormality is also discriminated.

Description

【発明の詳細な説明】 [技術分野] 本発明は、複写機の高圧発生部等の異常を検出する高圧
電源装置の異常検出方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to an abnormality detection method for a high-voltage power supply device that detects an abnormality in a high-voltage generating section or the like of a copying machine.

[従来技術] 複写機等、高圧電源を備えている機器では、その高圧電
源の状態を監視して、高圧使用部分が異常になった場合
を判別している。
[Prior Art] In devices equipped with a high-voltage power supply, such as a copying machine, the state of the high-voltage power supply is monitored to determine when a part using high voltage becomes abnormal.

複写機を例にとると、高圧部に人間が手を触れたり、出
力がアースに接触して短絡事故を生じた場合、高圧部例
えばチャージャが間欠異常放電したり連続異常放電し、
その状態が続いている場合、あるいは、チャージャの放
電電極である細線が断線して無負荷または短絡状態にな
った場合、チャージャブロックの絶縁性が低下してリー
ク電流が増加した場合、さらには、転写紙があるいはそ
の切片がチャージャに侵入した状態の場合、および、チ
ャージャに堆積している紙粉やトナーが湿気を帯びてい
るような場合である。
Taking a copying machine as an example, if a person touches a high-voltage part or the output contacts the ground, causing a short circuit, the high-voltage part, such as the charger, may experience intermittent or continuous abnormal discharge.
If this condition continues, or if the thin wire that is the discharge electrode of the charger is disconnected and becomes a no-load or short-circuit condition, if the insulation of the charger block deteriorates and leakage current increases, or furthermore, This is the case when the transfer paper or a piece of the transfer paper has entered the charger, or when the paper dust or toner accumulated in the charger is moist.

従来は、かかる各種の異常に対処するために、定電圧制
御のものでは過電流を検出し、定電流制御のものでは過
電圧を検出して出力を制限したり遮断して事故を未然に
防止している。さらには、高電圧電源の出力抵抗を大き
くするとともに電源出力と負荷の間に抵抗を接続して無
負荷時に電源が破壊されないようにしたり、あるいは1
、出力電流が所定の短時間異常設定値を越えるか1間欠
電流が所定値を越えかつ所定時間内にその頻度が所定値
を越えた場合に出力を制限するか遮断している。
Conventionally, in order to deal with such various abnormalities, constant voltage control types detect overcurrent, and constant current control types detect overvoltage and limit or cut off the output to prevent accidents. ing. Furthermore, it is possible to increase the output resistance of the high voltage power supply and connect a resistor between the power supply output and the load to prevent the power supply from being destroyed when there is no load.
The output is limited or cut off when the output current exceeds a predetermined short-time abnormal setting value or when the intermittent current exceeds a predetermined value and the frequency thereof exceeds a predetermined value within a predetermined time.

しかしながら、このような従来方式によっても、上述し
た異常のうち転写紙あるいはその切片がチャージャに侵
入している状態や、チャージャに堆積している紙粉やト
ナーが湿気を帯びている状態には対処できないという不
都合があった。
However, even with this conventional method, it is not possible to deal with the above-mentioned abnormalities such as transfer paper or pieces of it entering the charger, or situations where paper dust or toner accumulated in the charger is moist. The problem was that I couldn't do it.

[目的] 本発明は、上述した従来技術の不都合を解消するために
なされたものであり、異常状態を確実に判別できる高圧
電源装置の異常検出方式を提供することを目的としてい
る。
[Objective] The present invention has been made to solve the above-mentioned disadvantages of the conventional technology, and an object of the present invention is to provide an abnormality detection method for a high-voltage power supply device that can reliably determine an abnormal state.

[構成] 本発明は、この目的を達成するために、出力電力の正常
な範囲を設定しておき、検出した出力電力がこの設定し
た範囲を越えた場合に異常が発生したと判断している。
[Configuration] In order to achieve this objective, the present invention sets a normal range of output power, and determines that an abnormality has occurred when the detected output power exceeds this set range. .

以下、添付図面を参照しながら本発明の実施例を詳細に
説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図は、本発明の一実施例にかかる高圧電源装置を示
している。この実施例は、複写機において感光体100
を帯電するチャージャ(スコロトロン)101を駆動す
る装置である。
FIG. 1 shows a high voltage power supply device according to an embodiment of the present invention. In this embodiment, a photoreceptor 100 is used in a copying machine.
This is a device that drives a charger (scorotron) 101 that charges .

同図において、トランス1の1次側回路は、直流電源2
が接続されている1次側巻線1aをスイッチングするメ
イントランジスタ3と、このメイントランジスタ3を駆
動して出力を定電圧制御する制御回路4からなる。
In the same figure, the primary side circuit of transformer 1 is
It consists of a main transistor 3 that switches the primary winding 1a to which is connected, and a control circuit 4 that drives the main transistor 3 and controls the output at a constant voltage.

トランス1の2次側回路は、2次側巻線1bに生じた電
圧を整流するダイオード5、その整流出力を平滑する平
滑コンデンサ6、出力電圧を検出する分圧抵抗7,8、
出力抵抗9.コンデンサと抵抗からなるフィルタlOか
ら構成されており、分圧抵抗7゜8による分圧信号Vd
およびフィルタ10から出力される電流信号(帰還電流
)Idは、それぞれ制御回路4にフィードバックされる
。これにより、制御回路4は、分圧信号Vdが所定値に
なるようにメイントランジスタ3のデユーティ−を制御
し、その結果、出力電圧が設定値に制御される。また、
制御回路4は電流信号1dの状態を監視している。
The secondary circuit of the transformer 1 includes a diode 5 that rectifies the voltage generated in the secondary winding 1b, a smoothing capacitor 6 that smoothes the rectified output, voltage dividing resistors 7 and 8 that detects the output voltage,
Output resistance9. It consists of a filter lO consisting of a capacitor and a resistor, and a voltage dividing signal Vd is generated by a voltage dividing resistor 7°8.
The current signal (feedback current) Id output from the filter 10 is fed back to the control circuit 4, respectively. Thereby, the control circuit 4 controls the duty of the main transistor 3 so that the divided voltage signal Vd becomes a predetermined value, and as a result, the output voltage is controlled to the set value. Also,
The control circuit 4 monitors the state of the current signal 1d.

また、電流信号Idは、ボルテージフォロワ回路11に
よって電圧信号v1に変換され、この電圧信号v1は、
ウィンドコンパレータ12に加えられる。
Further, the current signal Id is converted into a voltage signal v1 by the voltage follower circuit 11, and this voltage signal v1 is
added to the window comparator 12.

ウィンドコンパレータ12は、入力抵抗12a、12b
、演算増幅器12c、12d、上限値VRIと下限値V
R2をそれぞれ設定する基準電圧設定器12e、12f
、および、演算増幅器12c、12dの出力の論理和回
路を構成するダイオード12g、12hから構成されて
おり、入力される電圧信号v1が、基準電圧設定器12
g、12fで設定されている範囲(VRI−VB2)を
越えるとその出力信号OEを論理IKレベルに立ち上げ
る。
The window comparator 12 has input resistors 12a and 12b.
, operational amplifiers 12c and 12d, upper limit value VRI and lower limit value V
Reference voltage setters 12e and 12f that respectively set R2
, and diodes 12g and 12h forming an OR circuit of the outputs of the operational amplifiers 12c and 12d.
When the range (VRI-VB2) set by g and 12f is exceeded, the output signal OE is raised to the logic IK level.

このウィンドコンパレータ12の出力信号DBは。The output signal DB of this window comparator 12 is.

アンド回路13の一入力端に加えられており、したがっ
て、複写機の本体制御部(図示時)からアンド回路13
の他入力端に加えられているタイミング信号TMが立ち
上げられてこのアンド回路13が動作可能になると、そ
の信号DHが信号ODEとして制御回路4および本体制
御部に出力される。
The AND circuit 13 is connected to one input terminal of the AND circuit 13.
When the timing signal TM applied to the other input terminal rises and the AND circuit 13 becomes operational, the signal DH is outputted as the signal ODE to the control circuit 4 and the main body control section.

また、制御回路4は本体制御部から点灯指令信号Doが
出力されてスイッチ14がオンするとメイントランジス
タ3の駆動制御を開始し、さらに、信号OEが立ち上げ
られると強制的に出力電圧を所定の低い電圧にまで低下
させる。
Further, when the lighting command signal Do is output from the main body control section and the switch 14 is turned on, the control circuit 4 starts driving control of the main transistor 3, and further, when the signal OE is raised, the output voltage is forcibly set to a predetermined value. reduce the voltage to a low level.

なお、この実施例では電流信号Idが所定の範囲内にあ
るかどうかを判別しているが、制御回路4が定電圧制御
していることを考えると、出力電力が所定の範囲にある
かどうかを判別していることに等しい。
In this embodiment, it is determined whether the current signal Id is within a predetermined range, but considering that the control circuit 4 performs constant voltage control, it is determined whether the output power is within a predetermined range. This is equivalent to determining the .

以上の構成で1本体制御部は第2図(a)に示したよう
に点灯制御信号DOを所定のタイミングで立ち上げると
ともに、同図(b)に示したようにタイミング信号TM
を出力する。この場合1点灯制御信号00が立ち上げら
れて制御回路4が作動を開始し、メイントランジスタ3
のオンオフ駆動が開始されてから実際に高圧電源が発生
するまでの間に若干の時間遅れがあるので、タイミング
信号TMは点灯制御信号Doよりも少し遅れて立ち上げ
られる。
With the above configuration, the main body controller 1 raises the lighting control signal DO at a predetermined timing as shown in FIG. 2(a), and also raises the timing signal TM as shown in FIG. 2(b).
Output. In this case, the 1 lighting control signal 00 is raised, the control circuit 4 starts operating, and the main transistor 3
Since there is a slight time delay between the start of on/off driving and the actual generation of the high-voltage power supply, the timing signal TM rises a little later than the lighting control signal Do.

したがって、高圧電源が所定の範囲に入っていて、同図
(c)に部分P1として示したように信号v1がVRI
からVB2の範囲にある場合には、タイミング信号TM
が立ち上げられるタイミングでは、ウィンドコンパレー
タ12の出力信号1)Eは論理しレベルなので信号OE
が論理Lレベルになり(同図(d)参照)通常の制御が
なされる。
Therefore, when the high voltage power supply is within a predetermined range, the signal v1 is within the VRI as shown as part P1 in FIG.
to VB2, the timing signal TM
At the timing when OE rises, the output signal 1)E of the window comparator 12 is at a logic level, so the signal OE
becomes the logic L level (see (d) in the same figure), and normal control is performed.

一方、高圧電源の電力が充分に出力されず、電流信号I
dが所定値以上にならない場合、信号v1は部分P2に
示したようにVRIからVH2の範囲にないので、ウィ
ンドコンパレータ12の出力信号DHが論理Hレベルに
なり、したがって、タイミング信号TMが立ち上げられ
たタイミングで信号OEが論理Hレベルに立ち上がる。
On the other hand, the high voltage power supply does not output enough power, and the current signal I
If d does not exceed the predetermined value, the signal v1 is not within the range from VRI to VH2 as shown in part P2, so the output signal DH of the window comparator 12 becomes a logic H level, and therefore the timing signal TM rises. The signal OE rises to the logic H level at the timing determined by the signal.

これによって、制御回路4は出力を制限あるいは停止す
るとともに、チャージャ101部分に異常を生じている
ことが本体制御部に判別される。
As a result, the control circuit 4 limits or stops the output, and the main body control unit determines that an abnormality has occurred in the charger 101 portion.

なお、過負荷状態になって出力が過電流状態になった場
合には、信号v1が所定の範囲よりも大きくなるので、
上述と同様にして異常検出がなされる。
Note that when an overload condition occurs and the output becomes an overcurrent condition, the signal v1 becomes larger than the predetermined range, so
Abnormality detection is performed in the same manner as described above.

このようにして、出力電力が所定の範囲を逸脱すると、
異常として制御回路および本体制御部に判別され、制御
回路によって高圧電源の出力が制限あるいは停止される
とともに、高圧部分に異常が生じていることが本体制御
部によって判別され、所定の処置(例えば複写プロセス
の停止)がなされる。
In this way, if the output power deviates from the predetermined range,
This is determined by the control circuit and main unit control unit as an abnormality, and the control circuit limits or stops the output of the high voltage power supply, and the main unit control unit determines that an abnormality has occurred in the high voltage section, and takes predetermined measures (for example, copying (stopping the process).

第3図は1本発明の他の実施例を示している。FIG. 3 shows another embodiment of the invention.

この実施例では、高圧出力の電圧情報と電流情報を検出
してそれらに基づいて電力情報を演算し、この演算結果
が所定の範囲しこあるかどうかを判別している。なお、
同図において第1図と同一部分には同一符号を付してそ
の説明を省略する。
In this embodiment, voltage information and current information of high-voltage output are detected, power information is calculated based on them, and it is determined whether the calculation result is within a predetermined range. In addition,
In this figure, the same parts as in FIG. 1 are given the same reference numerals, and their explanation will be omitted.

図において、電圧信号Vdおよび電流信号Idは乗算回
路20に印加されて乗算され、その結果が、電力検出信
号Pdとしてウィンドコンパレータ12に出力される。
In the figure, voltage signal Vd and current signal Id are applied to multiplication circuit 20 and multiplied, and the result is output to window comparator 12 as power detection signal Pd.

この乗算回路20は、アナログ掛算器20a、演算増幅
器20b、および、抵抗20c、20d、20e、20
f、20g。
This multiplier circuit 20 includes an analog multiplier 20a, an operational amplifier 20b, and resistors 20c, 20d, 20e, 20
f, 20g.

20h 、 20i 、 20j 、 20kからなり
、抵抗20にの抵抗値はROに、抵抗20c 、 20
d 、 20i 、 20jの抵抗値はR1に、および
、抵抗20e 、 20f 、 20g 、 20hの
抵抗値はR2にそれぞれ設定されている。このとき、出
力信号である電力検出信号Pdは、入力信号である電流
信号1dおよび電圧信号Vdによって1次式のようにあ
られされる。
It consists of 20h, 20i, 20j, 20k, and the resistance value of resistor 20 is RO, and the resistance value of resistor 20c, 20
The resistance values of resistors d, 20i, and 20j are set to R1, and the resistance values of resistors 20e, 20f, 20g, and 20h are set to R2. At this time, the power detection signal Pd, which is the output signal, is generated by the current signal 1d and the voltage signal Vd, which are the input signals, according to a linear equation.

Pd=(Vd申Id)/10 また、ウィンドコンパレータ12の設定範囲は、この電
力検出信号Pdの設定出力(定格出力)の許容範囲に設
定されている6例えば複写機の場合、許容電力範囲は、
定格電力の±40%程度に設定されるので、ウィンドコ
ンパレータ12の設定範囲もこれに対応して設定する。
Pd=(VdId)/10 Furthermore, the setting range of the window comparator 12 is set to the allowable range of the set output (rated output) of this power detection signal Pd.6 For example, in the case of a copying machine, the allowable power range is ,
Since it is set to approximately ±40% of the rated power, the setting range of the window comparator 12 is also set accordingly.

なお、この実施例の動作は上述した実施例と同じなので
、その説明を省略する。
Note that since the operation of this embodiment is the same as that of the above-mentioned embodiment, the explanation thereof will be omitted.

第4図は1本発明のさらに他の実施例を示している。こ
の実施例では、制御回路4は出力電源を定電流制御して
おり、その主要部を構成するLSI装[!4aにTex
as Instruments社製造のTl2O3なる
半導体装置を用いている。なお、同図において第1図と
同一の部分には同で符号を付してその説明を省略する。
FIG. 4 shows yet another embodiment of the present invention. In this embodiment, the control circuit 4 controls the output power supply with a constant current, and the LSI device [! Tex to 4a
A semiconductor device called Tl2O3 manufactured by AS Instruments is used. In this figure, the same parts as in FIG. 1 are given the same reference numerals, and their explanations will be omitted.

同図において、電圧信号Vdはウィンドコンパレータ1
2に入力されて、その値の範囲が所定値を越えているか
どうか判別される。また、電流信号Idは、制御回路4
に直接出力されて所定値からの誤差が検出され、その検
出値に対応してメイントランジスタ3のデユーティ−が
制御され、その結果、出力電流が所定値に制御される。
In the figure, the voltage signal Vd is applied to the window comparator 1.
2, and it is determined whether the range of the value exceeds a predetermined value. Further, the current signal Id is the control circuit 4
An error from a predetermined value is detected, and the duty of the main transistor 3 is controlled in accordance with the detected value, and as a result, the output current is controlled to a predetermined value.

また、制御回路4は、信号OEが立ち上げられると出力
を制限あるいは停止して、事故発生を未然に防止する。
Furthermore, when the signal OE is raised, the control circuit 4 limits or stops the output to prevent an accident from occurring.

第5図は、LSI装置!4aの内部機能ブロックを示し
ている。このLSI装置!4aは、基本的にPvM(ハ
ルス幅変調)によって、メイントランジスタ3を駆動す
る装置であり、その発振周波数は、鋸歯状波を発生する
発振器O8の端子RTに接続される抵抗の抵抗値および
端子CTに接続されるコンデンサの静電容量によって設
定される。
Figure 5 is an LSI device! 4a shows internal functional blocks. This LSI device! 4a is a device that basically drives the main transistor 3 by PvM (Hals width modulation), and its oscillation frequency is determined by the resistance value of the resistor connected to the terminal RT of the oscillator O8 that generates the sawtooth wave and the terminal It is set by the capacitance of the capacitor connected to CT.

この発振器O8の出力は、端子DTから印加されるデッ
ドタイム設定電圧がその比較久方端に加わりデッドタイ
ムを設定するコンパレータCP1、および、2つの誤差
増幅器OA1.OA2の出力が比較入カ端に印加されて
いるコンパレータCP2の基準入力端に、それぞれ印加
されている。
The output of this oscillator O8 is connected to a comparator CP1, in which a dead time setting voltage applied from a terminal DT is added to the comparison terminal to set the dead time, and two error amplifiers OA1. The output of OA2 is applied to the reference input terminal of comparator CP2, which is applied to the comparison input terminal.

なお、端子IVI、IV2ニは誤差増幅器OAI、OA
2の反転入力端が、端子NII、NI2には非反転入力
端がそれぞれ接続されており、また、誤差増幅器OAI
Note that terminals IVI and IV2 are error amplifiers OAI and OA.
The inverting input terminal of the terminal 2 is connected to the terminal NII, and the non-inverting input terminal is connected to the terminal NI2, respectively, and the error amplifier OAI
.

OA2の出力端は端子FBに接続されて外部に引き出さ
れている。したがって、外付回路により、誤差増幅器O
AI、OA2には任意の特性が付与される。
The output end of OA2 is connected to terminal FB and drawn out to the outside. Therefore, by using an external circuit, the error amplifier O
Arbitrary characteristics are assigned to AI and OA2.

そして、これらのコンパレータCPI、CP2の出力が
オア回路ORを介してステアリングフリップフロップF
Fのトリガ入力端および出力トランジスタQl。
The outputs of these comparators CPI and CP2 are then sent to the steering flip-flop F via an OR circuit OR.
Trigger input terminal of F and output transistor Ql.

Q2を駆動するノア回路NRI、NR2の一端に入力さ
れている。
It is input to one end of the NOR circuits NRI and NR2 that drive Q2.

ステアリングフリップフロップFFの出力は、一端に入
力端OCから入力される信号が加えられているアンド回
路ADI、AD2の他端に加えられ、これらのアンド回
路ADI、AD2の出力がノア回路NRI、NR2の他
端に印加されている。
The output of the steering flip-flop FF is applied to one end of the AND circuit ADI, AD2, to which the signal input from the input terminal OC is applied, and the output of these AND circuits ADI, AD2 is applied to the NOR circuit NRI, NR2. is applied to the other end.

また、このTl2O3は基準電圧発生器RVを内蔵して
おり、端子Vccに入力された電圧を安定化して基準電
圧を発生し、内部回路に供給するとともに端子Vrから
外部に出力する。なお、端子GNDは外部接地端子であ
り、また、端子CI、C2には出力トランジスタQl、
Q2のコレクタが、端子El、E2にはエミッタがそれ
ぞれ接続されている。
Further, this Tl2O3 has a built-in reference voltage generator RV, which stabilizes the voltage input to the terminal Vcc to generate a reference voltage, supplies it to the internal circuit, and outputs it to the outside from the terminal Vr. Note that the terminal GND is an external ground terminal, and the terminals CI and C2 have output transistors Ql and
The collector of Q2 is connected to the terminals El and E2, respectively, to the emitter.

したがって、発振器O5から例えば第6図(a)に示し
たような鋸歯状波SOが出力されているときに、コンパ
レータCP2の比較入力として信号Slが印加されてい
ると、出力トランジスタQl、Q2は、それぞれ同図(
b) 、 (c)に示したようにオンオフ作動する。
Therefore, when the oscillator O5 is outputting a sawtooth wave SO as shown in FIG. 6(a), and the signal Sl is applied as the comparison input of the comparator CP2, the output transistors Ql and Q2 are , respectively in the same figure (
b) It operates on and off as shown in (c).

このようにして、LSI装置4aによってメイントラン
ジスタ3がオンオフ駆動され、出力電流が定格値から所
定の許容範囲に入るように制御されるとともに、信号O
Hが立ち上げられるとメイントランジスタ3のデユーテ
ィ−を0に落とし、高圧電源の出力を停止する。
In this way, the main transistor 3 is turned on and off by the LSI device 4a, the output current is controlled to fall within a predetermined tolerance range from the rated value, and the signal O
When H is raised, the duty of the main transistor 3 is reduced to 0, and the output of the high voltage power supply is stopped.

以上のようにして、高圧電源の出力電力が定格値から所
定の許容範囲内にない場合は、高圧部になんらかの異常
が発生していると判別し、高圧電源の出力を制限あるい
は停止しているので、従来異常として判別できなかった
事象についても確実に検出動作でき、装置の信頼性を向
上することができる。
As described above, if the output power of the high voltage power supply is not within the specified tolerance range from the rated value, it is determined that some kind of abnormality has occurred in the high voltage section, and the output of the high voltage power supply is restricted or stopped. Therefore, it is possible to reliably detect events that could not be determined as abnormalities in the past, and improve the reliability of the device.

なお、上述の実施例では、アナログ回路によって高圧電
源の出力電力を判別しているが、判別装置としてはこれ
に限ることはなく、例えば、検出信号をアナログ/デジ
タル変換器によってデジタル信号に変換し、マイクロコ
ンピュータによる演算処理で出力電力の判別を行なうこ
とができる。
In the above embodiment, the output power of the high-voltage power supply is determined by an analog circuit, but the determination device is not limited to this. For example, the detection signal may be converted into a digital signal by an analog/digital converter. , output power can be determined by arithmetic processing by a microcomputer.

[効果] 以上説明したように1本発明によれば、出力電力の正常
な範囲を設定しておき、検出した出力電力がこの設定し
た範囲を越えた場合に異常が発生したと判断しているの
で、異常状態を確実に判別できるという利点を得る。
[Effects] As explained above, according to the present invention, a normal range of output power is set, and when the detected output power exceeds this set range, it is determined that an abnormality has occurred. Therefore, there is an advantage that an abnormal state can be reliably determined.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例にかかる装置を示した回路図
、第2図(a)〜(d)は第1図に示した装置の動作を
説明するための波形図、第3図は本発明の他の実施例に
かかる装置を示した回路図、第4図は本発明のさらに他
の実施例にかかる装置を示した回路図、第5図は第4図
に示した装置の制御回路を構成するLSI装置の一例を
示したブロック図、第6図(a)〜(c)は第5図に示
したLSI装置の動作を説明するための波形図である。 l・・・トランス、4・・・制御回路、4a・・・LS
I装置、1.8・・・分圧抵抗、lO・・・フィルタ、
11・・・ボルテージフォロワ回路、12・・・ウィン
ドコンパレータ。 13・・・アンド回路、14・・・スイッチ、2o・・
・乗算回路。
FIG. 1 is a circuit diagram showing a device according to an embodiment of the present invention, FIGS. 2(a) to (d) are waveform diagrams for explaining the operation of the device shown in FIG. 1, and FIG. is a circuit diagram showing a device according to another embodiment of the present invention, FIG. 4 is a circuit diagram showing a device according to still another embodiment of the present invention, and FIG. A block diagram showing an example of an LSI device constituting a control circuit, and FIGS. 6(a) to 6(c) are waveform diagrams for explaining the operation of the LSI device shown in FIG. l...Transformer, 4...Control circuit, 4a...LS
I device, 1.8... voltage dividing resistor, lO... filter,
11... Voltage follower circuit, 12... Window comparator. 13...AND circuit, 14...switch, 2o...
・Multiplication circuit.

Claims (1)

【特許請求の範囲】[Claims] 出力電圧あるいは出力電流を所定値に制御する高圧電源
装置の異常検出方式において、出力電力を検出する電力
検出手段と、上記電力検出手段の検出出力が所定の範囲
を越えたことを検出する検出手段を備え、上記検出手段
の出力により出力電圧あるいは出力電流を制限または停
止することを特徴とする高圧電源装置の異常検出方式。
In an abnormality detection method for a high-voltage power supply device that controls the output voltage or output current to a predetermined value, a power detection means for detecting output power and a detection means for detecting that the detected output of the power detection means exceeds a predetermined range. An abnormality detection method for a high-voltage power supply device, characterized in that the output voltage or output current is limited or stopped based on the output of the detection means.
JP5054785A 1985-03-15 1985-03-15 Abnormal detecting system for high voltage electric power source device Pending JPS61210407A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5054785A JPS61210407A (en) 1985-03-15 1985-03-15 Abnormal detecting system for high voltage electric power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5054785A JPS61210407A (en) 1985-03-15 1985-03-15 Abnormal detecting system for high voltage electric power source device

Publications (1)

Publication Number Publication Date
JPS61210407A true JPS61210407A (en) 1986-09-18

Family

ID=12862033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5054785A Pending JPS61210407A (en) 1985-03-15 1985-03-15 Abnormal detecting system for high voltage electric power source device

Country Status (1)

Country Link
JP (1) JPS61210407A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215975A (en) * 1982-06-05 1983-12-15 Fuji Electric Co Ltd Inverter device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215975A (en) * 1982-06-05 1983-12-15 Fuji Electric Co Ltd Inverter device

Similar Documents

Publication Publication Date Title
US6037745A (en) Battery charger with monitor and protection circuits
US6175511B1 (en) Uninterruptable power supply
US9124184B2 (en) DC/DC converter
JPH0767328A (en) Power supply device for switching regulator
US4590533A (en) Overvoltage protective relay device
JPH0340719A (en) Protective device for power supply circuit
JP2000032743A (en) Power unit
JPH05276690A (en) Uninterruptible power source with current limiting function
JPS61210407A (en) Abnormal detecting system for high voltage electric power source device
JP3372914B2 (en) Switching power supply
EP1170852A2 (en) DC-DC converter, control circuit and monitor circuit and method for such converter, and electronic equipment
JPH10248252A (en) Charge device for capacitor
JP3493672B2 (en) Elevator inverter device
JPS6227004Y2 (en)
JPH01318543A (en) Dc-dc conversion type power circuit
JPH0519374B2 (en)
JP3215336B2 (en) Sensorless pump controller
JPH0723558A (en) Power supply
JPS6059915A (en) Defect current protecting device
JPH1042488A (en) Power supply
KR19980043816U (en) Uninterruptible power supply
JPH02193573A (en) Inverter device
JPS5814705Y2 (en) switching power supply circuit
JP2002354794A (en) Power converter circuit
JPH04138020A (en) Switching power supply circuit