JPS61208140A - Diagnostic control system - Google Patents
Diagnostic control systemInfo
- Publication number
- JPS61208140A JPS61208140A JP60048703A JP4870385A JPS61208140A JP S61208140 A JPS61208140 A JP S61208140A JP 60048703 A JP60048703 A JP 60048703A JP 4870385 A JP4870385 A JP 4870385A JP S61208140 A JPS61208140 A JP S61208140A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- scan
- chain
- functional block
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔概 要〕
本発明はシリアルスキャンイン・アウト機能を有するデ
ータ処理装置において、シリアルスキャン動作の対象を
エラーの発生した機能ブロックに限定して診断するため
に機能ブロックごとにスキャンチェインを分離する回路
を付加したものである。[Detailed Description of the Invention] [Summary] The present invention provides a data processing device having a serial scan-in/out function, in which a serial scan operation is performed for each functional block in order to limit the target to the functional block in which an error has occurred and perform diagnosis. A circuit is added to separate the scan chains.
本発明は、診断制御方式に関し、特に、中央処理部と、
該中央処理部により制御される複数のアダプタ部と、中
央処理部と各アダプタ部を診断するための監視装置とを
含み、中央処理部は各アダプタ部内の信号対象回路は、
シリアルスキャンイン・アウト可能なフリップフロップ
を含んで構成されたデータ処理装置における診断制御方
式に関する。The present invention relates to a diagnostic control system, and in particular, a central processing unit,
The central processing section includes a plurality of adapter sections controlled by the central processing section, and a monitoring device for diagnosing the central processing section and each adapter section.
The present invention relates to a diagnostic control method for a data processing device including a flip-flop capable of serial scan-in/out.
データ処理装置における診断手法の1つとしてシリアル
スキャンチェイン方式が多用されている。A serial scan chain method is often used as one of the diagnostic methods for data processing devices.
これは、装置内の各フリップフロップ等をシリアルに接
続する診断用ルートをもうけ、各フリップフロップを診
断時はシストレジスタ構成とし、このシフトレジスタ構
成の各フリップフロップに診断用データを送出し、障害
個所を探索しようとするものである。This creates a diagnostic route that serially connects each flip-flop in the device, configures each flip-flop as a shift register during diagnosis, and sends diagnostic data to each flip-flop in this shift register configuration. It is an attempt to explore the location.
そして、中央処理部と、該中央処理部により制御される
複数のアダプタ部を有するデータ処理装置において、従
来は、複数のアダプタ部の回路を1つのスキャンチェイ
ン単位として診断動作を行うようにしていた。Conventionally, in a data processing device having a central processing section and a plurality of adapter sections controlled by the central processing section, diagnostic operations were performed using the circuits of the plurality of adapter sections as one scan chain unit. .
上記したように、従来においては、エラーが発生すると
各アダプタ部全体の回路を1つのスキャンチェインとし
てスキャンイン・アウト動作するため、エラーに関係な
いアダプタ部までシフト動作するため処理時間が大とな
り、問題となっていた。As mentioned above, conventionally, when an error occurs, the entire circuit of each adapter section is scanned in and out as one scan chain, so the processing time is increased because the adapter sections not related to the error are also shifted. It was a problem.
また、1つのアダプタが複数の独立した機能を含んでい
て、その一部の機能にエラーを発生してもシステム動作
可能な場合であっても、診断のために全機能を停止して
スキャン動作を行なわなければならない欠点があった。In addition, even if one adapter includes multiple independent functions and the system can operate even if an error occurs in some of the functions, all functions will be stopped for diagnosis and scan operation will be performed. There was a drawback that it had to be done.
アダプタ部(4,5)と、上記中央処理部(1)と各ア
ダプタ部(4,5)を診断するための監視装置(2)と
を含み、上記中央処理部(1)と各アダプタ部(4,5
)内の診断対象回路は、シリアルスキャンイン・アウト
可能なスキャンフリップフロップを含んで構成されたデ
ータ処理装置において、上記診断対象回路を機能ブロッ
ク単位(20〜22)に分割し、該分割された機能ブロ
ック単位(20〜22)毎に、所定個所にチェイン識別
フリップフロップ(28〜30)を付加した独立にシリ
アルスキャン動作の可能なスキャンチェイン(25〜2
7)を設けるとともに
上記監視装置(2)から送出され、上記機能ブロック単
位(20〜22)内のスキャンチェイン(25〜27)
を選択するための外部指定選択信号(43)と、上記各
機能ブロック単位(20〜22)毎に生成されるエラー
検出信号(46)を用いて当該エラーを検出した機能ブ
ロック単位(20〜22)内のスキャンチェイン(25
〜27)を選択するための自己指定選択信号(44)と
にもとずいて、シリアルスキャン動作を実行すべきスキ
ャンチェイン(25〜27)を選択する回路(23)を
設けたことを特徴とする。It includes an adapter section (4, 5), a monitoring device (2) for diagnosing the central processing section (1) and each adapter section (4, 5), (4,5
) The circuit to be diagnosed is divided into functional block units (20 to 22) in a data processing device configured to include scan flip-flops capable of serial scan-in/out. Each functional block unit (20 to 22) has a scan chain (25 to 2
7) and sent from the monitoring device (2), scan chains (25 to 27) within the functional block units (20 to 22).
The function block unit (20 to 22) in which the error has been detected using the external designated selection signal (43) for selecting the function block unit (43) and the error detection signal (46) generated for each function block unit (20 to 22) ) in the scan chain (25
The present invention is characterized by being provided with a circuit (23) for selecting a scan chain (25-27) to perform a serial scan operation based on a self-specified selection signal (44) for selecting a serial scan operation (25-27). do.
本発明は、エラー発生時の診断を容易にするため、アダ
プタ内のシリアルスキャンフリッ゛プフロップを複数の
グループ(チェイン)に分割し、各グループのエラー検
出信号から自動的にエラーのリ、これにより、エラー発
生時の診断において、診断に要する時間の短縮と診断時
のシステム動作への影響を最小限に限定することができ
る。In order to facilitate diagnosis when an error occurs, the present invention divides the serial scan flip-flops in the adapter into multiple groups (chains), automatically detects errors from the error detection signal of each group, and thereby In diagnosing when an error occurs, it is possible to shorten the time required for diagnosis and to minimize the influence on system operation during diagnosis.
第2図は、本発明が通用されるシステムの1構成例を示
し、具体的には通信制御処理装置の構成例を示すもので
ある。FIG. 2 shows an example of the configuration of a system to which the present invention is applicable, and specifically shows an example of the configuration of a communication control processing device.
ヤネルアダプタ、6は回線対応部、7は制御部、8はス
キャン制御部、9はバス制御部、lOと11は回線制御
部#Q、#1.12はバス制御部、13と14はチャネ
ル制御部#O,#1.15は共通バス、16はシリアル
スキャンのインタフェースである。Yanel adapter, 6 is a line support section, 7 is a control section, 8 is a scan control section, 9 is a bus control section, 1O and 11 are line control sections #Q, #1.12 are bus control sections, 13 and 14 are channels Control units #O, #1.15 are common buses, and 16 is a serial scan interface.
第1図は、第2図図示のアダプタ4.5の1実施例の回
路ブロック図である。FIG. 1 is a circuit block diagram of one embodiment of the adapter 4.5 shown in FIG.
第1図において、20〜22は回路ブロック1〜n、2
3は制御回路、24はエンコード回路、25〜27はス
キャンチェイン、28〜30はチェイン識別フリップフ
ロップ、31〜33はエラー表示フリップフロップ、3
4〜37はマルチプレクサ(MPX)、38はスキャン
インデータ信号(線)、39はスキャンアウトデータ信
号(線)、40はスキャンモード信号(線)、41はシ
フトクロック信号(線)、42はグループセレクト信号
(線)、43はチェインセレクトグループ1信号(線)
、44はチェインセレクトグループ2信号(線)、45
は各ブロックセレクト信号(線)およびスキャン用シフ
トクロック信号(線)、46は各ブロックからのエラー
検出信号(線)である。In FIG. 1, 20-22 are circuit blocks 1-n, 2
3 is a control circuit, 24 is an encode circuit, 25-27 are scan chains, 28-30 are chain identification flip-flops, 31-33 are error display flip-flops, 3
4 to 37 are multiplexers (MPX), 38 is a scan-in data signal (line), 39 is a scan-out data signal (line), 40 is a scan mode signal (line), 41 is a shift clock signal (line), 42 is a group Select signal (line), 43 is chain select group 1 signal (line)
, 44 is chain select group 2 signal (line), 45
are each block select signal (line) and a shift clock signal for scanning (line), and 46 is an error detection signal (line) from each block.
第1図と第2図を対応させると、第2図における番号の
10.11,12.13.14等の各ブロックが第1図
における各機能ブロック(1〜n)20〜22に相当す
る。When Fig. 1 and Fig. 2 are made to correspond, each block numbered 10.11, 12.13.14, etc. in Fig. 2 corresponds to each functional block (1 to n) 20 to 22 in Fig. 1. .
第1図に示すように、本発明においては、各アダプタ4
(5)内を複数の機能ブロック20〜22に分割すると
ともに、監視装置2からのチェインセレクトグループ1
信号43または各機能ブロック20〜22のエラー検出
信号46から生成されるチェインセレクトグループ2信
号44にもとづいて、制御回路23がセレクト信号およ
びシフトクロツタを所要の機能ブロック20〜22に供
給する構成をとっている。これにより、各機能ブロック
20〜22のスキャン動作が個別に行なえるようになる
。As shown in FIG. 1, in the present invention, each adapter 4
(5) Divide the inside into a plurality of functional blocks 20 to 22, and chain select group 1 from the monitoring device 2.
Based on the chain select group 2 signal 44 generated from the signal 43 or the error detection signal 46 of each functional block 20-22, the control circuit 23 is configured to supply the select signal and shift clock to the required functional blocks 20-22. ing. This allows the scanning operation of each of the functional blocks 20 to 22 to be performed individually.
セレクト信号45を作り出すためのグループ1信号43
とグループ2信号44のどちらを用いるかを決めるのが
グループセレクト信号42であり、アダプタ4(5)を
初期化する場合にはグループ1信号43を使用し、シス
テム動作時はグループ2信号44を使用するようにする
。Group 1 signal 43 for producing select signal 45
The group select signal 42 determines which of the and group 2 signals 44 to use.When initializing the adapter 4 (5), the group 1 signal 43 is used, and when the system is operating, the group 2 signal 44 is used. Let it be used.
グループ信号44は、各機能ブロック20〜22のエラ
ーによってセットされるエラー表示フリップフロップ3
1〜33 (非スキヤンフリップフロップ)の出力によ
って作成される。エラー表示フリップフロップ31〜3
3を非スキヤンフリップフロップとしたのは、スキャン
動作によって当該フリップフロップの出力が変化しない
ようにするためであり、またスキャン動作で診断完了後
、エラー要因をリセットしスキャンモードを解除すると
これらのフリップフロップは自動的にリセットされる論
理構成となっている。なお、スキャンインデータ信号3
8およびスキャンアウトデータ信号39の選択論理(各
マルチプレクサ34〜36の制御論理等)も制御回路2
3で作成される。The group signal 44 is an error display flip-flop 3 that is set by an error in each of the functional blocks 20 to 22.
1 to 33 (non-scanning flip-flops). Error display flip-flop 31-3
The reason why 3 is a non-scan flip-flop is to prevent the output of the flip-flop from changing due to the scan operation.Furthermore, after the diagnosis is completed by the scan operation, if the error cause is reset and the scan mode is canceled, these flip-flops are The logical configuration is such that the pool is automatically reset. Note that the scan-in data signal 3
8 and the selection logic of the scan-out data signal 39 (control logic of each multiplexer 34 to 36, etc.) are also controlled by the control circuit 2.
Created in 3.
このようにすることにより、システム動作時にエラーが
発生すると、エラーの発生した機能ブロック20〜22
が自動的に選択されチェイン識別フリップフロップ28
〜30をスキャンアウトできるので、監視装置2はエラ
ーの機能ブロック20〜22を認識し容易に判断するこ
とができる。By doing this, when an error occurs during system operation, the function blocks 20 to 22 in which the error occurred will be
is automatically selected by the chain identification flip-flop 28
.about.30 can be scanned out, the monitoring device 2 can recognize and easily determine which functional blocks 20 to 22 are in error.
次に、具体的な動作例を説明する。Next, a specific example of operation will be explained.
■ 初期化動作時
ト信号42により、マルチプレクサ37を制御し、チェ
インセレクトグループ1信号を制御回路23に入力させ
、さらにスキャンモード信号40、シ38にのせる。(2) At the time of initialization operation, the multiplexer 37 is controlled by the signal 42, and the chain select group 1 signal is inputted to the control circuit 23, and is also applied to the scan mode signal 40 and the signal 38.
制御回路23は、チェインセレクトグループ1信号43
によって、例えば、機能ブロック(2121が指定され
たことを識別すると、信号線45により機能ブロック(
2121にスキャンモード信号とシフ
係トクロソク信号を送出する。さらに制御回路23は、
マルチプレクサ34.36を制御して、スキャンインデ
ータ信号線38上の初期化データが機能ブロック(2)
21に入力されるようにする。初期化データの先頭には
、当該機能ブロック(2121を特定させるための固有
のチェイン識別データが存在し、このデータが順次、図
示しないフリップフロップを経由してチェイン識別フリ
ップフロップ29にセットされるまで、シフトクロック
が供給される。スキャンチェインを構成する図示しない
他のフリップフロップには、あらかじめ定められた値が
セットされる。このようにして、順次、各機能ブロック
毎に初期化動作が実行される。The control circuit 23 receives the chain select group 1 signal 43
For example, when it is identified that the function block (2121) has been specified, the function block (2121) is specified by the signal line 45.
A scan mode signal and a shift related clock signal are sent to 2121. Furthermore, the control circuit 23
By controlling the multiplexers 34 and 36, the initialization data on the scan-in data signal line 38 is transferred to the function block (2).
21. At the beginning of the initialization data, there is unique chain identification data for identifying the functional block (2121), and this data is sequentially set to the chain identification flip-flop 29 via a flip-flop (not shown). , a shift clock is supplied.Other flip-flops (not shown) constituting the scan chain are set to predetermined values.In this way, the initialization operation is sequentially performed for each functional block. Ru.
なおチェインセレクトグループ1信号線43には、各機
能ブロックを個別に指定するための情報の他に、全機能
ブロックを一括して指定するための情報をのせることも
可能である。この場合は、従来例と同様な動作が行なわ
れる。Note that in addition to information for individually specifying each functional block, information for specifying all functional blocks at once can also be placed on the chain select group 1 signal line 43. In this case, the same operation as in the conventional example is performed.
■ システム動作時
例えば、機能ブロック(2121にエラーが発生し、エ
ラー表示フリップフロップ32がセットされると、図示
しない経路によってエラー発生が監視装置2へ伝達され
る。これを受けて監視装置2は、スキャンモード信号4
0およびシフトクロック信号41を制御回路23へ送出
する。■ During system operation For example, if an error occurs in the functional block (2121) and the error display flip-flop 32 is set, the error occurrence is transmitted to the monitoring device 2 via a path not shown.In response, the monitoring device 2 , scan mode signal 4
0 and a shift clock signal 41 to the control circuit 23.
一方、各機能ブロック20〜22からのエラーシステム
動作時においては、グループセレクト信号42の制御に
より、エンコード回路24の出力であるチェインセレク
トグループ2信号がマルチプレクサ37により選択され
るようになっている。On the other hand, during the error system operation from each of the functional blocks 20 to 22, the chain select group 2 signal, which is the output of the encode circuit 24, is selected by the multiplexer 37 under the control of the group select signal 42.
制御回路23は、チェインセレクトグループ2信号を受
けると、これを解読し、機能ブロック(2)21に、信
号線45により令スキャンモード信号とシフトクロック
信号を送出する。さらに制御回路23は、機能ブロック
(2) 21から送出される。!シリアルスキャンアウ
トデータがスキャンアウトデータ信号線39上に出力さ
れるようにマルチプレクサ36を制御する。これにより
、監視装置2は、エラーの発生した機能ブロック(2)
21から、チェイン識別データを含むスキャンアウトデ
ータを自動的に読取ることが可能となる。When the control circuit 23 receives the chain select group 2 signal, it decodes it and sends an order scan mode signal and a shift clock signal to the functional block (2) 21 via the signal line 45. Furthermore, the control circuit 23 is sent out from the functional block (2) 21. ! Multiplexer 36 is controlled so that serial scan-out data is output onto scan-out data signal line 39. As a result, the monitoring device 2 detects the function block (2) in which the error occurred.
21, it becomes possible to automatically read scanout data including chain identification data.
なお、複数の機能ブロック20〜22で同時にエラーが
発生した場合、制御回路23は、チェインセレクトグル
ープ2信号を解読して、予じめ設定されている優先順位
にしたがって、機能ブロック20〜22を1個ずつ選択
してゆく。Note that if an error occurs in multiple functional blocks 20 to 22 at the same time, the control circuit 23 decodes the chain select group 2 signal and selects the functional blocks 20 to 22 according to a preset priority order. Select one by one.
本発明によれば1つのアダプタ内のシリアルスキャン動
作をエラー発生部分だけに限定することにより、シリア
ルスキャン動作に必要な時間を短縮できると同時に、エ
ラー発生ブロック以外の動作を継続することが可能とな
りシステムの信頼性向上がなされる。According to the present invention, by limiting the serial scan operation within one adapter to only the part where the error occurs, it is possible to shorten the time required for the serial scan operation, and at the same time, it is possible to continue the operation of blocks other than the block where the error has occurred. System reliability will be improved.
第1図は本発明による1実施例の回路ブロック図、第2
図は本発明が通用されるシステムの構成例である。
第1図において、20〜22は機能ブロック1〜n、2
3は制御回路、24はエンコード回路、25〜27はス
キャンチェイン、28〜30はチェイン識別フリップフ
ロップ、31〜33はエラー表示フリップフロップ、3
4〜37はマルチプレクサ(MPX) 、38はスキャ
ンインデータ信号(線)、39はスキャンアウトデータ
信号(線)、40はスキャンモード信号(線)、41は
シフトクロック信号(線)、42はグループセレクト信
号(線)、43はチェインセレクトグループ1信号(線
)、44はチェインセレクトグループ2信6は各ブロッ
クからのエラー検出信号(線)である。
不発明1;よる1実施例の回路フ゛口・・ツク図1 凹FIG. 1 is a circuit block diagram of one embodiment according to the present invention, and FIG.
The figure shows an example of the configuration of a system to which the present invention is applied. In FIG. 1, 20 to 22 are functional blocks 1 to n, 2.
3 is a control circuit, 24 is an encode circuit, 25-27 are scan chains, 28-30 are chain identification flip-flops, 31-33 are error display flip-flops, 3
4 to 37 are multiplexers (MPX), 38 is a scan-in data signal (line), 39 is a scan-out data signal (line), 40 is a scan mode signal (line), 41 is a shift clock signal (line), 42 is a group A select signal (line), 43 is a chain select group 1 signal (line), 44 is a chain select group 2 signal, and 6 is an error detection signal (line) from each block. Non-invention 1: Circuit diagram of 1 embodiment according to Figure 1 Concave
Claims (2)
制御される複数のアダプタ部(4、5)と、上記中央処
理部(1)と各アダプタ部(4、5)を診断するための
監視装置(2)とを含み、上記中央処理部(1)と各ア
ダプタ部(4、5)内の診断対象回路は、シリアルスキ
ャンイン・アウト可能なスキャンフリップフロップを含
んで構成されたデータ処理装置において、 上記診断対象回路を機能ブロック単位(20〜22)に
分割し、該分割された機能ブロック単位(20〜22)
毎に、所定個所にチェイン識別フリップフロップ(28
〜30)を付加した独立にシリアルスキャン動作の可能
なスキャンチェイン(25〜27)を設けるとともに 上記監視装置(2)から送出され、上記機能ブロック単
位(20〜22)内のスキャンチェイン(25〜27)
を選択するための外部指定選択信号(43)と、上記各
機能ブロック単位(20〜22)毎に生成されるエラー
検出信号(46)を用いて当該エラーを検出した機能ブ
ロック単位(20〜22)内のスキャンチェイン(25
〜27)を選択するための自己指定選択信号(44)と
にもとずいて、シリアルスキャン動作を実行すべきスキ
ャンチェイン(25〜27)を選択する回路(23)を
設けたことを特徴とする診断制御方式。(1) A central processing unit (1), a plurality of adapter units (4, 5) controlled by the central processing unit (1), and the central processing unit (1) and each adapter unit (4, 5). The circuit to be diagnosed in the central processing unit (1) and each adapter unit (4, 5) includes a scan flip-flop capable of serial scan-in/out. In the data processing device, the circuit to be diagnosed is divided into functional block units (20 to 22), and the divided functional block units (20 to 22) are divided into functional block units (20 to 22).
Chain identification flip-flops (28
A scan chain (25 to 27) capable of independently performing serial scan operation is provided, and the scan chain (25 to 27) in the functional block unit (20 to 22) is provided, and the scan chain (25 to 27) in the functional block units (20 to 22) is 27)
The function block unit (20 to 22) in which the error has been detected using the external designated selection signal (43) for selecting the function block unit (43) and the error detection signal (46) generated for each function block unit (20 to 22) ) in the scan chain (25
The present invention is characterized by being provided with a circuit (23) for selecting a scan chain (25-27) to perform a serial scan operation based on a self-specified selection signal (44) for selecting a serial scan operation (25-27). Diagnostic control method.
3)により各機能ブロック単位(20〜22)を初期化
し、システム動作中においては、エラー発生時に上記自
己指定選択信号(44)によって自動的にチェインを決
定することにより、上記監視装置(2)は上記チェイン
識別フリップフロップ(28〜30)をシリアルスキャ
ン動作で読取り、エラー発生の上記機能ブロック単位(
20〜22)を認識して、対応する上記機能ブロック単
位(20〜22)の診断を行なうことを特徴とする特許
請求の範囲第(1)項記載の診断制御方式。(2) In the initial state, the external designation selection signal (4
3), each functional block unit (20 to 22) is initialized, and during system operation, when an error occurs, the chain is automatically determined by the self-specified selection signal (44), thereby controlling the monitoring device (2). reads the chain identification flip-flops (28 to 30) using a serial scan operation, and identifies the unit of the above function block where the error occurred (
20 to 22) and performs diagnosis in corresponding functional block units (20 to 22).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60048703A JPS61208140A (en) | 1985-03-12 | 1985-03-12 | Diagnostic control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60048703A JPS61208140A (en) | 1985-03-12 | 1985-03-12 | Diagnostic control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61208140A true JPS61208140A (en) | 1986-09-16 |
Family
ID=12810671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60048703A Pending JPS61208140A (en) | 1985-03-12 | 1985-03-12 | Diagnostic control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61208140A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151049B2 (en) | 2008-01-17 | 2012-04-03 | Nec Corporation | Input/output control unit, disk array apparatus, input/output control method, and program |
-
1985
- 1985-03-12 JP JP60048703A patent/JPS61208140A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151049B2 (en) | 2008-01-17 | 2012-04-03 | Nec Corporation | Input/output control unit, disk array apparatus, input/output control method, and program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860290A (en) | Logic circuit having individually testable logic modules | |
US5173904A (en) | Logic circuits systems, and methods having individually testable logic modules | |
US4488259A (en) | On chip monitor | |
US6957371B2 (en) | Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems | |
EP2024833B1 (en) | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores | |
JPH11506833A (en) | Method and apparatus for testing megacells in an ASIC using JTAG | |
EP0868667B1 (en) | High impedance test mode for jtag | |
GB1593674A (en) | Data processing unit | |
JPH06160481A (en) | Test method of operation of application-specific integrated circuit and integrated circuit related to it | |
CN109196481B (en) | Integrated circuit and operation method thereof | |
JP2644378B2 (en) | Diagnostic circuit | |
US5786703A (en) | Method and device for testing of an integrated circuit | |
EP0120446A2 (en) | Digital equipment tester | |
EP0209982B1 (en) | Digital integrated circuits | |
KR100188170B1 (en) | Scannable interface to non-scannable microprocessor | |
JPS6226734B2 (en) | ||
JP2008164470A (en) | Method and apparatus for scanning internal latch in integrated circuit, and the integrated circuit | |
JPS61208140A (en) | Diagnostic control system | |
KR100212256B1 (en) | System scan path architecture | |
JPS60239836A (en) | Troubleshooting system of logical circuit | |
US6757856B2 (en) | Apparatus and method for hardware-assisted diagnosis of broken logic-test shift-registers | |
JPH06318964A (en) | Data processing system and its method of self-checking control | |
EP0347906B1 (en) | Self-diagnostic circuit for logic circuit block | |
JPH041371B2 (en) | ||
US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes |