JPS61203898A - Pulse motor drive device - Google Patents
Pulse motor drive deviceInfo
- Publication number
- JPS61203898A JPS61203898A JP4287585A JP4287585A JPS61203898A JP S61203898 A JPS61203898 A JP S61203898A JP 4287585 A JP4287585 A JP 4287585A JP 4287585 A JP4287585 A JP 4287585A JP S61203898 A JPS61203898 A JP S61203898A
- Authority
- JP
- Japan
- Prior art keywords
- pulse motor
- time
- pulse
- motor
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 claims abstract description 14
- 230000005284 excitation Effects 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 7
- 238000007493 shaping process Methods 0.000 description 5
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/24—Arrangements for stopping
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
Abstract
Description
【発明の詳細な説明】
[技術分野]
本発明はパルスモータ駆動装置に係り、さらに詳細には
パルスモータを加減速制御するパルスモータ駆動装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a pulse motor drive device, and more particularly to a pulse motor drive device that controls acceleration and deceleration of a pulse motor.
[従来技術]
パルスモータはパルス駆動により所定回転角づつ回転す
るので、デジタル技術との相性が非常によく、また精度
の高い位置制御が可能なためプリンタなどのコンピュー
タ応用機器に広く用いられている。ところが高速で駆動
されているパルスモータを減速、あるいは停止させる場
合には問題がいくつかある。[Prior art] Pulse motors rotate by a predetermined rotation angle by pulse drive, so they are highly compatible with digital technology, and are widely used in computer-applied equipment such as printers because they enable highly accurate position control. . However, there are several problems when decelerating or stopping a pulse motor that is being driven at high speed.
第1図は従来のパルスモータ駆動回路の一例を示してい
る0図において符号11で示されているものはROMで
、ROMIIにはあらかじめ例示相の切り換えタイミン
グを指定するためのデータを格納しておく、たとえば、
パルスモータ15を減速する場合には1アドレス増加す
るごとにカウント量が小さくなるようなデータを1バイ
トづつ格納しておく。FIG. 1 shows an example of a conventional pulse motor drive circuit. In FIG. For example,
When decelerating the pulse motor 15, data is stored one byte at a time so that the count decreases each time one address is increased.
ROMIIのいちばん大きなアドレス(一番手さなカウ
ント量が格納されている)から出力されたデータをタイ
マー12にセットし、タイマーはセットされたカウント
値を不図示のクロックパルスに基づいて計数し、カウン
トが終了した際に励磁相切り換え回路13にパルスを与
え、駆動回路14を介してパルスモータ15を1ステツ
プ進める。The data output from the largest address of ROMII (where the smallest count amount is stored) is set in the timer 12, and the timer counts the set count value based on a clock pulse (not shown) and starts counting. When this is completed, a pulse is given to the excitation phase switching circuit 13 to advance the pulse motor 15 by one step via the drive circuit 14.
一方、タイマー12がカウントアツプすると、ROMI
Iからアドレスをデクリメントし、次のデータ、すなわ
ち前記のデータよりも大きなカウント量がタイマー12
にセットされる。On the other hand, when the timer 12 counts up, the ROMI
The address is decremented from I, and the next data, that is, a count amount larger than the previous data, is output to the timer 12.
is set to
以上の動作を繰り返すことにより、パルスモータ15を
1ステツプ進めるインターバルが徐々に大きくされ、パ
ルスモータ15が減速される。そして所望のインターバ
ルになった際、すなわちパルスモータ15が所望の回転
数に達した際にタイマー12にセットするカウント値を
一定にし、一定の速度でパルスモータ15を定速度で連
続的に回転させる。停止させる場合には上記の動作を繰
り返し、所定速度まで速度が落ちた時点でタイマー12
へのデータセットを停止する。By repeating the above operations, the interval at which the pulse motor 15 is advanced by one step is gradually increased, and the pulse motor 15 is decelerated. Then, when a desired interval is reached, that is, when the pulse motor 15 reaches the desired rotation speed, the count value set in the timer 12 is set to a constant value, and the pulse motor 15 is continuously rotated at a constant speed. . To stop, repeat the above operation, and when the speed drops to a predetermined speed, start the timer 12.
Stop setting data to.
ところが、上記のような方式において、ROM11に記
憶されているデータによってはパルスモータ15が滑ら
かに回転しなかったり、パルスモータ15の減速に可能
な減速時間を越えた時間を要する場合があった。最適な
減速駆動を行なうためには、厳密にいえば駆動回路を含
めたパルスモータの特性、および接続される駆動系のま
さつ負荷、慣性負荷などを加味してROMに格納するデ
ータを定めなければならないが、これらは製品のバラツ
キ、あるいは使用時間などによっても異なってくるので
、従来方式では常に所望の高速回転特性を得るのは非常
に困難である。However, in the above-described system, depending on the data stored in the ROM 11, the pulse motor 15 may not rotate smoothly, or the pulse motor 15 may require a time longer than the possible deceleration time to decelerate. In order to perform optimal deceleration drive, strictly speaking, the data to be stored in the ROM must be determined by taking into consideration the characteristics of the pulse motor including the drive circuit, and the actual load and inertial load of the connected drive system. However, since these characteristics vary depending on product variations and usage time, it is extremely difficult to always obtain desired high-speed rotation characteristics using conventional methods.
[目 的]
本発明は以上の問題点に鑑みてなされたもので、駆動系
の負荷などの諸条件が厳密に知られていない場合にも、
高速駆動を行なっているパルスモータを短時間でなめら
かに停止させることができるパルスモータ駆動装置を提
供することを目的とする。[Purpose] The present invention was made in view of the above problems, and even when various conditions such as the load on the drive system are not strictly known,
An object of the present invention is to provide a pulse motor drive device that can smoothly stop a pulse motor that is being driven at high speed in a short time.
[発明の構成]
本発明では以上の目的を達成するために、パルスモータ
と、このパルスモータの駆動軸に設けたエンコード手段
によりパルスモータの加速時の励磁相切り換えのインタ
ーバル時間を計測する手段と、計測された加速時のイン
ターバル時間を順次格納する記憶手段と、減速期間にお
いて前記記憶手段に格納されたインターバル時間を逆に
読み出して入力されることにより減速時のパルスモータ
の励磁相切り換えタイミングを制御する計時手段を設け
た構成を採用した。[Structure of the Invention] In order to achieve the above object, the present invention includes a pulse motor and a means for measuring the interval time of excitation phase switching during acceleration of the pulse motor using an encoding means provided on the drive shaft of the pulse motor. , storage means for sequentially storing measured interval times during acceleration, and an interval time stored in the storage means during the deceleration period, which is reversely read out and inputted to determine the excitation phase switching timing of the pulse motor during deceleration. A configuration was adopted that included a time control means.
[実施例]
以下、図面に示す実施例に基づいて本発明の詳細な説明
する。[Example] Hereinafter, the present invention will be described in detail based on the example shown in the drawings.
第2図は本発明によるパルスモータ駆動装置の構成の一
例を示したブロック図である。第2図において符号21
で示されるものはオアゲートで、その入力のひとつには
信号線28を介して起動パルスptが入力される。オア
ゲー)21の出力には励磁相切り換え回路13が接続さ
れている。励磁相切り換え回路13はパルスを入力され
る度に駆動回路14を介してパルスモータ15の励磁相
を切り換える公知の回路である。FIG. 2 is a block diagram showing an example of the configuration of a pulse motor drive device according to the present invention. Reference numeral 21 in Figure 2
The one indicated by is an OR gate, and a starting pulse pt is inputted to one of its inputs via a signal line 28. An excitation phase switching circuit 13 is connected to the output of the OR game) 21. The excitation phase switching circuit 13 is a known circuit that switches the excitation phase of the pulse motor 15 via the drive circuit 14 every time a pulse is input.
パルスモータ15が2相励磁で駆動される場合には隣り
合ったパルスモータ15の2つの相を同時に駆動し、励
磁切り換え時には同時に駆動する相をオーバーラツプさ
せて変更する。たとえば相l〜相4が隣りあって配置さ
れている場合、ある時点で相3.4が駆動されていれば
、切り換えにより次は相4.相1が駆動され、相3の電
流は遮断される。When the pulse motor 15 is driven with two-phase excitation, two phases of adjacent pulse motors 15 are driven simultaneously, and when excitation is switched, the phases that are driven simultaneously are overlapped and changed. For example, when phases 1 to 4 are arranged next to each other, if phase 3.4 is driven at a certain point, then phase 4.4 is driven by switching. Phase 1 is driven and phase 3 current is cut off.
駆動回路14はパルスモータ15の各相に接続されたス
イッチングトランジスタなどから構成され、励磁相切り
換え回路13の論理レベルの信号をパルスモータ15を
駆動するのに充分なレベルに変換する。The drive circuit 14 is composed of switching transistors connected to each phase of the pulse motor 15, and converts the logic level signal of the excitation phase switching circuit 13 to a level sufficient to drive the pulse motor 15.
パルスモータ15の駆動軸には不図示のプリンタのキャ
リッジ、プラテンなどが減速器などを介して結合される
。また、駆動軸には図示するように遮光材の円周に等角
度でスリットを切ったエンコード板22が取り付けられ
ている。このエンコード板22を挟持するようにエンコ
ード板22の近傍位置にはフォトインタラプタ23が配
置される。フォトインタラプタ23は発光ダイオードお
よびフォトセンサなどから成る公知の素子で、光を透過
するエンコード板22のスリットが通過した際にパルス
を出力する。The drive shaft of the pulse motor 15 is connected to a printer carriage, platen, etc. (not shown) via a speed reducer or the like. Further, as shown in the figure, an encode plate 22 having slits cut at equal angles around the circumference of a light shielding material is attached to the drive shaft. A photointerrupter 23 is arranged near the encode plate 22 so as to sandwich the encode plate 22 therebetween. The photointerrupter 23 is a known element consisting of a light emitting diode, a photosensor, etc., and outputs a pulse when the slit of the encoder plate 22 through which light passes passes.
フォトインタラプタ23の出力はシュミットトリガなど
を用いた波形整形回路29に入力され、波形整形回路2
9の整形された出力パルスは信号線34を介してスイッ
チ27の接点33、CPU20の入力端子35およびカ
ウンタ30のリセット端子に接続される。The output of the photointerrupter 23 is input to a waveform shaping circuit 29 using a Schmitt trigger, etc.
The 9 shaped output pulses are connected to the contacts 33 of the switch 27, the input terminal 35 of the CPU 20, and the reset terminal of the counter 30 via the signal line 34.
スイッチ27は前記のオアゲート21の他方の入力端子
の接続を、接点38および33の間で切り換えるもので
ある。接点38にはCPU20の入力端子36が接続さ
れている。The switch 27 switches the connection of the other input terminal of the OR gate 21 between the contacts 38 and 33. An input terminal 36 of the CPU 20 is connected to the contact 38 .
マイクロコンピュータなどから構成したCPU20は後
述する制御のためにデータバスBで接続されたRAM
(ランダムアクセスメモリ)31、カウンタ30、タイ
マー36を有している。A CPU 20 composed of a microcomputer etc. is connected to a RAM connected by a data bus B for control described later.
(random access memory) 31, a counter 30, and a timer 36.
CPU20は信号線32を介してカウンタ30をセット
するとともに、端子36からタイマー36の出力を入力
する。The CPU 20 sets the counter 30 via the signal line 32 and inputs the output of the timer 36 from the terminal 36.
次に以上の構成における動作につき説明する。Next, the operation of the above configuration will be explained.
以上の構成においてパルスモータ15を停止状態から加
速するにはスイッチ27を接点33側に切り換え、CP
U20は信号線28からオアゲート21に対して起動パ
ルスPtを出力するとともに信号線32を介してカウン
タ30を起動する。In the above configuration, to accelerate the pulse motor 15 from a stopped state, switch the switch 27 to the contact 33 side, and
U20 outputs a starting pulse Pt from the signal line 28 to the OR gate 21 and also starts the counter 30 via the signal line 32.
オアゲート21の一方の端子に起動パルスPtを入力す
ると、励磁相切り換え回路13はこれに同期して、まず
第1回目の励磁相切り換えを行なう、これによって駆動
回路14自体が持つわずかな信号遅延時間、パルスモー
タ15の可動子の移動時間を経てエンコード板22のス
リー、トがフォトインタラプタ23の位置に入り、その
信号は波形整形回路29により整形されてスイッチ27
を介してオアゲート21、CPU20の入力端子35、
およびカウンタ30のリセット端子に入力される。When a starting pulse Pt is input to one terminal of the OR gate 21, the excitation phase switching circuit 13 synchronizes with this and first performs the first excitation phase switching, thereby reducing the slight signal delay time that the drive circuit 14 itself has. After the moving time of the movable element of the pulse motor 15, three and three of the encoder plate 22 enter the position of the photointerrupter 23, and the signal is shaped by the waveform shaping circuit 29 and sent to the switch 27.
via the OR gate 21, the input terminal 35 of the CPU 20,
and is input to the reset terminal of the counter 30.
オアゲート21に入力されるパルスにより再度上記と同
様にしてパルスモータ15が1ステップ進められる。C
PU20は入力端子35のパルスによりパルスモータ1
5の1ステップ歩進を検出し、これに応じてカウンタ3
0のカウント量をRAM31の所定アドレスに記憶する
。そして再度信号線32を介してカウンタ30を起動す
る。A pulse input to the OR gate 21 advances the pulse motor 15 by one step again in the same manner as described above. C
The PU20 operates the pulse motor 1 by the pulse of the input terminal 35.
5 is detected, and in response to this, the counter 3
A count amount of 0 is stored in a predetermined address of the RAM 31. Then, the counter 30 is activated again via the signal line 32.
先にスイッチ27を介してオアゲー)21に印加された
パルスは前記と同様にして励磁相切り換え回路13、駆
動回路14を介してパルスモータ15を1ステップ進め
、またそのときフォトインタラプタ23により検出され
たパルスがカウンタ30を止め、そのときのカウント量
がRAM31の次の番地に格納される。The pulse first applied to the OR game 21 via the switch 27 advances the pulse motor 15 by one step via the excitation phase switching circuit 13 and the drive circuit 14 in the same manner as described above, and is detected by the photointerrupter 23 at that time. This pulse stops the counter 30, and the counted amount at that time is stored in the next address of the RAM 31.
以上の動作を繰り返すことにより、パルスモータ15が
加速される。By repeating the above operations, the pulse motor 15 is accelerated.
ここで、第3図(A)、(B)に起動パルスPtと波形
整形回路29から得られるパルスをそれぞれ示しておく
、第3図において符号t1〜tnはlステップ駆動ごと
にカウンタ30で計数され、RAM30に格納される時
間量を示している。第4図に示すように、時間量11は
RAM30の所定アドレスXに、t2はX+1に・・・
と格納され、tnはアドレスX + n −1に格納さ
れる。Here, FIGS. 3A and 3B show the starting pulse Pt and the pulses obtained from the waveform shaping circuit 29, respectively. In FIG. It shows the amount of time that is stored in the RAM 30. As shown in FIG. 4, the time amount 11 is placed at a predetermined address X in the RAM 30, t2 is placed at a predetermined address X+1, and so on.
and tn is stored at address X + n -1.
時間量tnが可能な最小値になったらCPU20はRA
M30への書き込みを停止し、定速運転を行なう。When the amount of time tn reaches the minimum possible value, the CPU 20
Stop writing to M30 and perform constant speed operation.
以上のような加速駆動によれば、慣性負荷、まさり負荷
が変動しても、それに応じた最大限速い励磁相切り換え
を行なうことができ、パルスモータ15を可能な最大回
転数で駆動することができる。また、この制御には駆動
回路14の遅延時間なども含んだ情報がエンコード板2
2、フォトインタラプタ23のエンコーダからフィード
バックされる。したがって、第1図の従来例のROMを
用いる制御では、正確を期すために各種の複雑なファク
ターを考慮に入れてデータを作成しなければならないの
に対して、本実施例ではそのような面倒がなく、起動直
後から可能な最大加速度で加速を行なえ、所ψの速度、
あるいは可能な最高速度での駆動を行なうことができる
。According to the above-described acceleration drive, even if the inertial load and overload vary, the excitation phase can be switched as quickly as possible according to the change, and the pulse motor 15 can be driven at the maximum possible rotation speed. can. In addition, for this control, information including the delay time of the drive circuit 14 is transmitted to the encoder board 2.
2. Feedback is provided from the encoder of the photo interrupter 23. Therefore, in the conventional control using ROM shown in FIG. 1, data must be created taking various complicated factors into consideration in order to ensure accuracy, whereas in this embodiment, such troublesome There is no acceleration, and acceleration can be performed at the maximum possible acceleration immediately after startup, and the speed of
Alternatively, driving can be performed at the highest possible speed.
次に以上の構成で減速を行なう場合の制御を説明する。Next, control when decelerating with the above configuration will be explained.
減速を行なう場合にはスイッチ27を接点38側に切り
換える。そしてRAM30のアドレスX + n −1
に格納されているカウントデータtnを読み出し、デー
タバスBを介してタイマ36に格納する。When decelerating, the switch 27 is switched to the contact 38 side. And the address of RAM30 X + n -1
The count data tn stored in is read out and stored in the timer 36 via data bus B.
タイマー36が不図示のクロックに応じてセットされた
tnを計数し、この計数が終了するとスイッチ27を介
してオアゲート21にパルスが与えられ、励磁相切り換
え回路13、駆動回路14を介してパルスモータ15が
1ステツプ駆動される。このときCPU20はRAM3
0の前記のアドレスX + n −1より1だけ小さい
アドレスからデータtnを読み出し、タイマー36にセ
ットする。タイマーの計数が終了すると、前記と同様に
して励磁相切り換え回路13、駆動回路14を介してパ
ルスモータ15が1ステツプ駆動される。The timer 36 counts the set tn according to a clock (not shown), and when this counting is completed, a pulse is given to the OR gate 21 via the switch 27, and the pulse motor is supplied via the excitation phase switching circuit 13 and the drive circuit 14. 15 is driven one step. At this time, the CPU 20 uses the RAM 3
Data tn is read from an address that is 1 smaller than the address X + n -1 of 0, and is set in the timer 36. When the timer finishes counting, the pulse motor 15 is driven one step via the excitation phase switching circuit 13 and the drive circuit 14 in the same manner as described above.
以上を順次繰り返すことによりパルスモータ15のステ
ップ駆動のインターバルは第3図(B) c7)t n
、 t n −1、tn−2−t3、t2、tlと増大
するので、パルスモータ15を減速駆動できる。By sequentially repeating the above steps, the step drive interval of the pulse motor 15 is determined as shown in Fig. 3 (B) c7) t n
, tn-1, tn-2-t3, t2, and tl, the pulse motor 15 can be driven at a reduced speed.
しかも、RAM30に記憶されている時間量は、前記の
ように駆動回路14.パルスモータ15、および接続さ
れた駆動系のまさり、慣性などのファクターを含めた上
で最大の加速度を得られたデータであるので、この時間
量の列を逆に用いて減速時の駆動インターバルを決定す
ることにより滑らかにパルスモータを減速させ、高速回
転しているパルスモータを短時間で無理なく停止状態に
移行させることができる。したがって、駆動系の負荷な
どの諸条件が厳密に知られていない場合でもこれらの条
件を記憶手段にいちいち格納しておく必要がなく、また
それらの条件が変動しても加速時の制御から補正が行な
えるので、所望の減速、停止特性を得ることができる。Moreover, the amount of time stored in the RAM 30 is the same as the amount of time stored in the drive circuit 14. Since this data is the maximum acceleration obtained after including factors such as the force and inertia of the pulse motor 15 and the connected drive system, the drive interval during deceleration can be calculated using this time series in reverse. By determining this, the pulse motor can be smoothly decelerated, and the pulse motor rotating at high speed can be smoothly brought to a stop state in a short period of time. Therefore, even if various conditions such as the load on the drive system are not precisely known, there is no need to store these conditions in the storage means, and even if these conditions change, they can be corrected from the control during acceleration. As a result, desired deceleration and stopping characteristics can be obtained.
上記では励磁方式として2相励磁力式を示したが、l・
2相励磁力式など1種々の駆動方式においても本発明は
実施できる。In the above, the two-phase excitation force type was shown as the excitation method, but l.
The present invention can also be implemented in one of various drive systems such as a two-phase excitation force type.
[効 果]
以上の説明から明らかなように、本発明によればパルス
モータと、このパルスモータの駆動軸に設けたエンコー
ド手段によりパルスモータの加速時の励磁相切り換えの
インターバル時間を計測する手段と、計測された加速時
のインターバル時間を順次格納する記憶手段と、減速期
間において前記記憶手段で格納されたインターバル時間
を逆に読み出して入力されることにより減速時のパルス
モータの励磁相切り換えタイミングを制御する計時手段
を設けた構成により駆動回路の特性、駆動系の緒特性に
応じて滑らかにパルスモータを減速させ、高速回転して
いるパルスモータを短時間で無理なく停止状態に移行さ
せることができる優れたパルスモータ駆動装置を提供す
ることができる。[Effects] As is clear from the above description, according to the present invention, a pulse motor and a means for measuring the interval time of excitation phase switching during acceleration of the pulse motor using an encoding means provided on the drive shaft of the pulse motor. and storage means for sequentially storing the measured interval times during acceleration; and the interval times stored in the storage means during the deceleration period are reversely read out and inputted to determine excitation phase switching timing of the pulse motor during deceleration. To smoothly decelerate a pulse motor according to the characteristics of a drive circuit and the characteristics of a drive system, and to smoothly shift a pulse motor rotating at a high speed to a stopped state in a short time, using a configuration provided with a timing means for controlling the speed. It is possible to provide an excellent pulse motor drive device that can.
第1図は従来のパルスモータの駆動装置の概略構成を示
したブロック図、第2図は本発明によるパルスモータ駆
動装置の構成を示した説明図、第3図(A)は第2図の
起動信号のタイミングを示す波形図、第3図(B)は波
形整形回路の出力を示した波形図、第4図は第2図のR
AMのデータ格納状態を示した説明図である。
13・・・励磁相切り換え回路
14・・・駆動回路 15・・・パルスモータ20
・・・CPU 21・・・オアゲート22・・
・エンコード板
23・・・フォトインタラプタFIG. 1 is a block diagram showing a schematic configuration of a conventional pulse motor drive device, FIG. 2 is an explanatory diagram showing the configuration of a pulse motor drive device according to the present invention, and FIG. A waveform diagram showing the timing of the start signal, Figure 3 (B) is a waveform diagram showing the output of the waveform shaping circuit, and Figure 4 is a waveform diagram showing the output of the waveform shaping circuit.
It is an explanatory diagram showing a data storage state of AM. 13... Excitation phase switching circuit 14... Drive circuit 15... Pulse motor 20
...CPU 21...Orgate 22...
・Encoding board 23...Photo interrupter
Claims (1)
エンコード手段によりパルスモータの加速時の励磁相切
り換えのインターバル時間を計測する手段と、計測され
た加速時のインターバル時間を順次格納する記憶手段と
、減速期間において前記記憶手段に格納されたインター
バル時間を逆に読み出して入力されることにより減速時
のパルスモータの励磁相切り換えタイミングを制御する
計時手段を設けたことを特徴とするパルスモータ駆動装
置。a pulse motor, a means for measuring an interval time of excitation phase switching during acceleration of the pulse motor using an encoding means provided on a drive shaft of the pulse motor, and a storage means for sequentially storing the measured interval time during acceleration; A pulse motor drive device comprising a timer for controlling excitation phase switching timing of the pulse motor during deceleration by reading out and inputting the interval time stored in the storage means in reverse during the deceleration period.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4287585A JPS61203898A (en) | 1985-03-06 | 1985-03-06 | Pulse motor drive device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4287585A JPS61203898A (en) | 1985-03-06 | 1985-03-06 | Pulse motor drive device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61203898A true JPS61203898A (en) | 1986-09-09 |
Family
ID=12648213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4287585A Pending JPS61203898A (en) | 1985-03-06 | 1985-03-06 | Pulse motor drive device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61203898A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686803A (en) * | 1994-10-28 | 1997-11-11 | Seiko Epson Corporation | Control apparatus for a pulse motor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56132196A (en) * | 1980-03-19 | 1981-10-16 | Seiko Epson Corp | Driving system for stepping motor |
-
1985
- 1985-03-06 JP JP4287585A patent/JPS61203898A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56132196A (en) * | 1980-03-19 | 1981-10-16 | Seiko Epson Corp | Driving system for stepping motor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686803A (en) * | 1994-10-28 | 1997-11-11 | Seiko Epson Corporation | Control apparatus for a pulse motor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3353076A (en) | Motor control circuit for a stepping motor | |
US4429268A (en) | Speed control for step motors | |
US3466520A (en) | Stepping motor control including damping | |
US3757193A (en) | Circuit for driving the pulse motor | |
US4648026A (en) | Microprocessor stepper motor drive | |
CA1053969A (en) | Carrier traverse control for a serial printer | |
US4194144A (en) | Constant velocity driving means | |
US4536691A (en) | Method of controlling a stepping motor | |
US3997829A (en) | Multi-phase stepping motor controller | |
JPS61203898A (en) | Pulse motor drive device | |
EP1658721B1 (en) | Stepping motor control circuit, electronic camera, and stepping motor control method | |
US4810946A (en) | Adaptive pulsing motor control for positioning system | |
US3931531A (en) | Overlapped signal transition counter | |
JPS61210897A (en) | Pulse motor drive device | |
JPS6359796A (en) | Origin return mechanism for pulse motor | |
US5428273A (en) | Commutation circuit for a collectorless direct current motor | |
US3594648A (en) | Programmed pulse switch and control system having same | |
JPH0140011Y2 (en) | ||
Kuo et al. | Time-optimal control of a stepping motor | |
JPH08194556A (en) | Controller for cam switch | |
SU1387165A1 (en) | Device for programmed acceleration of stepping motor | |
JP2578822B2 (en) | Stepping motor drive | |
JPS58179200A (en) | Drive system for stepping motor | |
SU376758A1 (en) | DEVICE FOR PROGRAM MANAGEMENT OF PHASE AND PHASE-PULSE SYSTEMS | |
SU957172A1 (en) | Device for stepping motor program control |