JPS61203683A - Hetero junction field effect transistor - Google Patents
Hetero junction field effect transistorInfo
- Publication number
- JPS61203683A JPS61203683A JP4519185A JP4519185A JPS61203683A JP S61203683 A JPS61203683 A JP S61203683A JP 4519185 A JP4519185 A JP 4519185A JP 4519185 A JP4519185 A JP 4519185A JP S61203683 A JPS61203683 A JP S61203683A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron gas
- dimensional electron
- hemt
- gas layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 9
- 125000005842 heteroatom Chemical group 0.000 title abstract 4
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 29
- 239000012535 impurity Substances 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はヘテロ接合電界効果トランジスタに関するもの
であって、高電子移動度トランジスタ(high el
ectron mobility transisto
r、 HE MT)に適用して最適なものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a heterojunction field effect transistor, and more particularly, to a high electron mobility transistor (high electron mobility transistor).
ectron mobility transistor
r, HE MT).
本発明は、ヘテロ接合電界効果トランジスタにおいて、
二次元電子ガス層が形成される第1の半導体層の厚さ方
向の少なくとも一部分にn型領域を設けることにより、
トランジスタの伝送特性を任意に制御することが可能な
ようにしたものである。The present invention provides a heterojunction field effect transistor comprising:
By providing an n-type region in at least a portion in the thickness direction of the first semiconductor layer in which the two-dimensional electron gas layer is formed,
This makes it possible to arbitrarily control the transmission characteristics of the transistor.
従来、第6図に示すようなHEMTが知られている。こ
の第6図に示すHEMTにおいては、半絶縁性GaAs
基板1上にアンドープのGaAs層2及びn−AlXG
a、−XAs層3(電子供給層)が順次エピタキシャル
成長され、このn−八1. Ga、−XAsAs上に例
えばTi/Pt/Auから成るショットキーゲート電極
4、例えばAuGe/Auから成るソース電極5及びド
レイン電極6がそれぞれ形成されている。またこれらの
ソース電極5及びドレイン電極6の下方におけるn
AIX Ga+−x As層3及びGaAs層2中には
、これらの半導体とソース電極5及びドレイン電極6と
の合金層から成るソース領域7及びドレイン領域8が形
成されている。そしてこの第6図に示すHEMTにおい
ては、GaAs層2とn−AlXGa、−XAs層3と
でヘテロ接合9が形成され、GaAs層2のうちのこの
ヘテロ接合9に隣接する部分に形成されている二次元電
子ガス層10の濃度をゲート電圧により変調するように
なっている。Hitherto, a HEMT as shown in FIG. 6 has been known. In the HEMT shown in FIG. 6, semi-insulating GaAs
Undoped GaAs layer 2 and n-AlXG on substrate 1
a, -XAs layer 3 (electron supply layer) is epitaxially grown in sequence, and this n-81. A Schottky gate electrode 4 made of, for example, Ti/Pt/Au, and a source electrode 5 and a drain electrode 6 made of, for example, AuGe/Au are formed on Ga, -XAsAs. Also, n below these source electrodes 5 and drain electrodes 6
In the AIX Ga+-x As layer 3 and the GaAs layer 2, a source region 7 and a drain region 8 are formed which are made of an alloy layer of these semiconductors and a source electrode 5 and a drain electrode 6. In the HEMT shown in FIG. 6, a heterojunction 9 is formed between the GaAs layer 2 and the n-AlXGa, -XAs layer 3, and a heterojunction 9 is formed in a portion of the GaAs layer 2 adjacent to this heterojunction 9. The concentration of the two-dimensional electron gas layer 10 is modulated by the gate voltage.
上述の二次元電子ガス層10の大部分はヘテロ接合9か
ら約100人以内の極めて狭い領域に局在していると共
に、この二次元電子ガス層10はその電子の発生源であ
るn −A1. Ga+−g As層層中中イオン化し
たドナー不純物から空間的に分離されている。このため
、これらのイオン化したドナー不純物により電子がクー
ロン散乱を受ける度合が著しく小さいので、二次元電子
ガス層10の電子移動度は極めて高い。従って、HEM
Tにおいては一般的に高いトランスコンダクタンスビイ
を得ることができるという特長がある。Most of the two-dimensional electron gas layer 10 described above is localized in an extremely narrow area within about 100 points from the heterojunction 9, and this two-dimensional electron gas layer 10 is localized in an extremely narrow area within about 100 nm from the heterojunction 9, and this two-dimensional electron gas layer 10 is located in n-A1, which is the source of electrons. .. The Ga+-g As layer is spatially separated from the ionized donor impurities in the layer. Therefore, the degree to which electrons undergo Coulomb scattering due to these ionized donor impurities is extremely small, so the electron mobility of the two-dimensional electron gas layer 10 is extremely high. Therefore, H.E.M.
Generally, T has the advantage of being able to obtain a high transconductance.
ところが、HEMTをスイッチング素子として用いる場
合には二次元電子ガス層10の全部を用いるので、gs
が高いことは確かに特長といえるが、HEMTをリニア
回路に用いる場合には二次元電子ガス層10の一部分し
か使わないので、g。However, when the HEMT is used as a switching element, the entire two-dimensional electron gas layer 10 is used, so the gs
Although it can certainly be said that a high g.g.
が高いことは必ずしも特長であるとはいえない。A high value is not necessarily a feature.
またHEMTの特性は、GaAs層2とn AIX
Ga+−xAs層3とのヘテロ構造及びGaAs層2の
純度によって原理的にほとんど決められてしまうので、
特性を任意に制御することは難しい。In addition, the characteristics of HEMT are as follows: GaAs layer 2 and n AIX
Since it is determined in principle by the heterostructure with the Ga+-xAs layer 3 and the purity of the GaAs layer 2,
It is difficult to control the characteristics arbitrarily.
また上述のHEMTは、イオン化した不純物による散乱
が電子の支配的な散乱要因となる低温領域において電子
移動度が極めて高くなるという特長があるが、これは見
方を変えると特性の温度依存性が大きいことを意味する
ので、HEMTを室温での用途に限定した場合にはむし
ろ欠点となる可能性がある。Furthermore, the above-mentioned HEMT has the feature that the electron mobility is extremely high in the low temperature region where scattering by ionized impurities is the dominant scattering factor for electrons, but if you look at it from another perspective, the characteristics have a large temperature dependence. This means that if the HEMT is limited to use at room temperature, it may actually be a disadvantage.
さらにアンドープのGaAs層2をMBE法等で再現性
良く (エピタキシャル成長させることは現状では容易
でなく、成長条件によってはn−型となったりp−型と
なったりするおそれがあるという欠点がある。Furthermore, it is currently not easy to grow the undoped GaAs layer 2 epitaxially using the MBE method or the like with good reproducibility, and there is a drawback that it may become n-type or p-type depending on the growth conditions.
本発明は、上述の問題にかんがみ、従来のHEMT等の
ヘテロ接合電界効果トランジスタが有する上述のような
種々の欠点を是正したヘテロ接合電界効果トランジスタ
を提供することを目的とする。SUMMARY OF THE INVENTION In view of the above problems, it is an object of the present invention to provide a heterojunction field effect transistor that corrects the various drawbacks of conventional heterojunction field effect transistors such as HEMTs.
C問題点を解決するための手段〕
本発明に係るヘテロ接合電界効果トランジスタは、第1
の半導体層(例えばアンドープのGaAs層2i2)と
、この第1の半導体層と実質的に接して設けられかつこ
の第1の半導体層とヘテロ接合を形成している第2の半
導体層(例えばn AIXGat−xAs層3)と、
上記第1の半導体層のうちの上記ヘテロ接合に隣接する
部分に形成されている二次元電子ガス層とをそれぞれ具
備するヘテロ接合電界効果トランジスタ(例えば順HE
MT)において、上記第1の半導体層の厚さ方向の少な
くとも一部分にn型領域を設けている。Means for Solving Problem C] The heterojunction field effect transistor according to the present invention has a first
a semiconductor layer (for example, an undoped GaAs layer 2i2), and a second semiconductor layer (for example, an n AIX Gat-xAs layer 3),
a two-dimensional electron gas layer formed in a portion of the first semiconductor layer adjacent to the heterojunction (for example, a forward HE
MT), an n-type region is provided in at least a portion of the first semiconductor layer in the thickness direction.
このように構成することによって、トランジスタ動作に
二次元電子ガス層とn型領域に存在する電子とを寄与さ
せることができる。With this configuration, the two-dimensional electron gas layer and the electrons present in the n-type region can contribute to the transistor operation.
以下本発明に係るヘテロ接合電界効果トランジスタをH
EMTに適用した実施例につき図面を参照しながら説明
する。なお以下の第1図及び第3図においては、第6図
と同一部分には同一の符号を付し、必要に応じてその説
明を省略する。Hereinafter, a heterojunction field effect transistor according to the present invention will be described.
An embodiment applied to EMT will be described with reference to the drawings. In the following FIGS. 1 and 3, the same parts as in FIG. 6 are denoted by the same reference numerals, and the explanation thereof will be omitted as necessary.
まず本発明の第1実施例につき説明する。First, a first embodiment of the present invention will be described.
第1図に示すように、第1実施例によるHEMTにおい
ては、GaAs層2のうちのヘテロ接合9に隣接する部
分に二次元電子ガス層10を包含するように例えば深さ
1000人程度で深さ方向に不純物濃度が一定のn一層
2aが形成されていることを除いて、第6図に示す従来
のHEMTと同様な構成となっている。なおこのn一層
2aは、例えばMB2法やMOCVD法によりGaAs
層2をエピタキシャル成長させる際にSi等のn型不純
物をドーピングすることにより形成することが可能であ
る。As shown in FIG. 1, in the HEMT according to the first embodiment, the two-dimensional electron gas layer 10 is included in the portion of the GaAs layer 2 adjacent to the heterojunction 9, for example, at a depth of about 1000 layers. The structure is similar to that of the conventional HEMT shown in FIG. 6, except that an n layer 2a having a constant impurity concentration in the horizontal direction is formed. Note that this n layer 2a is made of GaAs by, for example, the MB2 method or the MOCVD method.
It can be formed by doping an n-type impurity such as Si when epitaxially growing layer 2.
上述のn一層2aにおける二次元電子ガス層10を除い
たキャリア濃度すなわち電子濃度N(に)(ただし、X
はヘテロ接合9からの深さ方向の距離)の分布プロファ
イルは、このn一層2a中の不純物濃度が深さ方向に一
定であるのに対応して、第2図に示すように矩形状とな
っている。すなわち、N (x)はXによらず一定とな
っている。このN (x)の値は例えば5 X I Q
”cs−”に選定することができ、これを面濃度N、
で表すと、n一層2aの深さを1000人−10−’c
mとした場合、N、 =5x I Q”X I O−’
=5X 10”elm−”となる。また第2図には二次
元電子ガス層10における電子濃度分布のプロファイル
も示してあり、既述のように二次元電子ガス層10の大
部分がヘテロ接合9から約100人以内の極めて狭い領
域に局在しているのに対応して、ペテロ接合10の近傍
においてピークを有する急峻なプロファイルとなってい
るのがわかる。この第1実施例によるHEMTにおいて
は、二次元電子ガス層10とN (x)で表されるn一
層2a中の電子とが動作に寄与し、前者は従来のHE
M Tにおけると同様な動作を、後者はGaAs F
E Tにおけると同様な動作をするので、結果として
HEMT動作にGaAs F E T動作が加わった
ような動作をすることになる。The carrier concentration in the above-mentioned n-layer 2a excluding the two-dimensional electron gas layer 10, that is, the electron concentration N(in) (however,
(distance in the depth direction from the heterojunction 9) has a rectangular distribution profile as shown in FIG. 2, corresponding to the fact that the impurity concentration in the n layer 2a is constant in the depth direction. ing. That is, N (x) is constant regardless of X. The value of this N (x) is, for example, 5 X I Q
"cs-" can be selected, and this can be set as surface concentration N,
Expressing this, the depth of n layer 2a is 1000 people-10-'c
If m, N, = 5x I Q"X I O-'
=5X 10"elm-". FIG. 2 also shows the profile of the electron concentration distribution in the two-dimensional electron gas layer 10, and as mentioned above, most of the two-dimensional electron gas layer 10 is located in an extremely narrow region within about 100 points from the heterojunction 9. It can be seen that there is a steep profile with a peak near the peterojunction 10, corresponding to the fact that it is localized at . In the HEMT according to the first embodiment, the two-dimensional electron gas layer 10 and the electrons in the n layer 2a represented by N (x) contribute to the operation, and the former is different from the conventional HEMT.
Similar operation as in M T, the latter is GaAs F
Since the operation is similar to that in ET, the result is an operation that is like adding GaAs FET operation to HEMT operation.
このように、上述の第1実施例によれば、GaAs層2
のうちのヘテロ接合9に隣接する部分にn一層2aを形
成しているので、このn一層2a中に存在する電子が二
次元電子ガス層10に加わり、従ってHEMTの動作に
寄与する電子の数をこの分だけ増大させることできる。In this way, according to the first embodiment described above, the GaAs layer 2
Since the n-layer 2a is formed in the portion adjacent to the heterojunction 9, the electrons present in the n-layer 2a are added to the two-dimensional electron gas layer 10, and therefore the number of electrons contributing to the operation of the HEMT is reduced. can be increased by this amount.
またこのため、ソース領域7及びドレイン領域8、従っ
てソース電極5及びドレイン電極6と二次元電子ガス層
10とのオーミック接触抵抗を低減することができる。Moreover, for this reason, the ohmic contact resistance between the source region 7 and the drain region 8, and therefore between the source electrode 5 and the drain electrode 6, and the two-dimensional electron gas layer 10 can be reduced.
さらに、ソース領域7とドレイン領域8との間にn一層
2aを設けているので、寄生抵抗、すなわちソース抵抗
R3及びドレイン抵抗R4を小さくすることができる。Furthermore, since the n layer 2a is provided between the source region 7 and the drain region 8, the parasitic resistances, that is, the source resistance R3 and the drain resistance R4 can be reduced.
また上述の第1実施例によるHEMTによれば、二次元
電子ガス層10によるHEMT動作にn一層2aから生
ずる電子によるGaAs F E T動作が加わる結
果、Vcs−In特性(ただし、Vasはゲート電圧、
■、はドレイン電流)としていわゆるリモート・カット
オフ特性を得ることができる。Further, according to the HEMT according to the first embodiment described above, as a result of adding the GaAs FET operation by electrons generated from the n layer 2a to the HEMT operation by the two-dimensional electron gas layer 10, the Vcs-In characteristic (where Vas is the gate voltage ,
(2) is the drain current), so-called remote cutoff characteristics can be obtained.
なおこの第1実施例によるHEMTをリニア回路に用い
る場合は、動作点で二次元電子ガス層10が支配的に動
作するようにn一層2aの不純物濃度及び深さ等を設計
することにより、動作点におけるg、の低下を実質的に
防止することができる。When the HEMT according to the first embodiment is used in a linear circuit, the operation can be controlled by designing the impurity concentration, depth, etc. of the n-layer 2a so that the two-dimensional electron gas layer 10 operates dominantly at the operating point. A decrease in g at the point can be substantially prevented.
さらにまた、GaAs層2のうちHEMTの特性を決定
する部分がn”層2aとなっているので、GaAsのエ
ピタキシャル成長を再現性良(行うことができ、従って
HEMTを再現性良く製造することが可能である。のみ
ならず、特に室温での用途に限定した場合、上述の第1
実施例によるHEMTは第6図に示す従来のHEMTに
比べてgo等の特性の劣化が少ないばかりでなく、特性
の温度依存性も小さい。Furthermore, since the part of the GaAs layer 2 that determines the characteristics of the HEMT is the n'' layer 2a, epitaxial growth of GaAs can be performed with good reproducibility, and therefore HEMTs can be manufactured with good reproducibility. Not only that, but especially when limited to use at room temperature, the first
The HEMT according to the embodiment not only has less deterioration in characteristics such as go than the conventional HEMT shown in FIG. 6, but also has less temperature dependence of the characteristics.
上述の第1実施例によるHEMTは順HEMTと称され
ているものであるが、次にGaAs層とn−AlXGa
、−XAs層との積層順序を順HEMTとは逆にしたH
EMT、すなわち逆HEMTに本発明を適用した第2実
施例につき説明する。The HEMT according to the first embodiment described above is called a forward HEMT, and next, a GaAs layer and an n-AlXGa
, -H in which the stacking order with the XAs layer is reversed from that of the forward HEMT.
A second embodiment in which the present invention is applied to EMT, that is, reverse HEMT, will be described.
第3図に示すように、第2実施例によるHEMTにおい
ては、半絶縁性GaAs基板1上にアンドープのA1.
Ga、−、へS層11、n −A1. Ga1−、
As層3、n−−GaAs層12及びn”−GaAs層
13がMB2法またはMOCVD法等により順次エピタ
キシャル成長され、このn”−GaAs層13上にショ
ットキーゲート電極4、ソース電極5及びドレイン電極
6が形成されている。またこれらのソース電極5及びド
レイン電極6の下方には、AIX Ga+−x As層
11にまで達するソース領域7及びドレイン領域8が形
成されている。そして、n AIX Ga+−、As
層3とn”−GaAs層12とでヘテロ接合9が形成さ
れ、n” −GaAs層12のうちのヘテロ接合9に隣
接する部分に二次元電子ガス層10が形成されている。As shown in FIG. 3, in the HEMT according to the second embodiment, undoped A1.
Ga, -, to S layer 11, n -A1. Ga1-,
An As layer 3, an n--GaAs layer 12, and an n"-GaAs layer 13 are epitaxially grown in sequence by MB2 method or MOCVD method, and a Schottky gate electrode 4, a source electrode 5, and a drain electrode are formed on this n"-GaAs layer 13. 6 is formed. Furthermore, below the source electrode 5 and drain electrode 6, a source region 7 and a drain region 8 are formed that reach the AIX Ga+-x As layer 11. And n AIX Ga+-, As
A heterojunction 9 is formed between the layer 3 and the n''-GaAs layer 12, and a two-dimensional electron gas layer 10 is formed in a portion of the n''-GaAs layer 12 adjacent to the heterojunction 9.
ここで、半絶縁性GaAs基板1とn−AlXGa1−
KAs層3との間にアンドープのA1. Ga、−XA
s層11を形成したのは、半絶縁性GaAs基板1中に
も二次元電子ガス層10が形成されるのを防止するため
である。なおこの第2実施例によるHEMTにおけるX
方向の電子濃度N (x)の分布を第4図に示す。Here, semi-insulating GaAs substrate 1 and n-AlXGa1-
An undoped A1. Ga, -XA
The reason why the s-layer 11 was formed is to prevent the two-dimensional electron gas layer 10 from being formed also in the semi-insulating GaAs substrate 1. Note that X in the HEMT according to this second embodiment
FIG. 4 shows the distribution of the electron concentration N (x) in the direction.
上述の第2実施例による逆HEMTによれば、第1実施
例によるHEMTと同様な種々の利点に加えて次のよう
な利点がある。すなわち、この逆HEMTでは、動作点
を選ぶことにより、すなわち■。を大きくすることによ
り、フォワードAGC(automatic gain
control)がかかるような特性を実現すること
が可能であり、従って大きな入力信号に対しても出力の
ひずみが少なく、混変調にも強い。The reverse HEMT according to the second embodiment described above has the following advantages in addition to various advantages similar to those of the HEMT according to the first embodiment. That is, in this reverse HEMT, by selecting the operating point, that is, ■. By increasing forward AGC (automatic gain
Therefore, even with large input signals, the output has little distortion and is resistant to cross-modulation.
以上本発明を実施例につき説明したが、本発明は上述の
第1及び第2実施例に限定されるものではなく、本発明
の技術的思想に基づく種々の変形が可能である。例えば
、第1実施例におけるn一層2aの電子濃度N (x)
及び第2実施例におけるn−−GaAsJil 12の
電子濃度N (x)の分布プロファイルは第2図及び第
4図に示すプロファイルに限定されるものではなく、必
要に応じて変更可能である。例えば、第2図に示すプロ
ファイルの代わりに第5図に示すようなN+(x)また
はNz(x)で表されるプロファイルとすることが可能
である。またn一層2aまたはn−−GaAs層12に
おける電子の面濃度N、は必要に応じて種々の値とする
ことが可能であるが、1×10目〜I X 10 ”o
n−”の範囲内の値とするのが好ましい。Although the present invention has been described above with reference to embodiments, the present invention is not limited to the above-described first and second embodiments, and various modifications can be made based on the technical idea of the present invention. For example, the electron concentration N (x) of the n layer 2a in the first embodiment
The distribution profile of the electron concentration N (x) of the n--GaAsJil 12 in the second embodiment is not limited to the profiles shown in FIGS. 2 and 4, and can be changed as necessary. For example, instead of the profile shown in FIG. 2, it is possible to use a profile represented by N+(x) or Nz(x) as shown in FIG. Further, the surface concentration N of electrons in the n layer 2a or the n--GaAs layer 12 can be set to various values as necessary,
It is preferable to set the value within the range of n-''.
さらに上述の2つの実施例においては、GaAs −A
IGaAsヘテロ構造に本発明を適用した場合につき説
明したが、他の種類のヘテロ構造、例えばGa1nAs
−AIInAsヘテロ構造にも本発明を適用することが
可能である。Furthermore, in the above two embodiments, GaAs-A
Although the present invention is applied to an IGaAs heterostructure, it can be applied to other types of heterostructures, such as Ga1nAs.
The present invention can also be applied to -AIInAs heterostructures.
本発明に係るヘテロ接合電界効果トランジスタによれば
、二次元電子ガス層が形成される第1の半導体層の厚さ
方向の少なくとも一部分にn型領域を設けているので、
トランジスタの動作に二次元電子ガス層とこのn型領域
に存在する電子とを寄与させることができ、従ってこの
n型領域の不純物濃度分布を必要に応じて変えることに
よりトランジスタ特性の伝送特性を任意に制御すること
が可能である。また特に室温付近ではトランジスタ特性
の温度依存性が小さいのみならず、トランジスタを従来
に比べて再現性良く製造することが可能である。さらに
ソース及びドレインと二次元電子ガス層とのオーミック
接触抵抗や寄生抵抗を従来に比べて小さくすることが可
能である。According to the heterojunction field effect transistor according to the present invention, since the n-type region is provided in at least a portion in the thickness direction of the first semiconductor layer in which the two-dimensional electron gas layer is formed,
It is possible to make the two-dimensional electron gas layer and the electrons present in this n-type region contribute to the operation of the transistor, and therefore, by changing the impurity concentration distribution of this n-type region as necessary, the transmission characteristics of the transistor characteristics can be arbitrarily changed. It is possible to control the Furthermore, not only is the temperature dependence of transistor characteristics small, especially near room temperature, but it is also possible to manufacture transistors with better reproducibility than in the past. Furthermore, the ohmic contact resistance and parasitic resistance between the source and drain and the two-dimensional electron gas layer can be made smaller than in the past.
第1図は本発明の第1実施例によるHEMTを示す断面
図、第2図は第1図に示すHEMTにおけるX方向の電
子濃度分布を示すグラフ、第3図は本発明の第2実施例
によるHEMTを示す断面図、第4図は第3図に示すH
EMTにおけるX方向の電子濃度分布を示すグラフ、第
5図は本発明の変形例による電子濃度分布を示す第2図
と同様なグラフ、第6図は従来のHEMTを示す断面図
である。゛
なお、図面に用いた符号において、
1−−−−−−−−−−−−−−−−〜−・半絶縁性G
aAs基板2−・−一−−−−−−−−−・−・・・−
GaAs層’l a −−−−−−−−−−−−−−−
n一層3−−−−−−−−−−−−−−−=−n A
IX Ga1−x As層4−・−・−・−・−・・・
・・・ショットキーゲート電極5・−−−−−−−−−
−−・−・−ソース電極6・−・−・・−・・−・−−
−−一・ドレイン電極9・−−−−−−−−−−−−−
・−・−・・ヘテロ接合10・・−・・・−・−−−−
−・−・二次元電子ガス層12−・−==−−−−−−
−−−−n −−GaAs層である。FIG. 1 is a cross-sectional view showing the HEMT according to the first embodiment of the present invention, FIG. 2 is a graph showing the electron concentration distribution in the X direction in the HEMT shown in FIG. 1, and FIG. 3 is the second embodiment of the present invention. FIG. 4 is a cross-sectional view showing the HEMT according to FIG.
FIG. 5 is a graph showing the electron concentration distribution in the X direction in the EMT. FIG. 5 is a graph similar to FIG. 2 showing the electron concentration distribution according to a modification of the present invention. FIG. 6 is a cross-sectional view showing the conventional HEMT.゛In addition, in the symbols used in the drawings,
aAs substrate 2--1------------
GaAs layer'l a -------------
n 1 layer 3------------=-n A
IX Ga1-x As layer 4-・-・--・-・-...
...Schottky gate electrode 5・---------
−−・−・−Source electrode 6・−・−・・−・・−・−−
−−1・Drain electrode 9・−−−−−−−−−−−−
・−・−・Heterojunction 10・・−・−・−−−−
−・−・Two-dimensional electron gas layer 12 −・−==−−−−−−
-----n --GaAs layer.
Claims (1)
第1の半導体層とヘテロ接合を形成している第2の半導
体層と、 上記第1の半導体層のうちの上記ヘテロ接合に隣接する
部分に形成されている二次元電子ガス層とをそれぞれ具
備するヘテロ接合電界効果トランジスタにおいて、 上記第1の半導体層の厚さ方向の少なくとも一部分にn
型領域を設けたことを特徴とするヘテロ接合電界効果ト
ランジスタ。[Scope of Claims] A first semiconductor layer; a second semiconductor layer provided substantially in contact with the first semiconductor layer and forming a heterojunction with the first semiconductor layer; and a two-dimensional electron gas layer formed in a portion of the first semiconductor layer adjacent to the heterojunction, at least a portion of the first semiconductor layer in the thickness direction. ni n
A heterojunction field effect transistor characterized by providing a type region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4519185A JPS61203683A (en) | 1985-03-07 | 1985-03-07 | Hetero junction field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4519185A JPS61203683A (en) | 1985-03-07 | 1985-03-07 | Hetero junction field effect transistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61203683A true JPS61203683A (en) | 1986-09-09 |
Family
ID=12712372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4519185A Pending JPS61203683A (en) | 1985-03-07 | 1985-03-07 | Hetero junction field effect transistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61203683A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175782A (en) * | 2005-12-13 | 2013-09-05 | Cree Inc | Semiconductor devices including implanted regions and protective layers, and method of forming the same |
-
1985
- 1985-03-07 JP JP4519185A patent/JPS61203683A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175782A (en) * | 2005-12-13 | 2013-09-05 | Cree Inc | Semiconductor devices including implanted regions and protective layers, and method of forming the same |
US9318594B2 (en) | 2005-12-13 | 2016-04-19 | Cree, Inc. | Semiconductor devices including implanted regions and protective layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2581452B2 (en) | Field effect transistor | |
US5300795A (en) | GaAs FET with resistive AlGaAs | |
JP2801624B2 (en) | Heterojunction bipolar transistor | |
JP3449116B2 (en) | Semiconductor device | |
US5952672A (en) | Semiconductor device and method for fabricating the same | |
JPH05160161A (en) | High electron mobility transistor | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
US5650642A (en) | Field effect semiconductor device | |
US5847414A (en) | Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride | |
US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
JP2758803B2 (en) | Field effect transistor | |
US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
JPS61203683A (en) | Hetero junction field effect transistor | |
JP3588988B2 (en) | Semiconductor device | |
JP2723901B2 (en) | Semiconductor device and its application circuit | |
US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
JP2980630B2 (en) | Compound semiconductor device | |
JP2728481B2 (en) | Ultra-high frequency high electron mobility transistor | |
JPH0793323B2 (en) | Field effect transistor | |
JP2564296B2 (en) | Semiconductor device | |
JPH036029A (en) | Modulation doping heterojunction field-effect transistor | |
JPS63236358A (en) | Semiconductor device | |
JP2800457B2 (en) | Semiconductor device | |
JPH0156544B2 (en) | ||
JPH04199644A (en) | Semiconductor device |