JPS61199397A - Loop circuit for channel - Google Patents

Loop circuit for channel

Info

Publication number
JPS61199397A
JPS61199397A JP3962185A JP3962185A JPS61199397A JP S61199397 A JPS61199397 A JP S61199397A JP 3962185 A JP3962185 A JP 3962185A JP 3962185 A JP3962185 A JP 3962185A JP S61199397 A JPS61199397 A JP S61199397A
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
loop circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3962185A
Other languages
Japanese (ja)
Inventor
Shoichi Abe
正一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3962185A priority Critical patent/JPS61199397A/en
Publication of JPS61199397A publication Critical patent/JPS61199397A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a loop circuit with small power consumption regardless of the source voltage of the channel by limiting the value of current flowing through the lines to a prescribed value and less when the voltage between the lines is below a specified voltage and by releasing the limitation when the voltage once exceeds the specified voltage, and thereby maintaining an approximately constant resistance. CONSTITUTION:In case the voltage between the signal line 100 and 200 rises, the base voltage of a transistor Q0 is limited by a reference diode ZD1, and the current of the transistor Q0 is also limited. That is, the loop circuit is limited in a state of the first limit-current. When a voltage lifting power source is connected between the signal lines 100 and 200 and the voltage between the two exceeds the specified value, a current flows through a reference diode ZD0 and a resistor R2, and a current is supplied to the base electrode of a transistor Q1 turning the transistor Q1 on. Consequently, the base voltage of the transistor Q0 is determined by resistors R0 and R1, and the current that flows through the transistor Q1. That is, the current flowing in the loop circuit is released from the limit.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電話交換機の間を接続するアナログ信号用の
通話路回路、特にトランク回路に用いる通話路用ループ
回路に関する。さらに詳しくは、交流信号に対しては高
インピーダンスであり、直流信号に対しては低抵抗であ
る通話用ループ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a communication path circuit for analog signals connecting between telephone exchanges, and particularly to a communication path loop circuit used in a trunk circuit. More specifically, the present invention relates to a communication loop circuit that has high impedance for AC signals and low resistance for DC signals.

〔概要〕〔overview〕

本発明は、交流信号に対しては高インピーダンスであり
、直流信号に対しては低抵抗である通話用ループ回路に
おいて、 入力される電圧が通常の状態で基準電圧以下のときには
電流を制限し、この電圧がBB主電源使用その他により
一度基準電圧以上になったときには電流の制限を解除し
て定抵抗特性を示す回路構成にするごとにより、 通話路用ループ回路の消費電力を低減するものである。
The present invention limits the current when the input voltage is below a reference voltage under normal conditions in a communication loop circuit that has high impedance for AC signals and low resistance for DC signals. Once this voltage exceeds the reference voltage due to use of the BB main power supply or other reasons, the current restriction is removed and the circuit configuration exhibits constant resistance characteristics, thereby reducing the power consumption of the loop circuit for the communication path. .

〔従来の技術〕[Conventional technology]

第2図は、第一の従来例通話路用ループ回路の回路図を
示す。
FIG. 2 shows a circuit diagram of a first conventional speech path loop circuit.

この従来例では、通話路用ループ回路(以下単にループ
回路という)は、交流信号に対しては高インピーダンス
であり、直流信号に対しては440Ω程度の、特殊な通
話路用のリレーLを用い、回線に接続された信号線10
0および200の間を接続していた。このリレーLには
、並列にバリスタ■を接続し、端子A、Bに回線を介し
て接続される対向装置での直流切断時の接点保護を行っ
ていた。
In this conventional example, the loop circuit for the communication path (hereinafter simply referred to as the loop circuit) uses a special relay L for the communication path, which has a high impedance for AC signals and about 440Ω for DC signals. , signal line 10 connected to the line
It connected between 0 and 200. A varistor (2) was connected in parallel to this relay L to protect the contacts when DC is cut off in a counter device connected to terminals A and B via a line.

端子A、Bからの直流電流は、直流遮断用コンデンサC
01C1で遮断している。
DC current from terminals A and B is connected to DC interrupting capacitor C.
It is shut off with 01C1.

第3図は、第二の従来例通話路用ループ回路の回路図を
示す。
FIG. 3 shows a circuit diagram of a second conventional speech path loop circuit.

この例では、上述の第一の従来例のりレーLの代わりに
電子回路を用い、i−ランジスタQOにより交流高イン
ピーダンス、直流低抵抗を実現している。
In this example, an electronic circuit is used in place of the relay L of the first conventional example described above, and high AC impedance and low DC resistance are realized by the i-transistor QO.

ダイオードDO−03は、信号線100.200の直流
 ゛電圧の極性が反転しても、トランジスタ00に対し
て同一方向の電流を流すための整流回路を構成している
。すなわち、信号線100からの電流を、ダイオードD
O、トランジスタ00、抵抗R7およびダイオードD3
を通って信号線200に流し、信号線200からの電流
を、ダイオードD2、トランジスタQO1抵抗R7およ
びダイオードD1を通って信号線100に流す。
The diode DO-03 constitutes a rectifier circuit that allows current to flow in the same direction to the transistor 00 even if the polarity of the DC voltage on the signal line 100, 200 is reversed. In other words, the current from the signal line 100 is passed through the diode D.
O, transistor 00, resistor R7 and diode D3
The current from the signal line 200 is caused to flow into the signal line 100 through the diode D2, the transistor QO1 resistor R7, and the diode D1.

抵抗RIO、R11、R7、コンデンサCIOおよびト
ランジスタ00の定数を適正に選定することにより、第
一の従来例におけるリレーLと同等の特性、すなわち交
流高インピーダンス、直流低抵抗の特性を得ることがで
きる。
By appropriately selecting the constants of the resistors RIO, R11, R7, capacitor CIO, and transistor 00, it is possible to obtain the same characteristics as the relay L in the first conventional example, that is, the characteristics of high AC impedance and low DC resistance. .

定電圧ダイオードZD10は、ループ回路に流れる電流
を制御するためのものである。ループ回路の直流電流が
多くなると、抵抗R7に加わる電圧が大きくなり、トラ
ンジスタQOのベース電圧を上昇させる。定電圧ダイオ
ードZ010は、このベース電圧を一定の電圧に保ち、
ループ回路に流れる電流を制御することができる。した
がって、この定電圧ダイオードZD40は、信号線10
0.200間に異常な電圧が印加された場合に、トラン
ジスタ00に過大な電流が流れることを防ぎ、トランジ
スタQOの破壊を防止する。
The constant voltage diode ZD10 is for controlling the current flowing through the loop circuit. When the DC current in the loop circuit increases, the voltage applied to the resistor R7 increases, increasing the base voltage of the transistor QO. The constant voltage diode Z010 keeps this base voltage at a constant voltage,
The current flowing through the loop circuit can be controlled. Therefore, this constant voltage diode ZD40 is connected to the signal line 10.
When an abnormal voltage between 0.200 and 0.200 is applied, excessive current is prevented from flowing through the transistor 00, and destruction of the transistor QO is prevented.

しかし、このループ回路を流れる電流の増加が制限され
るため、信号線100.200の線路条件の違いにより
ループ回路に加わる電圧は、そのままトランジスタ00
のコレクタ、エミッタ間に加わる。
However, since the increase in the current flowing through this loop circuit is limited, the voltage applied to the loop circuit due to the difference in the line conditions of the signal lines 100 and 200 is directly applied to the transistor 00.
It is added between the collector and emitter of.

このため、トランジスタ00に印加される電力が増大し
てしまう。
Therefore, the power applied to the transistor 00 increases.

ここで、ループ回路の消費電力について説明する。Here, the power consumption of the loop circuit will be explained.

第4図はループ回路の使用例を示す図である。FIG. 4 is a diagram showing an example of use of the loop circuit.

交換機の人カドランク3の電源5は、リレー4および信
号線101.201を介して、交換機の出カドランク1
に備えられたループ回路2に、電流■1を供給する。電
源5の電圧は48Vであり、リレー4の抵抗値は440
Ωである。
The power supply 5 of the mandrel rank 3 of the exchange is connected to the output rank 1 of the exchange via the relay 4 and the signal line 101.201.
A current (1) is supplied to the loop circuit 2 provided in the circuit. The voltage of power supply 5 is 48V, and the resistance value of relay 4 is 440
It is Ω.

第一の従来例、すなわちリレーLを用いた場合のループ
回路2の消費電力W、は、信号′!ffA101.20
1の線路抵抗RLを0Ωとすると、W、−リレーLの抵
抗×(線路電流IL)2となる。ここで線路電流■、は
、 リレー4の抵抗+リレーLの抵抗 なので、 =1.31 [W)           −曲(1)
′となる。
The power consumption W of the loop circuit 2 in the first conventional example, that is, when the relay L is used, is the signal '! ffA101.20
If line resistance RL of 1 is 0Ω, then W, -resistance of relay L x (line current IL)2. Here, the line current ■ is the resistance of relay 4 + the resistance of relay L, so = 1.31 [W] - song (1)
'.

次に、第二の従来例を用いた場合のループ回路2の消費
電力W2を求める。ループ回路2を流れる電流を30m
Aに制限した場合には、消費電力w2は、 W2−電源5の電圧X線路電流■。
Next, the power consumption W2 of the loop circuit 2 when using the second conventional example is determined. The current flowing through loop circuit 2 is 30 m.
When limited to A, the power consumption w2 is: W2 - voltage of power supply 5 x line current ■.

−(線路電流IL)2×リレー4の抵抗−48X0.0
3−(0,03)2X440−1.444 〔W〕  
      −曲−(2)となる。
- (line current IL) 2 x resistance of relay 4 - 48 x 0.0
3-(0,03)2X440-1.444 [W]
-Song-(2).

このように、第二の従来例は、第一の従来例に比較して
消費電力が約80%となる。すなわち、線路電流を制限
したことにより、ループ回路2の消費電力を削減するこ
とができる。
In this way, the second conventional example consumes approximately 80% less power than the first conventional example. That is, by limiting the line current, the power consumption of the loop circuit 2 can be reduced.

以上の説明は、信号線1.01.20+の線路抵抗RL
が小さい場合であるが、線路抵抗R,が大きい場合には
、増圧電源6(BB主電源を用いてJ話路回路に電流を
供給することが一般的である。この場合のループ回路2
の消費電力について説明する。
The above explanation is based on the line resistance RL of the signal line 1.01.20+.
is small, but when the line resistance R is large, it is common to use the booster power supply 6 (BB main power supply to supply current to the J channel circuit. In this case, the loop circuit 2
The power consumption will be explained below.

線路抵抗R,が、増圧電源6を用いる限界抵抗となる1
200Ωの場合を例に説明する。電源5および増圧電源
6による電源電圧は98Vである。この場合には、第一
の従来例を用いたループ回路2の消費電力W、は、 W、−リレーLの抵抗×(線路電流1.、)”−−−−
(3+ であり、線路電流■1が、 ■、− 電源電圧 リレー4の抵抗子線路抵抗RL +リレーLの抵抗であ
るので、 #0.977  CW:l         −m−−
−(3)’となる。
The line resistance R, becomes the limit resistance using the booster power supply 61
The case of 200Ω will be explained as an example. The power supply voltage from the power supply 5 and the booster power supply 6 is 98V. In this case, the power consumption W of the loop circuit 2 using the first conventional example is W, - resistance of relay L x (line current 1.)''
(3+, and line current ■1 is ■, - resistor line resistance RL of power supply voltage relay 4 + resistance of relay L, so #0.977 CW: l -m--
-(3)'.

第二の従来例を用いたループ回路2の消費電力W4は、 W4−電源電圧X線路電流I。The power consumption W4 of the loop circuit 2 using the second conventional example is: W4 - Supply voltage x line current I.

−(線路電流IL)2XすL・−4の抵抗=98X0.
03−0.032X440’−2,544(W)   
       −+41となる。
-(Line current IL) 2X L・-4 resistance = 98X0.
03-0.032X440'-2,544(W)
-+41.

このように、第二の従来例は、第一の従来例に比較して
消費電力が約260%となる。すなわち、増圧電源6を
用いた場合には、線路電流を制限したことにより、ルー
プ回路2の消費電力が増大する。
In this way, the second conventional example consumes approximately 260% more power than the first conventional example. That is, when the boosted power supply 6 is used, the power consumption of the loop circuit 2 increases due to the line current being limited.

このように、従来のループ回路では、増圧電源を用いな
い場合と増圧電源を用いた場合との一方の場合に、消費
電力が増大する欠点があった。
As described above, the conventional loop circuit has the disadvantage that power consumption increases either when the boosted power supply is not used or when the boosted power supply is used.

本発明は、通話路の電源電圧に関わらず消費電力の少な
い通話路用ループ回路を提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a loop circuit for a communication path that consumes less power regardless of the power supply voltage of the communication path.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の通話路用ループ回路は、電話交換機の間の二つ
の回線に接続され、交流信号に対しては高インピーダン
スであり、直流信号に対しては低抵抗である通話路用ル
ープ回路において、上記二つの回線の間の電圧が所定の
電圧以下の場合にはこの回線を流れる電流を所定の値以
下に制限する手段と、上記二つの回線の間の電圧が一旦
所定の電圧を越えたときには上記開平する手段による制
限を解除してほぼ一定の抵抗値を保つ手段とを備えたこ
とを特徴とする。
The loop circuit for a communication path of the present invention is connected to two lines between telephone exchanges, and has a high impedance for AC signals and a low resistance for DC signals. means for limiting the current flowing through the line to below a predetermined value when the voltage between the two lines is below a predetermined voltage; The present invention is characterized in that it includes means for releasing the restriction caused by the square rooting means and maintaining a substantially constant resistance value.

〔作用〕[Effect]

本発明の通話路用ループ回路は、−48V電源の回線に
対しては電流制限を行い、増圧電源を接続した回線に対
しては定抵抗となる。電流制限を行うモードと定抵抗と
なるモードは、自動的に切り換えられる。
The communication line loop circuit of the present invention limits the current for the -48V power supply line, and provides constant resistance for the line connected to the boosted power supply. The current limiting mode and constant resistance mode are automatically switched.

〔実施例〕〔Example〕

第1図は本発明実施例通話路用ループ回路の回路図であ
る。
FIG. 1 is a circuit diagram of a communication path loop circuit according to an embodiment of the present invention.

ダイオードDoのアノード端子およびダイオードDIの
カソード端子は、信号線100に接続される。
The anode terminal of the diode Do and the cathode terminal of the diode DI are connected to the signal line 100.

ダイオードDoのカソード端子は、ダイオードD2のカ
ソード端子に接続され、ダイオードDIのアノード端子
は、ダイオードD3のアノード端子に接続される。ダイ
オードD2のアノード端子およびダイオードD3のカソ
ード端子は、信号線200に接続される。
The cathode terminal of diode Do is connected to the cathode terminal of diode D2, and the anode terminal of diode DI is connected to the anode terminal of diode D3. The anode terminal of diode D2 and the cathode terminal of diode D3 are connected to signal line 200.

ダイオードDOのカソード端子とダイオ−)・D2のカ
ソード端子との接続点は、抵抗1?oの一端、定電圧ダ
イオードZDOのカソード端子およびトランジスタQO
のコレクタ端子に接続される。抵抗ROの他端は、抵抗
V1の一端、定電圧ダイオードZD] のカソード端子
、抵抗R3の一端、コンデンサC3の一方の電極および
定電圧ダイオードZD2のカソード端子に接続される。
The connection point between the cathode terminal of diode DO and the cathode terminal of diode D2 is resistor 1? one end of o, the cathode terminal of the constant voltage diode ZDO, and the transistor QO
Connected to the collector terminal of The other end of the resistor RO is connected to one end of the resistor V1, the cathode terminal of the constant voltage diode ZD], one end of the resistor R3, one electrode of the capacitor C3, and the cathode terminal of the constant voltage diode ZD2.

定電圧ダイオードZDOのアノード端子は、抵抗R2の
一端に接続される。定電圧ダイオードZD2のアノード
端子は、トランジスタQOのヘース端子に接続される。
The anode terminal of the constant voltage diode ZDO is connected to one end of the resistor R2. The anode terminal of the constant voltage diode ZD2 is connected to the heath terminal of the transistor QO.

トランジスタQOのエミッタ端子は抵抗R7の一端に接
続される。抵抗R1の他端は、トランジスタ旧のコレク
タ端子と抵抗R4の一端とに接続される。抵抗R4の他
端は、トランジスタ02のヘース端子に接続される。抵
抗R2の他端は、トうンジスタ01のコレクタ端子、抵
抗R6の一端、コンデンサC2の一方の電極および抵抗
R5の一端に接続される。定電圧ダイオードZD1のア
ノード端子、抵抗R3の他端および抵抗R5の他端は、
トランジスタ02のコレクタ端子に接続される。トラン
ジスタQ1のエミッタ端子、抵抗R6の他端、コンデン
サC2の他方の電極、トランジスタロ2のエミ7り端子
、コンデンサC3の他方の電極および抵抗R7の他端は
、ダイオードD1のアノード端子とダイオードD3のア
ノード端子との接続点に接続される。
The emitter terminal of transistor QO is connected to one end of resistor R7. The other end of the resistor R1 is connected to the collector terminal of the old transistor and one end of the resistor R4. The other end of the resistor R4 is connected to the base terminal of the transistor 02. The other end of the resistor R2 is connected to the collector terminal of the transistor 01, one end of the resistor R6, one electrode of the capacitor C2, and one end of the resistor R5. The anode terminal of the constant voltage diode ZD1, the other end of the resistor R3, and the other end of the resistor R5 are
Connected to the collector terminal of transistor 02. The emitter terminal of the transistor Q1, the other end of the resistor R6, the other electrode of the capacitor C2, the emitter terminal of the transistor 2, the other electrode of the capacitor C3, and the other end of the resistor R7 are connected to the anode terminal of the diode D1 and the diode D3. is connected to the connection point with the anode terminal.

信号線100.200に一48Vの回線を接続した場合
について説明する。この場合には、信号線100上の接
点300を閉じると、三つの直流ループ回路が形成され
る。第一の直流ループ回路は、ダイオードDoまたはD
2、抵抗RO1砥抗R1、抵抗R4、トランジスタ02
のベース電極、トランジスタQ2のエミッタ電極、抵抗
R7およびダイオードD3またはDlにより形成される
。第二の直流ループ回路は、ダイオードDOまたはD2
、トランジスタ(10のコレクタ電極、トランジスタQ
Oのエミッタ電極、抵抗7およびダイオードD3または
Dlにより形成される。第三の直流ループ回路は、ダイ
オードDoまたはD2、抵抗RO1定電圧ダイオードZ
D2 、l−ランジスタQOのベース電極、抵抗R7お
よびダイオードD3またはDlにより形成される。ここ
で、主として電流が流れるのは、第二の直流ループ回路
である。
A case where a -48V line is connected to the signal lines 100 and 200 will be explained. In this case, when the contacts 300 on the signal line 100 are closed, three DC loop circuits are formed. The first DC loop circuit includes a diode Do or D
2, Resistor RO1 Grinding resistor R1, Resistor R4, Transistor 02
is formed by the base electrode of transistor Q2, the emitter electrode of transistor Q2, resistor R7 and diode D3 or Dl. The second DC loop circuit is a diode DO or D2
, transistor (10 collector electrodes, transistor Q
It is formed by an emitter electrode of O, a resistor 7 and a diode D3 or Dl. The third DC loop circuit includes a diode Do or D2, a resistor RO1, a constant voltage diode Z
D2, the base electrode of l-transistor QO, formed by resistor R7 and diode D3 or Dl. Here, current mainly flows through the second DC loop circuit.

トランジスタ01は、この状態ではオフ状態となってい
る。これは、トランジスタ01のベース電極にコンデン
サC2が接続されているため、トランジスタQ1がオン
になる前にトランジスタ02がオンになり、この状態が
保持されるからである。すなわら、抵抗R3、R5を経
由してトランジスタo1のベース電極に流れる電流によ
りトランジスタQ1がオンとなる前に、抵抗R1、R4
を経由してトランジスタ(]2の−・−スミ極に流れる
電流によりトランジスタQ2がオンとなり、このため、
トランジスタQ1のベース電極の電位が低いまま保持さ
れ、オフ状態が保持される。
Transistor 01 is in an off state in this state. This is because the capacitor C2 is connected to the base electrode of the transistor 01, so the transistor 02 is turned on before the transistor Q1 is turned on, and this state is maintained. That is, before the transistor Q1 is turned on by the current flowing to the base electrode of the transistor o1 via the resistors R3 and R5, the resistors R1 and R4
Transistor Q2 is turned on by the current flowing through the -...- sumi pole of transistor (]2, and therefore,
The potential of the base electrode of transistor Q1 is maintained low, and the off state is maintained.

この状態では、信号′+fA100と信号線200との
間の電圧が1昇した場合には、定電圧ダイオードZDI
によりトランジスタQOのベース電圧が制限され、さら
にトランジスタ00のコレクタ電流が制限される。すな
わち、ループ回路が第一の制限電流に制限された状態と
なる。
In this state, if the voltage between the signal '+fA100 and the signal line 200 increases by 1, the constant voltage diode ZDI
This limits the base voltage of transistor QO, and further limits the collector current of transistor 00. That is, the loop circuit enters a state where the current limit is limited to the first limit current.

次に、信号線100.200に増圧電源が接続された場
合について説明する。信号線100.200の間の電圧
が所定の値を越えると、定電圧ダイオードZDOおよび
抵抗R2に電流が流れ、トランジスタo1のベース電極
に電流が供給される。これにより、トランジスタ旧がオ
ンとなる。トランジスタQ1がオンとなると、この1−
ランジスタQ1のコレクタ電圧が低下し、トランジスタ
02のベース電圧が低下する。ベース電圧の低下により
、トランジスタo2はオフとなる。これにより、トラン
ジスタQoのベース電圧が、抵抗RO,抵抗R1および
トランジスタ01を流れる電流により決定される。すな
わち、このループ回路に流れる電流の制限を解除する。
Next, a case will be described in which a booster power source is connected to the signal lines 100 and 200. When the voltage between the signal lines 100 and 200 exceeds a predetermined value, a current flows through the constant voltage diode ZDO and the resistor R2, and the current is supplied to the base electrode of the transistor o1. This turns on transistor OLD. When transistor Q1 turns on, this 1-
The collector voltage of transistor Q1 decreases, and the base voltage of transistor 02 decreases. Due to the drop in base voltage, transistor o2 is turned off. As a result, the base voltage of transistor Qo is determined by the current flowing through resistor RO, resistor R1, and transistor 01. That is, the restriction on the current flowing through this loop circuit is released.

抵抗R11に並列に接続された定電圧ダイオードZD1
が導通する電圧を、定電圧ダイオードZD2が導通ずる
電圧より高く設定しておけば、トランジスタQOを流れ
る電流を第二の制限電流に制限することができる。
Constant voltage diode ZD1 connected in parallel to resistor R11
By setting the voltage at which the constant voltage diode ZD2 conducts to be higher than the voltage at which the constant voltage diode ZD2 conducts, the current flowing through the transistor QO can be limited to the second limit current.

この第二の制限電流を、異常な電圧に対する制限用とし
、通常は制限されないように定電圧ダイオードZD1、
ZD2の値を設定すれば、このループ回路は定抵抗特性
を示す。
This second limiting current is used for limiting abnormal voltages, and the constant voltage diode ZD1,
If the value of ZD2 is set, this loop circuit exhibits constant resistance characteristics.

ここで、トランジスタQ1がオン、トランジスタQ2が
オフ、定電圧ダイオードZDIが導通していないとする
。このとき、l・ランジスタQOのベース電極には、定
電圧ダイオード’ZD2で制限される電流が流れる。し
たがって、定電圧ダイオードZDIが導通していたとき
より大きな電流が、トランジスタQOのベース電極に流
れ、さらにトランジスタQOのコレクタ電極にも大きな
電流が流れる。このため、定電圧ダイオードZD1が導
通しなくなることがある。このため、定電圧ダイオード
ZD1が瞬間導通したことを記憶する必要、すなわちト
ランジスタ01のオン状態を保持する必要がある。
Here, it is assumed that the transistor Q1 is on, the transistor Q2 is off, and the constant voltage diode ZDI is not conductive. At this time, a current limited by the constant voltage diode 'ZD2 flows through the base electrode of the l transistor QO. Therefore, a larger current flows to the base electrode of the transistor QO than when the constant voltage diode ZDI is conductive, and a larger current also flows to the collector electrode of the transistor QO. Therefore, the constant voltage diode ZD1 may become non-conductive. Therefore, it is necessary to remember that the constant voltage diode ZD1 is momentarily conductive, that is, it is necessary to maintain the on state of the transistor 01.

このように、本発明の1JT1話路用ループ回路は、−
48V電源の回線に対しては電流制限を行い、増圧電源
を接続した回線に対しては定抵抗特性を示す。電流制限
を行うモードと定抵抗特性を示すモードとは自動的に切
り替わる。これにより、−48■の回線に対しては電流
を制限し、増設電源が接続されたときには一定の抵抗値
を示す。したがって、本発明の通話路用ループ回路の消
費電力は、−48Vの回線に対しては(2)弐に従い、
増設電源を接続したときには(3)弐に従う。したがっ
て、常に消費電力を最低の状態に保つことができる。
In this way, the loop circuit for 1JT1 channel of the present invention is -
Current is limited for the 48V power supply line, and constant resistance characteristics are shown for the line connected to the boosted power supply. The current limiting mode and the constant resistance characteristic mode are automatically switched. As a result, the current is limited for the -48■ line, and a constant resistance value is exhibited when the additional power supply is connected. Therefore, the power consumption of the loop circuit for the communication line of the present invention is according to (2) 2 for a -48V line.
When connecting an additional power supply, follow (3) 2. Therefore, power consumption can always be kept at the lowest level.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の通話路用ループ回路は、
増圧電源を接続した場合にも接続しない場合にも、常に
消費電力を最低の状態に保つことができる。したがって
、高密度実装における発熱量を減少させることができ、
回路構成品、特に半真体部品の信頼性を保障するうえて
大きな効果がある。
As explained above, the communication path loop circuit of the present invention has the following features:
Power consumption can always be kept at the lowest level whether the booster power source is connected or not. Therefore, the amount of heat generated in high-density packaging can be reduced.
This has a great effect on ensuring the reliability of circuit components, especially semi-solid components.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例通話路用ループ回路の回路図。 第2図は従来例通話路用ループ回路の回路図。 第3図は従来例通話路用ループ回路の回路図。 第4図はループ回路の使用例を示す図。 DOlDI、D2、D3、Dlo ・・・ダイオード、
ROlRl、R2、R3、R4、R5、R6、R7、R
IOlRll・・・抵抗、ZDOlZDI、Zn2 、
ZDIO・・・定電圧ダイオード、QOlol、02・
・・トランジスタ、GO,CI・・・直流遮断用コンデ
ンサ、C2、C3、CIO・・・コンデンサ、L・・・
リレー、■・・・バリスタ、1・・・出カドランク、2
・・・ループ回路、3・・・入カドランク、4・・・リ
レー、5・・・電源、6・・・増圧電源、100.10
1.200.201・・・信号線。
FIG. 1 is a circuit diagram of a communication path loop circuit according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a conventional communication path loop circuit. FIG. 3 is a circuit diagram of a conventional communication path loop circuit. FIG. 4 is a diagram showing an example of how the loop circuit is used. DOLDI, D2, D3, Dlo...Diode,
ROlRl, R2, R3, R4, R5, R6, R7, R
IOlRll...Resistance, ZDOlZDI, Zn2,
ZDIO... Constant voltage diode, QOlol, 02.
...Transistor, GO, CI...DC cutoff capacitor, C2, C3, CIO...Capacitor, L...
Relay, ■... Ballista, 1... Output rank, 2
... Loop circuit, 3 ... Input crank, 4 ... Relay, 5 ... Power supply, 6 ... Boosting power supply, 100.10
1.200.201...Signal line.

Claims (1)

【特許請求の範囲】[Claims] (1)電話交換機の間の二つの回線に接続され、交流信
号に対しては高インピーダンスであり、直流信号に対し
ては低抵抗である通話路用ループ回路において、 上記二つの回線の間の電圧が所定の電圧以下の場合には
この回線を流れる電流を所定の値以下に制限する手段と
、 上記二つの回線の間の電圧が一旦所定の電圧を越えたと
きには上記制限する手段による制限を解除してほぼ一定
の抵抗値を保つ手段と を備えたことを特徴とする通話路用ループ回路。
(1) In a communication line loop circuit that is connected to two lines between telephone exchanges and has high impedance for AC signals and low resistance for DC signals, means for limiting the current flowing through this line to a predetermined value or less when the voltage is below a predetermined voltage; and once the voltage between the two lines exceeds a predetermined voltage, the limiting means is used to limit the current flowing through the line to a predetermined value or less. 1. A loop circuit for a communication path, comprising means for releasing the resistance value and maintaining a substantially constant resistance value.
JP3962185A 1985-02-28 1985-02-28 Loop circuit for channel Pending JPS61199397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3962185A JPS61199397A (en) 1985-02-28 1985-02-28 Loop circuit for channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3962185A JPS61199397A (en) 1985-02-28 1985-02-28 Loop circuit for channel

Publications (1)

Publication Number Publication Date
JPS61199397A true JPS61199397A (en) 1986-09-03

Family

ID=12558177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3962185A Pending JPS61199397A (en) 1985-02-28 1985-02-28 Loop circuit for channel

Country Status (1)

Country Link
JP (1) JPS61199397A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436255A (en) * 1987-07-31 1989-02-07 Fujitsu Ltd Feeding circuit
JPH03248662A (en) * 1990-02-27 1991-11-06 Fujitsu Ltd Feeder circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436255A (en) * 1987-07-31 1989-02-07 Fujitsu Ltd Feeding circuit
JPH03248662A (en) * 1990-02-27 1991-11-06 Fujitsu Ltd Feeder circuit
JP2656131B2 (en) * 1990-02-27 1997-09-24 富士通株式会社 Power supply circuit

Similar Documents

Publication Publication Date Title
US5087871A (en) Power supply with inrush current limiter
US7038522B2 (en) System and method for redundant power supply connection
JPH0769749B2 (en) DC power supply circuit
WO1984002622A1 (en) Comparator circuit having reduced input bias current
WO2024055869A1 (en) Current compensation circuit, quasi-resonant power supply, and charging device
CN109347466B (en) Switching circuit and electronic equipment
JP2009104455A (en) Clamp circuit, overvoltage protection circuit using the same, and electronic equipment using the same
US6069950A (en) Dual-limit current-limiting battery-feed circuit for a digital line
JPS61199397A (en) Loop circuit for channel
US4816740A (en) Mode optimized D.C. power supply
JP2611859B2 (en) Power output cutoff device
JPH05244736A (en) Power supply apparatus
CN213341997U (en) Fool-proof circuit for power supply, electronic equipment and power line
CN218771305U (en) Anti-reverse connection circuit with overvoltage protection function
US4445160A (en) Fault-powered low-level voltage clamp circuit
CN216672838U (en) Input reverse connection circuit and device
JPH07297958A (en) Switch switchgear with supply circuit
SU993229A2 (en) Dc voltage stabilizer
JP2555789Y2 (en) Constant voltage power supply circuit
JPH0145153Y2 (en)
SU1700542A1 (en) Relay-pulse d c voltage stabilizer
JPH0229448Y2 (en)
JP2633455B2 (en) Short circuit protection system
CN111009955A (en) Dual-power supply circuit with protection
SU1081634A1 (en) D.c.voltage stabilizer