JPS61196470A - Power source supply circuit to delay circuit in video disk player - Google Patents

Power source supply circuit to delay circuit in video disk player

Info

Publication number
JPS61196470A
JPS61196470A JP3549885A JP3549885A JPS61196470A JP S61196470 A JPS61196470 A JP S61196470A JP 3549885 A JP3549885 A JP 3549885A JP 3549885 A JP3549885 A JP 3549885A JP S61196470 A JPS61196470 A JP S61196470A
Authority
JP
Japan
Prior art keywords
voltage
power source
delay circuit
transistor
stable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3549885A
Other languages
Japanese (ja)
Inventor
Junichi Takeda
純一 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Corp
Original Assignee
Asahi Kogaku Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kogaku Kogyo Co Ltd filed Critical Asahi Kogaku Kogyo Co Ltd
Priority to JP3549885A priority Critical patent/JPS61196470A/en
Publication of JPS61196470A publication Critical patent/JPS61196470A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To carry out satisfactorily a dropout compensation by feeding a constantly stable power source to a delay circuit using a CCD and removing a problem that a delay video signal is disturbed and an image quality is lowered by a variation of a power source voltage. CONSTITUTION:A forward lowering voltage of a diode 8 is denoted as VF and a zener voltage of a zener diode 9 as Vz, a voltage VB produced in a base of a transistor 5 becomes a stable voltage VF+Vz by an operation of the zener diode 9 and an operation of an integrator consisting of a resistance 6 and a capacitor 10. Since a voltage VBE between the base and an emitter of the transistor 5 is almost the same as VF, a voltage VE produced in the emitter of the transistor 5 becomes VB-VBE=Vz=+6, even if noise is mounted on a power source +12V, +6V stable in a floating condition is formed. Similar ly, from the power source -12V, also a stable -6V is formed and a delay circuit 3 receives no influence of the noise and can supply a stabled delay video signal.

Description

【発明の詳細な説明】 a、技術分野 本発明は、ビデオディスクプレーヤにおけるドロップア
ウト補償手段としてCCDを用いた遅延回路を使う場合
の電源供給回路の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION a. Technical Field The present invention relates to an improvement in a power supply circuit when a delay circuit using a CCD is used as dropout compensation means in a video disc player.

b、従来技術及びその問題点 一般に、ビデオディスクにキズ、ヨゴレ等があると信号
の欠落(ドロップアウト)が生じ良好な画質が得られな
いため、ビデオディスクプレーヤにはドロップアウト補
償手段が設けられている。
b. Prior art and its problems In general, if a video disc has scratches, dirt, etc., signal dropouts (dropouts) occur and good image quality cannot be obtained, so video disc players are provided with dropout compensation means. ing.

このドロップアウト補償手段としては、第3図に示すよ
うにディスクからの検出信号のドロップアウトを検出す
る検出回路lと、復調器2を介して出力された復調ビデ
オ信号を水平走査期間(IH)遅らせる遅延回路3と、
前記検出回路1の出力によって復調ビデオ信号を遅延回
路3に入力させるか否かを切換えるスイッチ4とを備え
、LHの時間差ではビデオ信号が殆ど変わらないことを
利用してドロップアウト区間の信号をIH前の信号と入
れ替えることにより、ドロップアウトによる乱れのない
画質を得られるようにしたものが実用化されている。こ
の種のドロップアウト補償手段において、遅延回路3に
はCCDが用いられることが多いが、CCDは電源電圧
変動に弱く、第4図に示す従来例のように遅延回路3に
電源電圧を直接掛ける構成では、スイッチングレギュレ
ータ。
As shown in FIG. 3, this dropout compensation means includes a detection circuit 1 for detecting a dropout of a detection signal from the disk, and a demodulated video signal outputted via a demodulator 2 during a horizontal scanning period (IH). a delay circuit 3 for delaying the delay;
A switch 4 is provided for switching whether or not to input the demodulated video signal to the delay circuit 3 according to the output of the detection circuit 1, and by utilizing the fact that the video signal hardly changes with the LH time difference, the signal in the dropout section is input to the IH. A system has been put into practical use that allows image quality to be obtained without disturbances due to dropouts by replacing the previous signal. In this type of dropout compensation means, a CCD is often used for the delay circuit 3, but since the CCD is sensitive to power supply voltage fluctuations, the power supply voltage is directly applied to the delay circuit 3 as in the conventional example shown in FIG. The configuration is a switching regulator.

モータ駆動回路等により電源+L2Vにノイズが載ると
その影響がIH遅延させたビデオ信号に出てしまい、良
質な再生画像が得られないという問題があった。
When noise is added to the power supply +L2V due to a motor drive circuit or the like, the effect appears on the IH-delayed video signal, resulting in a problem in that a high-quality reproduced image cannot be obtained.

C0目 的 本発明は上述の点に鑑みてなされたものであり、CCD
を用いた遅延回路に安定した電源を供給する電源供給回
路を提供することを目的とする。
C0 Purpose The present invention has been made in view of the above-mentioned points.
The purpose of the present invention is to provide a power supply circuit that supplies stable power to a delay circuit using a delay circuit.

d、実施例の構成 以下1図面に基づいて本発明の詳細な説明する。d. Configuration of the embodiment The present invention will be described in detail below based on one drawing.

第1図及び第2図は本発明の実施例を示す回路図である
1 and 2 are circuit diagrams showing an embodiment of the present invention.

第1図において、電源+12Vはトランジスタ5のコレ
クタに接続されており、該トランジスタ5のベースと前
記電源+12Vの間には抵抗6が接続されている。前記
トランジスタ5のエミッタはCCDを用いた遅延回路3
に接続されている。
In FIG. 1, a +12V power supply is connected to the collector of a transistor 5, and a resistor 6 is connected between the base of the transistor 5 and the +12V power supply. The emitter of the transistor 5 is a delay circuit 3 using a CCD.
It is connected to the.

前記抵抗6とトランジスタ5のベースとの接続点7はダ
イオード8のアノードに接続され、該ダイオード8のカ
ソードはツェナー電圧6vのツェナーダイオード9のカ
ソードに接続されてツェナーダイオード9を介してGN
Dに接続されている。
A connection point 7 between the resistor 6 and the base of the transistor 5 is connected to the anode of a diode 8, and the cathode of the diode 8 is connected to the cathode of a Zener diode 9 with a Zener voltage of 6 V, and is connected to GN via the Zener diode 9.
Connected to D.

また、前記接続点7はコンデンサー10を介してGND
に接続され、該コンデンサーIOと前記抵抗6とによっ
て積分器を構成している。一方、電源−12Vはトラン
ジスタ11のコレクタに接続されており、該トランジス
タ11のベースと前記電源−12Vの間には抵抗12が
接続されている。
Further, the connection point 7 is connected to GND via a capacitor 10.
The capacitor IO and the resistor 6 constitute an integrator. On the other hand, the power supply -12V is connected to the collector of the transistor 11, and the resistor 12 is connected between the base of the transistor 11 and the power supply -12V.

前記トランジスタ11のエミッタはCCDを用いた遅延
回路3に接続されている。前記抵抗12とトランジスタ
11のベースとの接続点13はダイオード14のカソー
ドに接続され、該ダイオード14のアノードはツェナー
電圧6vのツェナーダイオード15のアノードに接続さ
れてツェナーダイオード15を介してGNDに接続され
ている。
The emitter of the transistor 11 is connected to a delay circuit 3 using a CCD. A connection point 13 between the resistor 12 and the base of the transistor 11 is connected to the cathode of a diode 14, and the anode of the diode 14 is connected to the anode of a Zener diode 15 with a Zener voltage of 6 V, and connected to GND via the Zener diode 15. has been done.

また、前記接続点13はコンデンサー16を介してGN
Dに接続され、該コンデンサー16と前記抵抗12とに
よって積分器を構成している。
Further, the connection point 13 is connected to GN via a capacitor 16.
D, and the capacitor 16 and the resistor 12 constitute an integrator.

第2図に示す本発明の第2実施例は、前記ダイオード8
のカソードをツェナー電圧12Vのツェナーダイオード
17のカソードに接続し、該ツェナーダイオード17の
アノードを前記ダイオード14のアノードに接続するこ
とにより、上記第1実施例のツェナーダイオード9及び
15を1個のツェナーダイオード17で代替したもので
ある。
A second embodiment of the present invention shown in FIG.
By connecting the cathode of the Zener diode 17 to the cathode of the Zener diode 17 with a Zener voltage of 12 V, and connecting the anode of the Zener diode 17 to the anode of the diode 14, the Zener diodes 9 and 15 of the first embodiment are combined into one Zener diode 17. This is replaced by a diode 17.

尚、他の構成は上記第1実施例と同じなので、同一符号
を付して説明を省略する。
It should be noted that the other configurations are the same as those of the first embodiment, so the same reference numerals are given and the explanation will be omitted.

e、実施例の作用 次に、上記構成の本発明実施例の作用を説明する。e. Effect of the embodiment Next, the operation of the embodiment of the present invention having the above configuration will be explained.

電源を図示しないスイッチングレギュレータを使って構
成したり、また電源に図示しない他の回路からのノイズ
のまわり込み等があると、電源+12Vにもノイズが載
ることになり、こうしてノイズのaらた電源+12Vが
トランジスタ5のコレクタと抵抗6とに加えられる。こ
こで、第1図におけるダイオード8の順方向降下電圧を
VF vツェナーダイオード9のツェナー電圧をVzと
すると、トランジスタ5のベースに現われる電圧VBは
ツェナーダイオード9の働きと抵抗6.コンデンサー1
0で構成される積分器の働きによって安定した電圧VF
 + V zとなる。トランジスタ5のベース・エミッ
タ間電圧VBI−はvFと殆ど等しいので、トランジス
タ5のエミッタに現われる電圧Vεは V+:= V B  V B E = V z = +
 6 Vとなり、電源+12Vにノイズが戟っていたと
してもこの電源+12Vに対してフローティング状態の
安定した+6■が作り出される。同様にして、電源−1
2Vからもこの電源−12Vに対してフローティング状
態の安定した一6vが作り出され、この+6vと一6v
を遅延回路3に掛けることにより遅延回路3はノイズの
影響を受けずに安定した遅延ビデオ信号を供給すること
ができる。
If the power supply is configured using a switching regulator (not shown), or if the power supply is affected by noise from other circuits (not shown), noise will also be added to the +12V power supply, and this will cause the noise to be lost to the power supply. +12V is applied to the collector of transistor 5 and to resistor 6. Here, if the forward voltage drop of the diode 8 in FIG. capacitor 1
The voltage VF stabilized by the action of the integrator consisting of 0
+Vz. Since the base-emitter voltage VBI- of the transistor 5 is almost equal to vF, the voltage Vε appearing at the emitter of the transistor 5 is V+:= V B V B E = V z = +
6 V, and even if there is noise in the power supply +12V, a stable +6V in a floating state is created with respect to this power supply +12V. Similarly, power supply -1
2V also generates a stable -6V in a floating state with respect to this power supply -12V, and this +6V and -6V
By applying this to the delay circuit 3, the delay circuit 3 can supply a stable delayed video signal without being affected by noise.

また、第2図示の実施例においては、ツェナー電圧12
Vのツェナーダイオード17の両端に呪われる電源+1
2V、−12Vに対してフローティング状態の電圧がそ
のままトランジスタ2とトランジスタ3の両エミッタ間
に現われるので、電源+12V、−12Vにノイズが載
っていてもこの両エミッタ間の電位差は常に一定の12
Vとなリ、この電位差を遅延回路3に掛けることにより
遅延回路3はノイズの影響を受けずに安定した遅延ビデ
オ信号を供給することができる。
Further, in the embodiment shown in the second figure, the Zener voltage 12
Cursed power supply +1 across the Zener diode 17 of V
Since the voltage in a floating state with respect to 2V and -12V appears as it is between the emitters of transistors 2 and 3, the potential difference between these two emitters is always constant 12V even if there is noise on the power supplies +12V and -12V.
By applying this potential difference to the delay circuit 3, the delay circuit 3 can supply a stable delayed video signal without being affected by noise.

f、効 果 以上のように、本発明によれば簡単な構成でCCOを用
いた遅延回路に常に安定した電源を供給することができ
るので、電源電圧変動により遅延ビデオ信号が乱れて再
生画像の画質が低下するという問題を解消して、ドロッ
プアウト補償を良好に行なうことが可能となる。またノ
イズは出やすいが電源効率の良いスイッチングレギュレ
ータをビデオディスクプレーヤの電源としてそのまま採
用することも可能となるので、実用に際しての効果は大
きい。
f. Effects As described above, according to the present invention, a stable power supply can always be supplied to a delay circuit using a CCO with a simple configuration. This solves the problem of deterioration in image quality and makes it possible to perform dropout compensation satisfactorily. In addition, it is possible to use a switching regulator, which tends to generate noise but has good power efficiency, as a power source for a video disc player, which has a great practical effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明の実施例を示す回路図、第3
図はビデオディスクプレーヤにおけるドロップアウト補
償手段の一例を示すブロック図。 第4図は従来例を示す回路図である。 3:遅延回路  5,11 : トランジスタ6.12
 :抵抗  8.14 :ダイオード9.15.17 
:ツェナーダイオード10、L 6 :コンデンサー 特許出願人   旭光学工業株式会社 寮)1!X t−4t!l
1 and 2 are circuit diagrams showing embodiments of the present invention;
The figure is a block diagram showing an example of dropout compensation means in a video disc player. FIG. 4 is a circuit diagram showing a conventional example. 3: Delay circuit 5, 11: Transistor 6.12
:Resistance 8.14 :Diode 9.15.17
: Zener diode 10, L 6 : Capacitor patent applicant Asahi Optical Industry Co., Ltd.) 1! X t-4t! l

Claims (1)

【特許請求の範囲】[Claims] ドロップアウト補償手段としてCCDを用いた遅延回路
を具備するビデオディスクプレーヤにおいて、前記遅延
回路に供給する電源を、ノイズの載った電源から浮かし
てフローティング状態としたことを特徴とするビデオデ
ィスクプレーヤにおける遅延回路への電源供給回路。
A video disc player equipped with a delay circuit using a CCD as a dropout compensation means, characterized in that the power supply to the delay circuit is set in a floating state by being removed from a noise-containing power supply. A circuit that supplies power to a circuit.
JP3549885A 1985-02-25 1985-02-25 Power source supply circuit to delay circuit in video disk player Pending JPS61196470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3549885A JPS61196470A (en) 1985-02-25 1985-02-25 Power source supply circuit to delay circuit in video disk player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3549885A JPS61196470A (en) 1985-02-25 1985-02-25 Power source supply circuit to delay circuit in video disk player

Publications (1)

Publication Number Publication Date
JPS61196470A true JPS61196470A (en) 1986-08-30

Family

ID=12443412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3549885A Pending JPS61196470A (en) 1985-02-25 1985-02-25 Power source supply circuit to delay circuit in video disk player

Country Status (1)

Country Link
JP (1) JPS61196470A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584458B1 (en) * 1999-07-27 2006-05-26 주식회사 현대오토넷 Video power stabilization circuit in VCD players

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584458B1 (en) * 1999-07-27 2006-05-26 주식회사 현대오토넷 Video power stabilization circuit in VCD players

Similar Documents

Publication Publication Date Title
JPS6012826B2 (en) receiving circuit
JPS61196470A (en) Power source supply circuit to delay circuit in video disk player
US5317414A (en) Drop out compensation circuit
KR940002756Y1 (en) Squelch circuit
JPH0537262A (en) Buffer amplifier
US4591798A (en) FM signal demodulation circuit
JP2705074B2 (en) Dropout compensation circuit
KR870001477Y1 (en) Continuous correction circuit of video signal
JPS5947396B2 (en) hold circuit
JPH0115256Y2 (en)
JP2671510B2 (en) DC regenerator
JPS648954B2 (en)
JPH0339980Y2 (en)
JP2557398B2 (en) Amplifier circuit
JP3843481B2 (en) Sample hold circuit
KR930004525Y1 (en) Low pass filter co-using apparatus for recording and reproducing
JPH0112417Y2 (en)
JPH0139014Y2 (en)
JPH023586B2 (en)
JPH0695636B2 (en) Transistor drive signal adder
KR890004240Y1 (en) White noise extinguishment system
JPH0540623Y2 (en)
JPS6248886A (en) Amplitude detecting circuit
JPS63171072A (en) Direct current restoration circuit
JPS6219106B2 (en)