JPS61194893A - Formation of conductive circuit on substrate - Google Patents

Formation of conductive circuit on substrate

Info

Publication number
JPS61194893A
JPS61194893A JP3299985A JP3299985A JPS61194893A JP S61194893 A JPS61194893 A JP S61194893A JP 3299985 A JP3299985 A JP 3299985A JP 3299985 A JP3299985 A JP 3299985A JP S61194893 A JPS61194893 A JP S61194893A
Authority
JP
Japan
Prior art keywords
substrate
layer
groove
conductive material
sintered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3299985A
Other languages
Japanese (ja)
Other versions
JPH0449794B2 (en
Inventor
レイモンド・イー・ウイーチ・ジユニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FINE PAATEIKURU TECHNOL CORP
Original Assignee
FINE PAATEIKURU TECHNOL CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FINE PAATEIKURU TECHNOL CORP filed Critical FINE PAATEIKURU TECHNOL CORP
Priority to JP3299985A priority Critical patent/JPS61194893A/en
Publication of JPS61194893A publication Critical patent/JPS61194893A/en
Publication of JPH0449794B2 publication Critical patent/JPH0449794B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 「技術分野」 本発明は、所定の形状に従って基板の表面に導電路を形
成する方法に関する。
TECHNICAL FIELD The present invention relates to a method of forming conductive paths on the surface of a substrate according to a predetermined shape.

[従来技術とその問題点] 表面及び内部に導電路を有する基板は従来から知られて
いる。その好例は、印刷回路基板である。印刷回路基板
技術によれば、導電パターンそのものを付加する付加処
理、或いは、導電物の内の不用部分を除去して所望の導
電パターンを残す除去処理により、基板の表面に導電路
が形成されている。
[Prior Art and its Problems] Substrates having conductive paths on the surface and inside thereof have been known for a long time. A good example is a printed circuit board. According to printed circuit board technology, conductive paths are formed on the surface of the substrate by an additional process that adds the conductive pattern itself or by a removal process that removes unnecessary parts of the conductive material and leaves the desired conductive pattern. There is.

付加処理及び除去処理技術を組合せた従来例は、米国特
許第3,438,127号(Lehtonen特許)に
開示されている。この特許では、延長突起部を有する型
(mold)を用いて溝付基板を形成し、基板の溝に導
電物質を設ける。上述の特許では、導電物質を溝に蓄積
するため、無電解めっき(electroless p
lating )及び電気めっきが推奨されている。
A prior art example of combining additive and subtractive processing techniques is disclosed in US Pat. No. 3,438,127 (Lehtonen patent). In this patent, a mold with extended protrusions is used to form a grooved substrate, and a conductive material is provided in the grooves of the substrate. In the above-mentioned patent, electroless plating is used to accumulate conductive material in the grooves.
(lating) and electroplating are recommended.

上述の特許で述べられている技術は、多くの処理工程を
必要とするため、経済的に有利とは言えず且つ製造物質
の浪費が多いという欠点がある。
The technique described in the above-mentioned patent has the drawback of requiring a number of processing steps, which is not economically advantageous and wastes a lot of production material.

例えば、基板の全表面をめっきした際、溝以外の導電物
資は、研磨或いは機械加工処理等により除去しなければ
ならない、更に、めっき或いは被覆処理を行なう個所を
制御するため、基板をワックス或いはめっきされない物
質で注意深く処理する必要があるにの場合、ワックス或
いは他の適当な物質を基板上に被覆する工程が追加され
るだけでなく、ワックスは後に除去する必要があり、除
去されたワックスは通常再使用されなることはない、更
に又、上述の公知技術は、導電路を基板の表面に形成す
る際の自動化にも余り役立たない。
For example, when the entire surface of a substrate is plated, conductive materials other than the grooves must be removed by polishing or machining.Furthermore, the substrate may be coated with wax or plating to control the areas to be plated or coated. In cases where careful processing is required with materials that cannot be used, not only is there an additional step of coating the substrate with wax or other suitable material, but the wax must be removed afterwards, and the removed wax is usually Furthermore, the known techniques described above do not lend themselves well to automation in forming conductive paths on the surface of a substrate.

[発明の目的コ 本発明は、上述の従来の問題を解決した方法を提供する
ことである。
[Object of the Invention] The present invention is to provide a method that solves the above-mentioned conventional problems.

本発明は、基板の表面に設けた所定幅の溝に所定物質か
ら成る路を形成する方法であって、(a)表面に所定幅
の溝を有する基板を用意し、(b)前記溝の露出壁を含
む前記基板の全露出表面に、略均一に且つ前記露出表面
に略直角方向 に、前記溝の幅の約173の厚さの逆電解可能物質の層
を蓄積し、前記溝を前記逆電解可能物質で埋め且つ前記
溝の上部及び前記基板の露出表面を逆電解可能物質で覆
い、(c)逆電解法により、前記基板の表面から前記層
を、略均一に且つ前記層の露出表面に対して直角方向に
除去し、前記層が略前記溝にのみ残るようにしたことを
特徴とする。
The present invention is a method for forming a path made of a predetermined material in a groove of a predetermined width provided on the surface of a substrate, the method comprising: (a) preparing a substrate having a groove of a predetermined width on the surface; depositing a layer of reverse electrolyzable material approximately 173 times the width of the groove on the entire exposed surface of the substrate, including the exposed walls, substantially uniformly and in a direction substantially perpendicular to the exposed surface; filling with a reverse electrolyzable material and covering the top of the groove and the exposed surface of the substrate with the reverse electrolyzable material; (c) removing the layer from the surface of the substrate substantially uniformly and exposing the layer by a reverse electrolyzing method; It is characterized in that the layer is removed in a direction perpendicular to the surface so that the layer remains approximately only in the groove.

[発明の要約] 本発明によれば、先ず、導電路の形状を特定する溝を有
する基板を用意する0次に、米国特許第3.438.1
27号に開示されている従来技術に従って基板を処理し
、導電物質を基板の表面に設けることができるようにす
る0次に、電気めっき方法により、基板の露出表面に略
均一に導電物質を蓄積する。尚、基板の露出表面に略均
一に導電物質を蓄積できれば、電気めっきに限定される
ことなく、他の方法も使用可能である0次に、基板を電
気めっき槽に入れ、基板の露出表面に所望の物質を蓄積
する。この所望物質の蓄積は、所望物質層の厚さが、溝
の幅の略1/3に相当する厚さに達するまで行なわれる
。溝への所望物質の蓄積は、基板の平面に物質が蓄積す
る速度の略3倍の速度で行なわれる。なぜなら、溝に は、3面の露出壁があるためであり、このため、溝は基
板の平面より速い速度で埋められ、ついには、基板の表
面は導電物質で覆われ凹凸の殆どない平面状となる0次
に、導電物質層を徐々に且つ略均一に除去する。電気め
っき法の場合には、基板の極性を、所望物質を蓄積する
場合と逆にし、基板に蓄積した導電物質を、溝の部分を
除いて基板から除去する。蓄積物質の除去の他の方法は
[Summary of the Invention] According to the present invention, first, a substrate having grooves that specify the shape of a conductive path is prepared, and then the method described in U.S. Pat.
The substrate is then processed according to the prior art disclosed in US Pat. No. 2,796,509 to enable a conductive material to be provided on the surface of the substrate. The conductive material is then deposited substantially uniformly on the exposed surface of the substrate by an electroplating method. do. Note that as long as the conductive material can be accumulated almost uniformly on the exposed surface of the substrate, other methods can be used without being limited to electroplating.Next, the substrate is placed in an electroplating bath, and the exposed surface of the substrate is Accumulate the desired substance. This accumulation of the desired material is continued until the thickness of the desired material layer reaches approximately one-third of the width of the groove. Accumulation of the desired material in the grooves occurs at approximately three times the rate at which the material accumulates in the plane of the substrate. This is because the trench has exposed walls on three sides, so the trench is filled at a faster rate than the flat surface of the substrate, until the surface of the substrate is covered with conductive material and becomes flat with almost no irregularities. Then, the conductive material layer is gradually and substantially uniformly removed. In the case of electroplating, the polarity of the substrate is reversed to that in which the desired material is deposited, and the conductive material deposited on the substrate is removed from the substrate except in the trenches. Other methods of removing accumulated substances.

エツチング用の腐食液を用いて、基板表面の金属或いは
導電物質を除去する方法である。このようにして、溝の
内部にのみ導電物質を残し、他の基板表面の導電物質を
除去する。
This is a method of removing metal or conductive material from the surface of a substrate using an etching solution. In this way, the conductive material is left only inside the groove, and the conductive material on other surfaces of the substrate is removed.

上述の方法によれば、異なったパターンを有する回路を
連続して処理することができることは明白である。即ち
、基板を、所定時間(所望の厚さの層を形成するための
時間であり、実験的に求められる)電気めっき槽に入れ
た後取り出し、基板を所定時間(実験的に求められる)
逆電解槽に入れ、導電物質を溝にのみ残して除去する0
次に、基板を逆電解槽から取り出し、洗浄して所望の導
電パターンを完成させる。
It is clear that according to the method described above, circuits with different patterns can be processed in succession. That is, the substrate is placed in an electroplating bath for a predetermined time (time to form a layer of a desired thickness, determined experimentally) and then taken out;
Place it in a reverse electrolytic tank and remove the conductive material leaving it only in the grooves0
The substrate is then removed from the reverse electrolytic bath and cleaned to complete the desired conductive pattern.

基板は、グリーン或いは焼成状態のセラミックが望まし
いが(グリーンとは1粒状混合物をバインダと混合して
所望の形状に成形したもの)、他の材料、例えばプラス
チック等から成る基板も利用できる。グリーン状態の基
板は、例えば、米国特許第2,939,199号、米国
特許第4,197.118号、米国特許第4,305,
756号等に開示されているグリーン基板が使用できる
。導電路を設けたグリーン基板を、更に、型の内部にお
いて1例えば、米国特許第4,374゜457号に開示
された方法により、他の物質を添加することも可能であ
る。
The substrate is preferably made of green or fired ceramic (green is a granular mixture mixed with a binder and molded into a desired shape), but substrates made of other materials, such as plastic, can also be used. The substrate in the green state can be used, for example, in U.S. Pat. No. 2,939,199, U.S. Pat. No. 4,197.118, U.S. Pat.
A green substrate disclosed in No. 756 or the like can be used. The green substrate provided with conductive paths can also be doped with other substances inside the mold, for example by the method disclosed in US Pat. No. 4,374,457.

基板に蓄積する導電物質は、基板に固定され得る導電物
質であれば、単体金属或いは合金の何れであってもよい
、このような合金の一例は、58%の鉄と48%のニッ
ケルの合金である。この理由は、この合金の熱膨張係数
が、#化アルミニウム(基板材料として好適)の熱膨張
係数に略等しいからである。上述の合金を基板上に蓄積
するには、周知の如く、基板を、鉄イオンとニッケル・
イオンの割合を58対42にした電解溶液中に置けばよ
い。
The conductive material that accumulates on the substrate may be a single metal or an alloy as long as it can be fixed to the substrate. An example of such an alloy is an alloy of 58% iron and 48% nickel. It is. The reason for this is that the coefficient of thermal expansion of this alloy is approximately equal to the coefficient of thermal expansion of # aluminum (suitable as a substrate material). In order to accumulate the above-mentioned alloys on a substrate, it is well known that the substrate is treated with iron ions and nickel ions.
It may be placed in an electrolytic solution with an ion ratio of 58:42.

更に1本明細書では、溝の形状を工夫し、溝に設けた導
電物質の固定を1機械的に強固にする溝の断面を開示し
ている。
Furthermore, this specification discloses a cross-section of a groove that improves the shape of the groove and mechanically strengthens the fixation of a conductive material provided in the groove.

[実施例] 以下、添付の図面を参照し、本発明の好適実施例を説明
する。
[Embodiments] Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

第1図は、上述の米国特許第4.379,457号で示
した基板と同種の基板の一部分を示す簡単な断面図であ
る。ここに示した基板は、例えハ、酸化アルミニュウム
(セラミック)で製造するのが好ましいが、これに限ら
ず、酸化ベリリウム等の他のセラミックでもよいし、或
いは当業者間で周知のプラスチック等を材料とすること
も可能である。これらの物質は何れも、本発明に係る基
板に使用可能であることに留意されたい、基板は、参照
番号1で示され、上部に2次元表面7を有する。この表
面7には、導電物質を受ける溝3、及び半導体チップ等
を受ける凹部(well) 5がある。形成すべき導電
パターンの形状は、基板表面の溝3の形状によって決ま
る0本発明は、溝3内部に導電路を形成する方法に関す
る。
FIG. 1 is a simplified cross-sectional view of a portion of a substrate similar to that shown in the above-mentioned US Pat. No. 4,379,457. The substrate shown here is preferably made of aluminum oxide (ceramic), but is not limited to this, and may be made of other ceramics such as beryllium oxide, or may be made of materials such as plastics well known to those skilled in the art. It is also possible to do this. It should be noted that any of these materials can be used for the substrate according to the invention, which is designated with reference numeral 1 and has a two-dimensional surface 7 on top. This surface 7 has grooves 3 for receiving conductive material and wells 5 for receiving semiconductor chips and the like. The shape of the conductive pattern to be formed is determined by the shape of the groove 3 on the substrate surface. The present invention relates to a method for forming a conductive path inside the groove 3.

第2図は、第1図の溝3の1個を拡大した簡単な断面図
である。第2図は、更に、基板lの表面に形成される途
中の導電物質9も示している。導電物質9を被覆する工
程は、導電物質9を、基板lの全露出部分上に略均一に
設けることであり、導電物質9を略均一に設けることが
できれば、どのような方法でもよい、物質の均一被覆は
、電気めっき或いは他の周知の技術で達成可能である。
FIG. 2 is a simplified cross-sectional view of one of the grooves 3 in FIG. 1, enlarged. FIG. 2 also shows the conductive material 9 being formed on the surface of the substrate l. The step of coating the conductive material 9 is to provide the conductive material 9 substantially uniformly over the entire exposed portion of the substrate l, and any method may be used as long as the conductive material 9 can be provided substantially uniformly. Uniform coating of can be achieved by electroplating or other well known techniques.

第2図から判るように、溝3内の導電物質の成長(蓄積
)は、平面な表面7に比べて約3倍である。この理由は
次のとおりである。即ち、導電物質の成長は全露出表面
上で均一であり、溝3の内部には3つの露出表面がある
ためである。したがって、導電層9の厚さが、溝3の半
分の幅の略1/3に達すると、溝3の全部が導電物質で
埋まり、導電物質9を有する基板1の表面は、第3図に
示すように、平面に近づくことは明らかである。
As can be seen from FIG. 2, the growth (accumulation) of conductive material in the grooves 3 is approximately three times as large as in the planar surface 7. The reason for this is as follows. That is, the growth of the conductive material is uniform over the entire exposed surface, since there are three exposed surfaces inside the groove 3. Therefore, when the thickness of the conductive layer 9 reaches approximately 1/3 of the half width of the groove 3, the entire groove 3 is filled with the conductive material, and the surface of the substrate 1 having the conductive material 9 becomes as shown in FIG. As shown, it is clear that it approaches a plane.

一方、凹部5に関しては、凹部5の幅が蓄積される導電
層9の厚さに比べて非常に大きいので。
On the other hand, regarding the recess 5, the width of the recess 5 is much larger than the thickness of the conductive layer 9 to be accumulated.

第4図に示すように、コーナー付近が僅かだけ丸みを帯
びて、凹部5の壁全体に均一に導電物質が蓄積される。
As shown in FIG. 4, the corners are slightly rounded, and the conductive material is uniformly accumulated on the entire wall of the recess 5.

第5図に、導電物質9が基板lに蓄積された様子を示す
0次に、導電物質9を、従来方法により、基板1の全表
面から一様な速度で除去する0例えば、電気めっきで導
電物質を蓄積した場合、電流の方向を逆にして基板の表
面から導電物質を一様に除去する(逆電解法)、導電層
9の表面は、上述したように、略凹凸のない平面となっ
ているので(第5図参照)、溝3及び凹部5のコーナー
付近(この部分の導電物質を11で示す)を除いて、基
板1の平面部分7からは全導電物質を除去することがで
きる(第6図参照)。
FIG. 5 shows how the conductive material 9 has accumulated on the substrate 1. The conductive material 9 is then removed at a uniform rate from the entire surface of the substrate 1 by conventional methods, e.g. by electroplating. When a conductive substance is accumulated, the direction of the current is reversed to uniformly remove the conductive substance from the surface of the substrate (reverse electrolysis method).As mentioned above, the surface of the conductive layer 9 is a flat surface with almost no irregularities. (see Fig. 5), it is possible to remove all the conductive material from the flat part 7 of the substrate 1, except for the vicinity of the corners of the groove 3 and the recess 5 (the conductive material in this part is indicated by 11). Yes (see Figure 6).

上述の導電物質の蓄積及び除去は、次にようにして達成
される。先ず、第1図に示したような基板(即ち、上述
の米国特許第4.374,457号特許に示した基板)
を用意する0次に、例えば上述の米国特許第3,438
,127号に開示された周知方法或いは他の公知技術に
より、基板表面に導電物質(上述の説明では電気めっき
可能な物質)が蓄積するように基板表面を処理する0次
に、基板を電気めっき槽に入れ、基板表面に、導電物質
を溝3の幅の約173から約172程度の厚みに蓄積さ
せる。この時点で、電気めつき槽内の電流の方向を逆に
して導電物質を除去し始め、基板lの平面部分9に導電
物質が存在せず、且つ、溝3の内部に導電物質が存在す
る状態まで導電物質を除去する0次いで、基板を電気め
っき槽から取り出し、以後の工程に入る。
The accumulation and removal of the conductive material described above is accomplished as follows. First, a substrate as shown in FIG. 1 (i.e., the substrate shown in the aforementioned U.S. Pat. No. 4,374,457 patent)
For example, the above-mentioned U.S. Pat. No. 3,438
, 127, or other known techniques, the substrate surface is treated to accumulate a conductive material (in the above description, an electroplatable material) on the surface of the substrate.The substrate is then electroplated. The substrate is placed in a bath, and a conductive material is accumulated on the surface of the substrate to a thickness of about 173 to about 172 times the width of the groove 3. At this point, the direction of the current in the electroplating bath is reversed and the conductive material begins to be removed, so that there is no conductive material on the planar portion 9 of the substrate l and there is conductive material inside the groove 3. Then, the substrate is removed from the electroplating bath and subjected to subsequent steps.

上述した場合とは別に、導電物質を基板に所望の厚さだ
け電気めっき法により蓄積し、基板を電気めっき槽から
取り出し、この基板を別の電気めっき槽に入れて導電層
蓄積の場合と逆方向に電流を流してもよい、ここで述べ
た方法及び最初に述べた方法の何れの方法によっても、
連続処理が可能なことは明白である。
Apart from the above-mentioned case, the conductive material is deposited on the substrate to the desired thickness by electroplating, the substrate is removed from the electroplating bath, and this substrate is placed in another electroplating bath in the reverse manner as in the case of conductive layer accumulation. By any of the methods described here and the method mentioned at the beginning, a current may be passed in the direction.
It is clear that continuous processing is possible.

更に他の方法は、厚膜シルク・スクリーン回路印刷で屡
々使用される導電性の空気乾燥インキを使用する方法で
ある。この方法では、先ず、適当にうすめたインクが基
板及び溝に完全に付着するように(即ち、インクが基板
と最小の接触角を持つように)、汚れを基板から完全に
除去する0次に、基板にインクを噴霧(スプレー)した
り、或いはインク槽に基板を浸したりして、インクの薄
い層が基板を覆い且つインクが溝に充満するようにする
。再び、湿潤現象を利用して溝にインクを満たし、第5
図に示したと同じ結果を得るようにする0次に、基板を
、溶剤に浸すか、或いは溶剤をスプレーしたり、又は溶
剤蒸気洗浄により、余分のインキを除去して第6図に示
したようにする。
Yet another method is to use conductive air drying inks often used in thick film silk screen circuit printing. In this method, first, the dirt is completely removed from the substrate so that the appropriately diluted ink completely adheres to the substrate and grooves (i.e., the ink has a minimum contact angle with the substrate). , by spraying the substrate with ink or dipping the substrate in a reservoir of ink so that a thin layer of ink covers the substrate and the ink fills the grooves. Again, use the wetting phenomenon to fill the groove with ink, and
To obtain the same result as shown in Figure 6, the substrate is then cleaned of excess ink by soaking or spraying with solvent or by solvent vapor cleaning, as shown in Figure 6. Make it.

溝がかなり深い場合には、電流が溝の最深部まで到達す
るのが困難であることは明らかであり、又、電気めっき
液は、溝の最深部で希薄になることは明らかである。こ
のため、上述の液の希薄(depletion )を最
小限に留め、最大電流が基板の全表面に到達するように
するため、電気めっき槽内部を攪拌することが望ましい
It is clear that if the trench is quite deep, it will be difficult for the current to reach the deepest part of the trench, and the electroplating solution will be dilute in the deepest part of the trench. For this reason, it is desirable to agitate the interior of the electroplating bath in order to minimize the aforementioned depletion and ensure that maximum current reaches the entire surface of the substrate.

以上、基板の外部表面に導電物質を設ける好適実施例を
述べたが、めっき電流が到達可能なすべての基板表面に
導電物質を被覆できることは明白である。したがって、
基板の外部表面に通じる基板内部の溝或いは穴にも、め
っき液が侵入し且つめっき電流が到達できれば、これら
の溝及び穴にも導電物質を設けることが可能であること
は明らかである。このようにして、導電路を、1回の工
程により、基板の内部領域にも形成することができる。
Although a preferred embodiment of providing a conductive material on the external surface of the substrate has been described, it is clear that any surface of the substrate accessible to the plating current can be coated with a conductive material. therefore,
It is clear that grooves or holes within the substrate leading to the external surface of the substrate can also be provided with conductive material, provided that these grooves and holes can also be penetrated by the plating solution and reached by the plating current. In this way, electrically conductive paths can also be formed in internal regions of the substrate in one step.

導電パターンは、上述の如く化学的手法により基板に固
定する外に、機械的にも基板に固定することができる。
The conductive pattern can be fixed to the substrate mechanically in addition to being fixed to the substrate chemically as described above.

この機械的方法によれば、導電パターンが基板からはが
れる可能性をより少なくすることができる。導電物質の
機械的固定は、第1図の溝3を、溝の断面(溝の軸に直
角)を変えることにより行なわれる。第7図は、上面3
5にステップ状に形成した溝33を示す、第8図に、ス
テップ37の拡大断面を示す、第8図に示すように、ス
テップ37は、平行4辺形の断面を有し、その両側面は
右側上方に延びている。一方、ステップ39は、同様に
、平行4辺形の断面を有し、その両側面は左側上方に延
びている。
This mechanical method can further reduce the possibility that the conductive pattern will peel off from the substrate. Mechanical fixation of the conductive material is carried out by changing the groove 3 of FIG. 1 in its cross section (perpendicular to the axis of the groove). Figure 7 shows the top surface 3.
5 shows the groove 33 formed in a step shape. FIG. 8 shows an enlarged cross section of the step 37. As shown in FIG. extends upward to the right. On the other hand, the step 39 similarly has a parallelogram cross section, with both sides thereof extending upwardly to the left.

溝33内に形成した連続導体は、溝33内に固定され、
その幾何学的形状により、容易に溝から離脱しないこと
は明らかである。更に、このような効果が得られれば、
平行4辺形以外の断面形状でもよいことは明白である。
The continuous conductor formed in the groove 33 is fixed in the groove 33,
It is clear that due to its geometry it does not easily disengage from the groove. Furthermore, if such an effect is obtained,
It is clear that cross-sectional shapes other than parallelograms may be used.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は導電物質を設ける基板の一部分の簡略断面図、
第2図は導電物質を設ける過程での溝(第1図)の部分
拡大断面図、第3図は導電物質が溝の幅の約半分或いは
それ以上に蓄積された様子を示す溝(第1図)の部分拡
大断面図、第4図は導電物質を設けた凹部(第1図)の
拡大断面図、第5図は導電物質の蓄積を完了した様子を
示す基板(第1図)の断面図、第6図は溝及び凹部の一
部分を残して導電物質を除去した様子を示す基板の断面
図、第7図は基板に導電パターンを形成した基板の平面
図、第8図は第7図の線8−8からみた断面図、第9図
は第7図の線9−9からみた断面図である。 に基板 3.33:溝 5:凹部 7二基板の表面 9:蓄積された層
FIG. 1 is a simplified cross-sectional view of a part of a substrate on which a conductive material is provided;
FIG. 2 is a partially enlarged sectional view of the groove (FIG. 1) in the process of providing a conductive material, and FIG. 3 is a partial enlarged cross-sectional view of the groove (FIG. Figure 4 is an enlarged cross-sectional view of a recess (Figure 1) provided with a conductive material, and Figure 5 is a cross-sectional view of the substrate (Figure 1) showing the completed accumulation of conductive material. Figure 6 is a cross-sectional view of the substrate showing how the conductive material has been removed leaving some grooves and recesses, Figure 7 is a plan view of the substrate with a conductive pattern formed on the substrate, and Figure 8 is Figure 7. FIG. 9 is a cross-sectional view taken from line 9--9 in FIG. 7. Substrate 3.33: Groove 5: Recess 7 Surface of two substrates 9: Accumulated layer

Claims (1)

【特許請求の範囲】 (1)基板の表面に設けた所定幅の溝に、所定物質から
成る路を形成する方法であつて、 (a)表面に所定幅の溝を有する基板を用意し、 (b)前記溝の露出壁を含む前記基板の全露出表面に、
略均一に且つ前記露出表面に略直角方向に、前記溝の幅
の約1/3の厚さの逆電解可能物質の層を蓄積し、前記
溝を前記逆電解可能物質で埋め且つ前記溝の上部及び前
記基板の露出表面を逆電解可能物質で覆い、 (c)逆電解法により、前記基板の表面から前記層を、
略均一に且つ前記層の露出表面に対して略直角方向に除
去し、前記層が略前記溝にのみ残るようにした ことを特徴とする、基板の表面に設けた所定幅の溝に所
定物質から成る路を形成する方法。 (2)前記工程(を)は、前記基板を電気めっき溶液に
浸し、前記層を前記基板に電気めっきすることを含む特
許請求の範囲第1項記載の方法。 (3)前記層は、導電物質から成る特許請求の範囲第1
項記載の方法。 (4)前記層は、導電物質から成る特許請求の範囲第2
項記載の方法。 (5)前記工程(c)は、前記電気めっき溶液中を流れ
る電流を逆方向に流すことを含む特許請求の範囲第1項
記載の方法。 (6)前記工程(c)は、前記電気めっき溶液中を流れ
る電流を逆方向に流すことを含む特許請求の範囲第3項
記載の方法。 (7)前記工程(c)は、前記電気めっき溶液中を流れ
る電流を逆方向に流すことを含む特許請求の範囲第4項
記載の方法。 (8)前記基板は、酸化アルミニウムのセラミックから
成り、前記層は約58%の鉄と42%のニッケルから成
る合金である特許請求の範囲第7項記載の方法。 (9)前記基板はグリーン・セラミックであり、前記工
程(c)に続き、前記基板からバインダを除去して焼結
する特許請求の範囲第1項記載の方法。 (10)前記基板は、酸化アルミニウムのセラミックか
ら成り、前記層は約58%の鉄と42%のニッケルから
成る合金である特許請求の範囲第1項記載の方法。 (11)前記基板は、酸化アルミニウムのセラミックか
ら成り、前記層は約58%の鉄と42%のニッケルから
成る合金である特許請求の範囲第2項記載の方法。 (12)前記基板は、酸化アルミニウムのセラミックか
ら成り、前記層は約58%の鉄と42%のニッケルから
成る合金である特許請求の範囲第3項記載の方法。 (13)前記基板は、酸化アルミニウムのセラミックか
ら成り、前記層は約58%の鉄と42%のニッケルから
成る合金である特許請求の範囲第4項記載の方法。 (14)前記基板は、酸化アルミニウムのセラミックか
ら成り、前記層は約58%の鉄と42%のニッケルから
成る合金である特許請求の範囲第5項記載の方法。 (15)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第2項記載の方法。 (18)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第3項記載の方法。 (17)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第4項記載の方法。 (18)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第5項記載の方法。 (19)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第7項記載の方法。 (20)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第8項記載の方法。 (21)前記基板はグリーン・セラミックであり、前記
工程(c)に続き、前記基板からバインダを除去して焼
結する特許請求の範囲第14項記載の方法。
[Claims] (1) A method for forming a path made of a predetermined material in a groove of a predetermined width provided on the surface of a substrate, comprising: (a) preparing a substrate having a groove of a predetermined width on the surface; (b) on the entire exposed surface of the substrate, including the exposed walls of the groove;
depositing a layer of reverse electrolyzable material approximately uniformly and generally perpendicular to the exposed surface to a thickness of about 1/3 the width of the trench, filling the trench with the reverse electrolyzable material and filling the trench with the reverse electrolyzable material; (c) removing the layer from the surface of the substrate by a reverse electrolysis method;
A predetermined material is removed substantially uniformly and in a direction substantially perpendicular to the exposed surface of the layer so that the layer remains only substantially in the groove, and the predetermined material is removed in a groove of a predetermined width provided on the surface of the substrate. How to form a path consisting of. 2. The method of claim 1, wherein step (2) includes immersing the substrate in an electroplating solution and electroplating the layer onto the substrate. (3) The layer is made of a conductive material.
The method described in section. (4) The layer is made of a conductive material as claimed in claim 2.
The method described in section. (5) The method according to claim 1, wherein said step (c) includes flowing a current in the opposite direction through said electroplating solution. (6) The method according to claim 3, wherein said step (c) includes flowing a current in the opposite direction through said electroplating solution. (7) The method according to claim 4, wherein said step (c) includes flowing a current in the opposite direction through said electroplating solution. 8. The method of claim 7, wherein said substrate is comprised of an aluminum oxide ceramic and said layer is an alloy of approximately 58% iron and 42% nickel. 9. The method of claim 1, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. 10. The method of claim 1, wherein the substrate is an aluminum oxide ceramic and the layer is an alloy of about 58% iron and 42% nickel. 11. The method of claim 2, wherein said substrate is comprised of an aluminum oxide ceramic and said layer is an alloy of approximately 58% iron and 42% nickel. 12. The method of claim 3, wherein said substrate is comprised of an aluminum oxide ceramic and said layer is an alloy of approximately 58% iron and 42% nickel. 13. The method of claim 4, wherein said substrate is comprised of an aluminum oxide ceramic and said layer is an alloy of approximately 58% iron and 42% nickel. 14. The method of claim 5, wherein said substrate is comprised of an aluminum oxide ceramic and said layer is an alloy of approximately 58% iron and 42% nickel. (15) The method of claim 2, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. (18) The method of claim 3, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. (17) The method of claim 4, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. (18) The method of claim 5, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. 19. The method of claim 7, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. (20) The method of claim 8, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered. (21) The method of claim 14, wherein the substrate is a green ceramic, and following step (c), the binder is removed from the substrate and sintered.
JP3299985A 1985-02-22 1985-02-22 Formation of conductive circuit on substrate Granted JPS61194893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3299985A JPS61194893A (en) 1985-02-22 1985-02-22 Formation of conductive circuit on substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3299985A JPS61194893A (en) 1985-02-22 1985-02-22 Formation of conductive circuit on substrate

Publications (2)

Publication Number Publication Date
JPS61194893A true JPS61194893A (en) 1986-08-29
JPH0449794B2 JPH0449794B2 (en) 1992-08-12

Family

ID=12374548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3299985A Granted JPS61194893A (en) 1985-02-22 1985-02-22 Formation of conductive circuit on substrate

Country Status (1)

Country Link
JP (1) JPS61194893A (en)

Also Published As

Publication number Publication date
JPH0449794B2 (en) 1992-08-12

Similar Documents

Publication Publication Date Title
US4519877A (en) Formation of narrow conductive paths on a substrate
US4532152A (en) Fabrication of a printed circuit board with metal-filled channels
US3099608A (en) Method of electroplating on a dielectric base
US4943346A (en) Method for manufacturing printed circuit boards
US6664485B2 (en) Full additive process with filled plated through holes
EP0740496B1 (en) Method for fabricating highly conductive vias
US5162144A (en) Process for metallizing substrates using starved-reaction metal-oxide reduction
US6517894B1 (en) Method for plating a first layer on a substrate and a second layer on the first layer
CN108281261A (en) Inductor and the method for manufacturing inductor
JPH02143488A (en) Printed wiring board with injection molded board
US3702284A (en) Process of producing plated through-hole printed circuit boards
JP4755545B2 (en) Substrate manufacturing method
JPH02143487A (en) Printed wiring board with injection molded board
US3558441A (en) Method of making a metal core printed circuit board
US4278511A (en) Plug plating
JP2004513221A5 (en)
US4402801A (en) Method for manufacturing thin film magnetic head
CN104582321A (en) Printed circuit board and method for manufacturing same
US2793178A (en) Method of providing insulator with multiplicity of conducting elements
US2246380A (en) Electrolytic method of producing screens
USRE29784E (en) Thermal dissipating metal core printed circuit board
JPS61194893A (en) Formation of conductive circuit on substrate
GB2080630A (en) Printed circuit panels
US3429788A (en) Electrical interconnection of micromodule circuit devices
US4199408A (en) Method of fabricating a body having a plurality of conductors