JPS61183768A - Controlling method of non-response confirming interface - Google Patents

Controlling method of non-response confirming interface

Info

Publication number
JPS61183768A
JPS61183768A JP2288485A JP2288485A JPS61183768A JP S61183768 A JPS61183768 A JP S61183768A JP 2288485 A JP2288485 A JP 2288485A JP 2288485 A JP2288485 A JP 2288485A JP S61183768 A JPS61183768 A JP S61183768A
Authority
JP
Japan
Prior art keywords
response
energized
tag
request
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2288485A
Other languages
Japanese (ja)
Inventor
Minoru Mahara
真原 實
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2288485A priority Critical patent/JPS61183768A/en
Publication of JPS61183768A publication Critical patent/JPS61183768A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

PURPOSE:To prevent an insignificant processing from being executed repeatedly by energizing continuously a response by a response side device, detecting a fact that a response line has been energized, by a request side device, and suppressing the generation of a data transfer request. CONSTITUTION:When a transfer indicating signal S19 is energized, an input signal S20 of OR gates 14, 17 is de-energized. When a request trigger signal S11 is generated, an FF circuit 11 is energized, an FF circuit 13 is energized, an inbound tag S14 is energized, and an FF circuit 11 is returned to an initial state. In a channel device, when it is detected that the inbound tag S14 has been energized, an FF circuit 51 is set, and an outbound tag S52 is energized. In order to reserve a request in the channel device, the outbound tag S52 is de-energized by resetting the FF circuit 51 at the time point whent the reservation has become unnecessary, in case when it cannot meet the inbound tag S14 which is sent in the next time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置のデータ転送用のインタフェー
スに関する。特に、チャネル装置と制御装置との間の非
応答確認インタフェースの制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an interface for data transfer of an information processing device. In particular, the present invention relates to a method of controlling a non-response confirmation interface between a channel device and a control device.

〔概要〕〔overview〕

本発明は、情報処理装置の非応答確認インタフェースに
おいて、 要求側装置からのデータ転送要求を応答側装置が受けた
が次のデータ転送要求に応することができない場合には
、応答側装置は応答線を連続的に付勢し要求側装置は応
答線が連続的に付勢されていることを検出すると、次の
データ転送要求を抑止するように制御することにより、 データ転送を実行できない事情があるときに、不要な転
送要求の発生を抑止するようにしたちのである。
In the non-response confirmation interface of an information processing device, the present invention provides a method for responding to a data transfer request from a requesting device when the responding device receives a data transfer request from the requesting device but cannot respond to the next data transfer request. When the line is continuously energized and the requesting device detects that the response line is continuously energized, it controls the next data transfer request to be suppressed, thereby eliminating the situation in which data transfer cannot be performed. This is to prevent unnecessary transfer requests from occurring at certain times.

〔従来の技術〕[Conventional technology]

第4図はチャネルインタフェースのブロック構成図であ
り、入出力インタフェースの信号方式を説明するための
全体図である。第4図において、チャネル装置50と制
御装置10との間に設けられたインタフェースを示し、
チャネル装置50と制御装置10との間にはチャネル装
置50から制御装置10ヘデータS、。が送られるデー
タ母線であるバスアウトjl’soと制御装置10から
チャネル装置50へのデータS、。が送られるデータ母
線であるバスイン11゜およびバスアウトl、。とバス
インl、。とに送られているデータS、。、Sl。を参
照するタグとしてチャネル装置50から制御装置1にア
ウトバウンドタグSS2が送られるアウトバウンドタグ
vAistと制御装置10からチャネル装置50にイン
バウンドタグSL4がおくられるインバウンドダグ線1
14が接続されている。
FIG. 4 is a block diagram of the channel interface, and is an overall diagram for explaining the signal system of the input/output interface. FIG. 4 shows an interface provided between the channel device 50 and the control device 10,
Between the channel device 50 and the control device 10, data S is sent from the channel device 50 to the control device 10. bus out jl'so is the data bus to which the data S from the control device 10 to the channel device 50 is sent. Bus in 11° and bus out l, which are the data buses to which are sent. and bus in l,. The data S, which is being sent to. , Sl. Outbound tag vAist is sent from the channel device 50 to the control device 1 as a tag that refers to the outbound tag SS2, and inbound tag line 1 is sent from the control device 10 to the channel device 50 by the inbound tag SL4.
14 are connected.

第5図は応答確認インタフェースのタイムチャートであ
る。第5図において、第4図に示す制御装置10がイン
バウンドタグ314を付勢し、チャネル装置50がデー
タS、。の受取(読取の場合)または送出(書込の場合
)を行うと、アウトバウンドタグS、Zを付勢し、制御
装置10がインバウンドタグS14を滅勢し、チャネル
装置50がアウトバウンドタグSSZを滅勢し、データ
母線11゜、l、。のデータS1゜、S、。の送信また
は受信が行われる。したがって、チャネル装置50が制
御装置10からの要求(インバウンドタグS14の付勢
)に応じられなければ、インバウンドタグSI4の付勢
の状態が延びるのみであり、チャネル装置50のアウト
バウンドタグS、2の付勢によって転送が再開されチャ
ネル装置50による転送休止が可能である。
FIG. 5 is a time chart of the response confirmation interface. In FIG. 5, the control device 10 shown in FIG. 4 energizes the inbound tag 314, and the channel device 50 receives data S,. When receiving (in the case of reading) or sending out (in the case of writing), the outbound tags S and Z are energized, the control device 10 deactivates the inbound tag S14, and the channel device 50 deactivates the outbound tag SSZ. and the data bus line 11°, l. Data S1゜, S,. is sent or received. Therefore, if the channel device 50 cannot respond to a request from the control device 10 (activation of the inbound tag S14), the activation state of the inbound tag SI4 will only be extended, and the outbound tag S, 2 of the channel device 50 will be activated. The transfer is restarted by activation, and the channel device 50 can suspend the transfer.

しかし、データの転送速度を向上させるために、データ
転送要求に対する応答を確認せず次の要求を行う非応答
確認インタフェースが用いられている。第6図は、従来
例の非応答確認インタフェースのタイムチャートであり
、第4図に示す制御装置10はチャネル装置50への要
求(インバウンドタグSI4の付勢)後に、チャネル装
置50からの応答(アウトバウンドタグSSZの付勢)
を待たずに次の要求を行うためインバウンドタグSI4
の滅勢を行う。チャネル装置50が要求を一部保留しよ
うとしても、要求は行われ続けるために、チャネル装置
50の要求保留は原理的に不可能である。
However, in order to improve the data transfer speed, a non-response confirmation interface is used in which the next request is made without confirming the response to the data transfer request. FIG. 6 is a time chart of a conventional non-response confirmation interface, in which the control device 10 shown in FIG. Activation of outbound tag SSZ)
Inbound tag SI4 to make the next request without waiting for
perform the annihilation of Even if the channel device 50 tries to suspend some of the requests, the requests continue to be made, so it is theoretically impossible for the channel device 50 to suspend the requests.

〔先行技術〕[Prior art]

〔発明が解決しようとする問題点〕 しかし、このような非応答確認インタフェースでは、上
述のように要求が応答の確認を行わずにデータ転送が実
行されるため、応答側装置の事情で応答を遅らすと多く
の要求が保留され、この保留に対処するには多くのハー
ドウェア量を必要とするために、応答側の事情で応答を
遅らすことは事実上不可能な欠点があった。
[Problems to be Solved by the Invention] However, in such a non-response confirmation interface, data transfer is executed without confirming the response of the request as described above, so if the response is not confirmed due to the circumstances of the responding device. If the response is delayed, many requests will be put on hold, and a large amount of hardware will be required to deal with this hold-up, so there is a drawback that it is virtually impossible to delay the response due to circumstances on the response side.

本発明は上記の欠点を解決するもので、応答側装置がデ
ータ転送を実行できない事情があるときに、不要な転送
要求の発生を抑止することができ、かつハードウェア量
の増加の少ない非応答確認インタフェースの制御方法を
提供することを目的とする。
The present invention solves the above-mentioned drawbacks, and is capable of suppressing the generation of unnecessary transfer requests when the responding device cannot perform data transfer, and is capable of preventing non-response with less increase in hardware amount. The purpose is to provide a method for controlling the confirmation interface.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はデータ転送要求を行う要求側装置と、このデー
タ転送要求に対する応答を行う応答側装置との間に接続
され、上記応答側装置から応答線を付勢し所定時間後に
滅勢して応答を行い、上記要求側装置から要求線を付勢
し所定時間後に滅勢してデータ転送要求を行い、上記応
答線の付勢がなくても次のデータ転送要求を行う非応答
確認インタフェースの制御方法において、上記応答側装
置ではデータ転送が不可能なときに上記応答線の付勢後
の滅勢を抑止し、上記要求側装置では、上記応答線が連
続的に付勢されていることを検出してデータ転送要求の
発生を抑止することを特徴とする。
The present invention is connected between a requesting device that makes a data transfer request and a responding device that responds to the data transfer request, and the responding device energizes a response line and deactivates it after a predetermined time to respond. control of a non-response confirmation interface that energizes the request line from the requesting device, de-energizes it after a predetermined period of time, issues a data transfer request, and issues the next data transfer request even if the response line is not energized; In the method, the responding device suppresses deactivation of the response line after activation when data transfer is impossible, and the requesting device detects that the response line is continuously activated. The feature is that the data transfer request is detected and the occurrence of the data transfer request is suppressed.

〔作用〕[Effect]

本発明は、データ転送を要求する要求側装置からのデー
タ転送要求に対して、これに応答してデータを送信する
応答側装置はデータ転送を実行できないときには応答線
の付勢後の滅勢を行わすに連続的に応答線を付勢し、要
求側装置は応答線が連続的に付勢されていることを検出
すると、転送要求の発生を抑止することにより、応答側
装置の事情による場合にも、意味のないデータ転送要求
の発生を抑止することができる。
According to the present invention, in response to a data transfer request from a requesting device requesting data transfer, a responding device transmitting data in response to the data transfer request deactivates the response line after activating it. When the requesting device detects that the response line is continuously energized, it suppresses the generation of a transfer request. It is also possible to prevent the generation of meaningless data transfer requests.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

第1図は本発明一実施例非応答確認インタフェースの制
御装置のブロック構成図である。第1図において、要求
トリガ信号Sllがフリップフロップ11のセット人力
Sに接続される。
FIG. 1 is a block diagram of a control device for a non-response confirmation interface according to an embodiment of the present invention. In FIG. 1, the request trigger signal Sll is connected to the set signal S of the flip-flop 11. In FIG.

ここで本発明の特徴とするところは、一点鎖線で囲む転
送要求抑止部分である。すなわち、フリップフロップ1
1の出力Qから出力信号Sl□がアンドゲート12の一
方の入力に接続される。アンドゲート12の出力信号S
I3がフリップフロップ13のセット人力Sに接続され
る。フリップフロップ13の出力Qから出力信号SI4
が図外のチャネル装置SOに送出される。またフリップ
フロップ13の出力信号S1.はオアゲート14の一方
の入力とワンショット15の入力とに1妾続される。オ
アゲート14の出力信号SI5はフリップフロップ11
のリセット人力Rに接続され、フリップフロップ11の
出力信号SI□が滅勢される。ワンショット15の出力
信号SI6は所定時間後ワンショット16の入力に接続
される。
Here, the feature of the present invention is the transfer request suppression portion surrounded by a dashed line. That is, flip-flop 1
An output signal Sl□ from the output Q of 1 is connected to one input of an AND gate 12. Output signal S of AND gate 12
I3 is connected to the set input S of the flip-flop 13. Output signal SI4 from output Q of flip-flop 13
is sent to a channel device SO (not shown). Also, the output signal S1 of the flip-flop 13. is connected to one input of the OR gate 14 and the input of the one shot 15. The output signal SI5 of the OR gate 14 is the flip-flop 11
The output signal SI□ of the flip-flop 11 is inactivated. The output signal SI6 of the one shot 15 is connected to the input of the one shot 16 after a predetermined time.

ここで、ワンショットの入力に丸印を付加したものは入
力信号の立下りにてトリガされ、丸印の付加されていな
いものは入力信号の立上りにてトリガされるものとする
。ワンショット16の出力信号Sl?はオアゲート17
の一方の入力に接続され、オアゲート17の出力信号S
18はフリップフロップ13のリセット人力Rに接続さ
れる。フリップフロップ13の出力信号SI4は滅勢さ
れる。
Here, it is assumed that one-shot inputs with a circle mark added are triggered at the fall of the input signal, and those without a circle mark are triggered at the rise of the input signal. Output signal Sl of one shot 16? is or gate 17
is connected to one input of the OR gate 17, and the output signal S of the OR gate 17 is
18 is connected to the reset input R of the flip-flop 13. The output signal SI4 of flip-flop 13 is deactivated.

一方、図外から転送指示信号SI9がインバータ18の
入力に接続され、インバータ18の出力信号S2゜は上
記オアゲート14.17の他の入力に接続される。
On the other hand, a transfer instruction signal SI9 from outside the figure is connected to the input of an inverter 18, and an output signal S2° of the inverter 18 is connected to the other input of the OR gate 14.17.

転送指示信号SI9が発生すると出力信号S2゜が滅勢
され、フリップフロップエ1.13のリセットが滅勢さ
れセット可能となる。
When the transfer instruction signal SI9 is generated, the output signal S2° is deactivated, the reset of the flip-flop E1.13 is deactivated, and the setting becomes possible.

また、図外のチャネル装置50からのアウトバウンドタ
グS52がフリップフロップ19のデータ人力D1ワン
ショット20の入力およびインバータ22の入力に接続
される。ワンショット20の出力信号SI9所定時間後
にワンショット21の入力に接続され、ワンショット2
1の出力信号S2゜はフリップフロップ19のクロック
入力CPに接続される。インバータ22の出力信号S2
zはフリップフロップ19のリセット人力Rに接続され
る。アウトバウンドタグSSZが付勢されたままである
とフリップフロップ19の−出力信号52ffは滅勢さ
れたままで、インバウンドタグ314は付勢されない。
Further, an outbound tag S52 from a channel device 50 (not shown) is connected to the input of the data input D1 one-shot 20 of the flip-flop 19 and the input of the inverter 22. The output signal SI9 of the one shot 20 is connected to the input of the one shot 21 after a predetermined time, and the output signal SI9 of the one shot 2
1 output signal S2° is connected to the clock input CP of the flip-flop 19. Output signal S2 of inverter 22
z is connected to the reset input R of the flip-flop 19. If the outbound tag SSZ remains activated, the -output signal 52ff of the flip-flop 19 remains deactivated, and the inbound tag 314 is not activated.

アウトバウンドタグSSZが滅勢されるとフリップフロ
ップ19の出力信号SZ3は付勢され、インバウンドタ
グSI4は付勢される。
When the outbound tag SSZ is deactivated, the output signal SZ3 of the flip-flop 19 is activated, and the inbound tag SI4 is activated.

第2図は本発明一実施例非応答確認インタフェースのチ
ャネル装置のブロック構成図である。第2図において、
応答トリガ信号SSIがフリップフロップ51のセット
人力Sに接続される。フリップフロップ51の出力Qか
ら出力信号SStが図外の制御装置10に接続される。
FIG. 2 is a block diagram of a channel device of a non-response confirmation interface according to an embodiment of the present invention. In Figure 2,
A response trigger signal SSI is connected to the set input S of the flip-flop 51. An output signal SSt from the output Q of the flip-flop 51 is connected to a control device 10 (not shown).

また、フリップフロップ51の出力信号S52はワンシ
ョット52の入力に接続、される。ワンショット52の
出力信号SS3は所定時間後にワンショット53の入力
に接続される。
Further, the output signal S52 of the flip-flop 51 is connected to the input of the one-shot 52. The output signal SS3 of the one shot 52 is connected to the input of the one shot 53 after a predetermined time.

ここで本発明の特徴とするところは、一点鎖線で囲む応
答線滅勢抑止部分である。すなわち、ワンショット53
の出力信号、4はアンドゲート54の一方の入力に接続
される。応答許可信号SSSがアンドゲート54の他の
入力に接続され、アンドゲート54の出力信号SS&が
オアゲート55の一方の入力に接続され、オアゲート5
5の出力信号5S11はフリップフロップ51のリセッ
ト人力Rに接続され、フリップフロップ51の出力信号
SS2が滅勢される。また応答再開信号SStが上記オ
アゲート55の他の入力に接続され、出力信号S52を
滅勢する。
Here, the feature of the present invention is the response line degeneration suppressing portion surrounded by a dashed line. That is, one shot 53
The output signal, 4, is connected to one input of AND gate 54. The response permission signal SSS is connected to the other input of the AND gate 54, and the output signal SS& of the AND gate 54 is connected to one input of the OR gate 55.
The output signal 5S11 of the flip-flop 51 is connected to the reset input R of the flip-flop 51, and the output signal SS2 of the flip-flop 51 is inactivated. Further, the response restart signal SSt is connected to the other input of the OR gate 55, and deactivates the output signal S52.

このような非応答確認インタフェースの動作について説
明する。第3図は本発明の非応答確認のタイムチャート
である。第3図において、各波形の左側の符号は第1図
および第2図の各部の信号波形を示す。まず初期状態は
第1図に示す転送指示信号SI9、要求トリガ信号Sl
いアウトバウンドタグS5□、第2図に示す応答トリガ
信号Ss+、応答再開信号SS4、応答許可信号S%、
およびアウトバウンドタグ552は全て滅勢状態にある
。転送指示信号S19が付勢されるとオアゲート14.
17に入力する出力信号S2゜は滅勢になる。要求トリ
ガS11が発生するとフリップフロップ11が付勢され
、フリップフロップ19はリセット状態であるので、出
力信号SZZは付勢されているために、アンドゲート1
2が付勢され、出力信号311によりフリップフロップ
13が付勢され、インバウンドタグS14が付勢される
。インバウンドタグSlaが付勢されると、フリップフ
ロップ11のリセットが働きフリップフロップ11が初
期状態に戻される。インバウンドタグSI4の付勢が行
われると、ワンショット15で決定される時間の後にワ
ッショッH6が働くために、出力信号SI7によりフリ
ップフロップ13のリセットが行われインバウンドタグ
Staの滅勢が行われる。引き続いて要求トリガ信号S
11が発生すると、上記動作と同様に一定期間インバウ
ンドタグ314が発生され、非応答確認インタフェース
が形成される。一方、チャネル装置50ではインノ〈ラ
ンドタグS14の付勢を検出すると、応答トリガ信号S
s+が発生され、フリップフロ・ツブ51をセ・ソ卜す
ることによりアウトバウンドタグSstを付勢し、上記
インバウンドタグSI4の滅勢と同様な方法で一定時間
後に滅勢を行う。しかしながら本発明の特徴とするチャ
ネル装置50での要求保留を行うため、アンドバウンド
タグSSMの滅勢は、次に送られるインバウンドタグS
eaに応じられない場合には、アンドゲートSSSを応
答許可信号SSSの滅勢により行わず、保留の必要がな
(なった時点で応答再開信号SStの付勢によりフリッ
プフロップ51のリセットを働かせてアウトバウンドタ
グSS2の付勢を行う。制御装置10では、アウトバウ
ンドタグSSZの付勢によりワンショット52が働き、
一定時間後にワンショット53が働くために、アウトバ
ウンドタグSSZがワンショット52で定まる一定時間
以上m続すると、フリップフロップ19がセットされ出
力信号S23の滅勢が行われる。このことはアンドゲー
ト12を抑えることにより次のインバウンドタグ5ea
O付勢を抑えることとなる。アウトバウンドタグS5Z
の付勢は、フリップフロップ19をリセットしアンドゲ
ート12の抑止が中止され要求の再開が行われる。なお
、チャネル装置50でのアウトバウンドタグS5□の滅
勢が抑えられている間に次のインバウンドタグSI4の
受信も考えられるが、この場合には受信されたインバウ
ンドタグ514に対する応答は再開後に行われる必要が
あり、このことは非応答確認においては必然的に起り得
ることで考慮がなされる必要がある。
The operation of such a non-response confirmation interface will be explained. FIG. 3 is a time chart of non-response confirmation according to the present invention. In FIG. 3, the symbols on the left side of each waveform indicate the signal waveform of each part in FIGS. 1 and 2. First, the initial state is the transfer instruction signal SI9 and the request trigger signal Sl shown in FIG.
outbound tag S5□, response trigger signal Ss+ shown in FIG. 2, response restart signal SS4, response permission signal S%,
and outbound tags 552 are all inactive. When the transfer instruction signal S19 is activated, the OR gate 14.
The output signal S2° input to 17 becomes inactive. When the request trigger S11 occurs, the flip-flop 11 is activated and the flip-flop 19 is in the reset state, so the output signal SZZ is activated, and therefore the AND gate 1 is activated.
2 is activated, the output signal 311 activates the flip-flop 13, and the inbound tag S14 is activated. When the inbound tag Sla is energized, the flip-flop 11 is reset and the flip-flop 11 is returned to its initial state. When the inbound tag SI4 is activated, the washer H6 operates after the time determined by the one shot 15, so the output signal SI7 resets the flip-flop 13 and deactivates the inbound tag Sta. Subsequently, the request trigger signal S
11, an inbound tag 314 is generated for a certain period of time similarly to the above operation, and a non-response confirmation interface is formed. On the other hand, when the channel device 50 detects activation of the land tag S14, the response trigger signal S
s+ is generated, the outbound tag Sst is energized by setting and turning the flip-flop tube 51, and is deactivated after a certain period of time in the same manner as the deactivation of the inbound tag SI4. However, in order to perform the request suspension in the channel device 50, which is a feature of the present invention, the deactivation of the inbound tag SSM is delayed until the next inbound tag SSM is sent.
If it is not possible to respond to ea, the AND gate SSS is not executed by deactivating the response permission signal SSS, and when there is no need to hold it, the reset of the flip-flop 51 is activated by activating the response restart signal SSt. The outbound tag SS2 is energized. In the control device 10, the one shot 52 is activated by the energization of the outbound tag SSZ.
Since the one shot 53 operates after a certain period of time, when the outbound tag SSZ continues for a certain period of time determined by the one shot 52 or more, the flip-flop 19 is set and the output signal S23 is deactivated. This means that by suppressing and gate 12, the next inbound tag 5ea
O bias is suppressed. Outbound tag S5Z
energization resets the flip-flop 19, stops inhibiting the AND gate 12, and restarts the request. Note that it is possible that the next inbound tag SI4 may be received while the outbound tag S5□ is being suppressed from being deactivated in the channel device 50, but in this case, a response to the received inbound tag 514 will be made after restarting. This must be taken into consideration as it may inevitably occur in non-response confirmations.

〔発明の効果□〕[Effect of invention□]

本発明は、以上説明したように、応答側装置で応答を連
続的に付勢し、要求側装置で応答線が付勢されているこ
とを検出し、データ転送要求の発生を抑えることにより
、意味のない処理を繰り返し実行するこ、とがなくなり
、制御装置の負担が軽減され装置のハードウェアおよび
ソフトウェアが経済化される優れた効果がある。
As explained above, the present invention continuously activates the response in the responding device, detects that the response line is activated in the requesting device, and suppresses the occurrence of data transfer requests. This eliminates repeated execution of meaningless processes, reduces the burden on the control device, and has the excellent effect of making the hardware and software of the device more economical.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明一実施例非応答確認インタフェースの制
御装置のブロック構成図。 第2図は本発明実施例非応答確認インタフェースノチャ
ネル装置のブロック構成図。 第3図は本発明の非応答確認インタフェースのタイムチ
ャート。 第4図はチャネルインタフェースのブロック構成図。 第5図は応答確認インタフェースのタイムチャート。 第6図は従来例の非応答確認インタフェースのタイムチ
ャート。 10・・・制御装置、50・・・チャネル装置、11.
13.19.51・・・フリップフロップ、12.54
・・・アンドゲート、14.17.55・・・オアゲー
ト、15.16.20.21.52.53・・・ワンシ
ョット、18.22・・・インバータ、1.0・・・バ
スイン、114・・・インバウンドタグ線、j!s。・
・・バスアウト、S5□・・・アウトバウンドタグ線、
S、。、S、。・・・データ、3+1・・・要求トリガ
信号、S14・・・インバウンドタグ、Si2・・・転
送指示信号、SSI’・・応答トリガ信号、SSZ・・
・アウトバウンドタグ、SSS・・・応答許可信号、S
S?・・・応答再開信号、SIX〜S13.3 l5−
3 + s、S20〜SZ3、SS3、SS4、S s
イS ss・・・出力信号。
FIG. 1 is a block diagram of a control device for a non-response confirmation interface according to an embodiment of the present invention. FIG. 2 is a block diagram of a non-response confirmation interface no-channel device according to an embodiment of the present invention. FIG. 3 is a time chart of the non-response confirmation interface of the present invention. FIG. 4 is a block diagram of a channel interface. FIG. 5 is a time chart of the response confirmation interface. FIG. 6 is a time chart of a conventional non-response confirmation interface. 10...control device, 50...channel device, 11.
13.19.51...Flip-flop, 12.54
...and gate, 14.17.55...or gate, 15.16.20.21.52.53...one shot, 18.22...inverter, 1.0...bus in, 114 ...Inbound tag line, j! s.・
・・Bus out, S5□・・Outbound tag line,
S. ,S. ...Data, 3+1...Request trigger signal, S14...Inbound tag, Si2...Transfer instruction signal, SSI'...Response trigger signal, SSZ...
・Outbound tag, SSS...Response permission signal, S
S? ...Response restart signal, SIX~S13.3 l5-
3 + s, S20~SZ3, SS3, SS4, S s
I S ss...Output signal.

Claims (1)

【特許請求の範囲】[Claims] (1)データ転送要求を行う要求側装置と、このデータ
転送要求に対する応答を行う応答側装置との間に接続さ
れ、 上記応答側装置から応答線を付勢し所定時間後に滅勢し
て応答を行い、 上記要求側装置から要求線を付勢し所定時間後に滅勢し
てデータ転送要求を行い、上記応答線の付勢がなくても
次のデータ転送要求を行う非応答確認インタフェースの
制御方法において、 上記応答側装置ではデータ転送が不可能なときに上記応
答線の付勢後の滅勢を抑止し、 上記要求側装置では上記応答線が連続的に付勢されてい
ることを検出してデータ転送要求の発生を抑止する ことを特徴とする非応答確認インタフェースの制御方法
(1) Connected between a requesting device that makes a data transfer request and a responding device that responds to this data transfer request, the responding device energizes a response line and de-energizes it after a predetermined period of time to respond. control of a non-response confirmation interface that energizes the request line from the requesting device, de-energizes it after a predetermined period of time, issues a data transfer request, and issues the next data transfer request even if the response line is not energized; In the method, the responding device suppresses deactivation of the response line after activation when data transfer is impossible, and the requesting device detects that the response line is continuously activated. A control method for a non-response confirmation interface, characterized in that the generation of a data transfer request is suppressed by
JP2288485A 1985-02-08 1985-02-08 Controlling method of non-response confirming interface Pending JPS61183768A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2288485A JPS61183768A (en) 1985-02-08 1985-02-08 Controlling method of non-response confirming interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2288485A JPS61183768A (en) 1985-02-08 1985-02-08 Controlling method of non-response confirming interface

Publications (1)

Publication Number Publication Date
JPS61183768A true JPS61183768A (en) 1986-08-16

Family

ID=12095103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2288485A Pending JPS61183768A (en) 1985-02-08 1985-02-08 Controlling method of non-response confirming interface

Country Status (1)

Country Link
JP (1) JPS61183768A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207364A (en) * 1989-02-08 1990-08-17 Nec Corp Data transfer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02207364A (en) * 1989-02-08 1990-08-17 Nec Corp Data transfer system

Similar Documents

Publication Publication Date Title
JP4792113B2 (en) Interprocessor interrupt
US6594787B1 (en) Input/output device managed timer process
KR850001574A (en) Dual processing unit equipped data processing system
JP2634130B2 (en) Method and computer system for controlling use of a bus
JP3866749B2 (en) Microprocessor
JPS62184544A (en) Virtual computer system
US20050172287A1 (en) Bus management techniques
US20050144346A1 (en) Message based transport mechanism for level sensitive interrupts
JPS61183768A (en) Controlling method of non-response confirming interface
JPH02196355A (en) Memory processing system
JP2004030161A (en) Method for controlling interrupt in computer system, computer system, semiconductor integrated circuit and program
KR970023622A (en) Control system of semiconductor device manufacturing process and control method thereof
JPH07244595A (en) Process switch controller and process controlling method
JPH0830465A (en) Message driven type multitask system
JPS61229129A (en) Input-output interruption informing device for virtual computer system
JPH0236971B2 (en)
JP2504515B2 (en) Test channel instruction execution control method
JPH103463A (en) Inter-processor communication method
JPS61275927A (en) Mouse control system
JPH0375859A (en) Direct memory access control device
JPS62233861A (en) Cancel control system for memory device
JPS628830B2 (en)
JPS585856A (en) Error recovery system for logical device
JPS6134654A (en) Bus master control device
JPS62266636A (en) Information processor