JPS6117646Y2 - - Google Patents

Info

Publication number
JPS6117646Y2
JPS6117646Y2 JP14331978U JP14331978U JPS6117646Y2 JP S6117646 Y2 JPS6117646 Y2 JP S6117646Y2 JP 14331978 U JP14331978 U JP 14331978U JP 14331978 U JP14331978 U JP 14331978U JP S6117646 Y2 JPS6117646 Y2 JP S6117646Y2
Authority
JP
Japan
Prior art keywords
signal
application time
group
time
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14331978U
Other languages
Japanese (ja)
Other versions
JPS5561755U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14331978U priority Critical patent/JPS6117646Y2/ja
Publication of JPS5561755U publication Critical patent/JPS5561755U/ja
Application granted granted Critical
Publication of JPS6117646Y2 publication Critical patent/JPS6117646Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本発明は画像記録装置に関し、特に階調情報を
有する画像情報の印刷時間の短縮を可能とする画
像記録装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image recording device, and more particularly to an image recording device that can reduce the printing time of image information having gradation information.

従来この種の装置では、多画素を単位として各
単位毎に階調情報を記録する場合、階調情報に対
応した印加時間の予め定められた最大値で、1つ
の単位の印刷の制御を行なつていたため、全画像
情報を印刷する時間が長いという欠点があつた。
Conventionally, in this type of apparatus, when recording gradation information for each unit of multiple pixels, printing of one unit is controlled using a predetermined maximum value of the application time corresponding to the gradation information. Because the printer was old, it had the disadvantage that it took a long time to print all the image information.

本考案はこれらの欠点を除去するため、階調ス
テツプを印加時間に変換する印加時間制御カウン
タの出力を印加時間とし、それぞれの印加時間の
終了を検知して、1つの単位の印刷時間を印加時
間の最大値として制御することを目的としたもの
で、以下に詳細に説明する。
In order to eliminate these drawbacks, the present invention uses the output of an application time control counter that converts gradation steps into application time as the application time, detects the end of each application time, and applies one unit of printing time. The purpose is to control the time as the maximum value, and will be explained in detail below.

第1図は、本考案の1つの実施例の諸波形の説
明図である。D1−1〜D1−32は、入力階調
データ信号D1を32に分割したことによる時間変
化点の信号、S1−1〜S1−32は入力データ
セツト信号S1を32に分割したことによる発生時
点のパルス、S2は印加開始信号、S3−1〜S
3−6〜S3−15等はカウンタ制御信号S3の
発生時点のパルス(階調ステツプに対応した間隔
で発生)、S4は印加時間信号(図は階調ステツ
プ6に対応した時間幅になつている)、S5−
1,S5−2は印加終了信号S5の発生時点のパ
ルス(S5−1は階調ステツプ15に対応、S5
−2は階調ステツプ6に対応している)、S6は
印加時間最大信号を示している。
FIG. 1 is an explanatory diagram of various waveforms in one embodiment of the present invention. D1-1 to D1-32 are signals of time change points resulting from dividing the input gradation data signal D1 into 32, and S1-1 to S1-32 are generation points resulting from dividing the input data set signal S1 into 32. pulse, S2 is the application start signal, S3-1 to S
3-6 to S3-15, etc. are the pulses at the time of generation of the counter control signal S3 (occurred at intervals corresponding to the gradation step), and S4 is the application time signal (the figure shows the time width corresponding to the gradation step 6). ), S5-
1, S5-2 is the pulse at the time of generation of the application end signal S5 (S5-1 corresponds to gradation step 15, S5
-2 corresponds to gradation step 6), and S6 indicates the maximum application time signal.

第2図は、本考案の実施例のブロツク図であ
る。S7はROMアドレス信号、S8はROMデー
タ出力信号、10は32個のカウンタからなる印加
時間制御カウンタ群、11は制御回路、12は階
調ステツプ時間発生用ROM(リードオンリーメ
モリ)、13は印加時間最大値検出回路である。
今、入力階調データ信号D1を入力データセツト
信号S1により、印加時間制御カウンタ群10に
32画素分プリセツトする。印加開始信号S2によ
り、制御回路11はROMアドレス信号S7を発
生し、ROMデータ出力信号S8を使つてカウン
タ制御信号S3を発生し、又印加時間最大値検出
回路13より出力される印加時間最大信号S6を
検出して、印加終了信号S5を出力する。印加時
間制御カウンタ群10は、カウンタ制御信号S3
の発生時点のパルス数とプリセツトされた階調デ
ータとの値が等しくなつたときに各印加時間制御
カウンタはカウントを停止し、階調データに対し
た時間幅の32個の印加時間信号S4が制御され
る。ROM12は、制御回路11からのROMアド
レス信号S7によりROM内に書き込まれてある
階調ステツプに対応したデータをROMデータ出
力が信号S8として出力する。印加時間最大値検
出回路13は、階調データに応じた印加時間信号
S4の印加時間が最も長い時間的位置を検出し、
印加時間最大信号S6として出力する。
FIG. 2 is a block diagram of an embodiment of the present invention. S7 is a ROM address signal, S8 is a ROM data output signal, 10 is an application time control counter group consisting of 32 counters, 11 is a control circuit, 12 is a ROM (read only memory) for generating gradation step time, and 13 is an application time control counter group. This is a time maximum value detection circuit.
Now, input gradation data signal D1 is input to application time control counter group 10 by input data set signal S1.
Preset for 32 pixels. In response to the application start signal S2, the control circuit 11 generates the ROM address signal S7, uses the ROM data output signal S8 to generate the counter control signal S3, and also generates the maximum application time signal output from the maximum application time detection circuit 13. S6 is detected and an application end signal S5 is output. The application time control counter group 10 receives a counter control signal S3.
When the number of pulses at the time of generation and the value of the preset gradation data become equal, each application time control counter stops counting, and the 32 application time signals S4 of the time width corresponding to the gradation data become equal. controlled. The ROM 12 outputs data corresponding to a gradation step written in the ROM in response to a ROM address signal S7 from the control circuit 11 as a ROM data output signal S8. The application time maximum value detection circuit 13 detects the temporal position where the application time of the application time signal S4 according to the gradation data is the longest,
It is output as the maximum application time signal S6.

すなわち印加開始信号S2により、32個分の印
加時間信号S4が一斉に有効となりカウンタ制御
信号S3が階調ステツプ単位の時間間隔で入力さ
れるため、例えば印加時間制御カウンタ群10に
階調ステツプ6のデータがプリセツトされている
ときは、カウンタ制御信号S3の発生時点のパル
スS3−6によつて印加時間制御カウンタのカウ
ントが停止し印加時間が終了する。又印加終了信
号S5は、印加開始信号S2より、32の印加時
間信号S4の最大値を指す信号(印加時間最大信
号S6の発生により、発色の単位の最大印加時間
が決定されるため、印加時間最大信号S6を検出
して出力される。
That is, in response to the application start signal S2, 32 application time signals S4 become valid all at once, and the counter control signal S3 is input at time intervals of gradation step units. When the data is preset, the application time control counter stops counting by the pulse S3-6 at the time when the counter control signal S3 is generated, and the application time ends. The application end signal S5 is a signal indicating the maximum value of the 32 application time signals S4 from the application start signal S2 (the maximum application time of the coloring unit is determined by the generation of the maximum application time signal S6, so the application time is The maximum signal S6 is detected and output.

印加時間最大値検出回路13は、具体的に例え
ば次の様に構成することができる。
Specifically, the application time maximum value detection circuit 13 can be configured as follows, for example.

上記説明の場合には、印加時間信号S4に示す
如く記録要素を付勢している間は、“高レベル”
(H)の状態であるとする。検出回路13は、32
個ある印加時間信号S4の各出力を入力する32
入力のORゲートの出力の立下りを検出する信号
エツジ検出回路により構成することができる。即
ち上記ORゲートの出力が高レベル(H)から低
レベル(L)に変化するのは、印加信号S4の中
で一番印加時間幅の長い信号がHからLに変化し
たときであり、その変化点を検出してパルスを発
生させると、それが印加時間最大信号S6にな
る。制御回路11の出力S5は、次群の入力階調
データ信号D1、入力データセツト信号S1をカ
ウンタ群10へ入力するため、図示されないデー
タ発生回路に導入され、D1,S1の各信号を発
生させる様に動作させる。
In the case of the above explanation, the "high level" is maintained while the recording element is energized as shown in the application time signal S4.
Assume that the state is (H). The detection circuit 13 has 32
32 to input each output of the application time signal S4.
It can be configured with a signal edge detection circuit that detects the fall of the output of the input OR gate. In other words, the output of the OR gate changes from high level (H) to low level (L) when the signal with the longest application time width among the applied signals S4 changes from H to L. When the change point is detected and a pulse is generated, it becomes the maximum application time signal S6. The output S5 of the control circuit 11 is introduced into a data generation circuit (not shown) to input the next group's input gradation data signal D1 and input data set signal S1 to the counter group 10, and generates signals D1 and S1. operate as desired.

以上の制御をくり返すことにより階調データに
対応した印加時間を制御することができる。
By repeating the above control, it is possible to control the application time corresponding to the gradation data.

以上説明したように、本考案では階調データの
印刷時間を階調データに対応した印加時間をブロ
ツク単位に制御して(例えば32個同時印刷)、そ
のブロツク内の最大の印加時間でそのブロツク全
体の印刷時間を制御することにより、階調データ
の1ライン又は全ラインの印刷時間を短かくでき
るため有効である。
As explained above, in the present invention, the printing time of gradation data is controlled by the application time corresponding to the gradation data in units of blocks (for example, 32 pieces are printed simultaneously), and the maximum application time within that block is used to control the application time corresponding to the gradation data. This is effective because the printing time for one line or all lines of gradation data can be shortened by controlling the overall printing time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例における諸波形の説明
図、第2図は本考案の実施例のブロツク図であ
る。 D1,D1−1,D1−32……入力階調デー
タ信号、S1,S1−1,S1−32……入力デ
ータセツト信号、S2……印加開始信号、S3,
S3−1,S3−6,S3−15……カウンタ制
御信号、S4……印加時間信号、S5,S5−
1,S5−2……印加終了信号、S6……印加時
間最大信号、S7……ROMアドレス信号、S8
……ROMデータ出力信号、10……印加時間制
御カウンタ群、11……制御回路、12……階調
ステツプ時間発生用ROM、13……印加時間最
大値検出回路。
FIG. 1 is an explanatory diagram of various waveforms in an embodiment of the present invention, and FIG. 2 is a block diagram of the embodiment of the present invention. D1, D1-1, D1-32... Input gradation data signal, S1, S1-1, S1-32... Input data set signal, S2... Application start signal, S3,
S3-1, S3-6, S3-15... Counter control signal, S4... Application time signal, S5, S5-
1, S5-2... Application end signal, S6... Maximum application time signal, S7... ROM address signal, S8
... ROM data output signal, 10 ... Application time control counter group, 11 ... Control circuit, 12 ... ROM for generating gradation step time, 13 ... Application time maximum value detection circuit.

Claims (1)

【実用新案登録請求の範囲】 記録要素に電力を印加する時間隔により、階調
情報を印字記録する場合、一群の階調データに対
応した印加時間信号によつて、一群の画素を単位
として、一群の記録要素を同時に付勢し記録する
画像記録装置において、 前記一群の階調データから、記録要素に電力を
印加するための、各階調データに従つた、幅が変
化する印加時間信号を発生する回路と、前記一群
内の各々の印加時間信号の最大時間幅を有する信
号の終了時点を検出し、その終了時点に、パルス
信号を出力する印加時間最大値検出回路と、印加
時間最大値検出回路の出力により印加時間信号を
発生する回路に対して、次の一群の階調データを
入力させる様に構成したことを特徴とする画像記
録装置。
[Claims for Utility Model Registration] When gradation information is printed and recorded by the time interval of applying electric power to a recording element, one group of pixels is recorded as a unit by an application time signal corresponding to one group of gradation data. In an image recording apparatus that simultaneously energizes and records a group of recording elements, an application time signal whose width changes according to each tone data is generated from the group of tone data to apply electric power to the recording elements. an application time maximum value detection circuit that detects the end point of a signal having the maximum time width of each application time signal in the group and outputs a pulse signal at the end time; An image recording apparatus characterized in that the image recording apparatus is configured to input the next group of gradation data to a circuit that generates an application time signal based on the output of the circuit.
JP14331978U 1978-10-20 1978-10-20 Expired JPS6117646Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14331978U JPS6117646Y2 (en) 1978-10-20 1978-10-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14331978U JPS6117646Y2 (en) 1978-10-20 1978-10-20

Publications (2)

Publication Number Publication Date
JPS5561755U JPS5561755U (en) 1980-04-26
JPS6117646Y2 true JPS6117646Y2 (en) 1986-05-29

Family

ID=29120886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14331978U Expired JPS6117646Y2 (en) 1978-10-20 1978-10-20

Country Status (1)

Country Link
JP (1) JPS6117646Y2 (en)

Also Published As

Publication number Publication date
JPS5561755U (en) 1980-04-26

Similar Documents

Publication Publication Date Title
JPH0369228B2 (en)
JPS5948169A (en) Controller for driving of thermal head
JPS6117646Y2 (en)
JPS6067178A (en) Driver for thermal head
JPS6189055A (en) Speed control device for thermosensitive recording
JPS6256161A (en) Printing apparatus
JPH0429415Y2 (en)
JPS6017683Y2 (en) Recording signal generator
JPH0611801Y2 (en) Thermal head drive
JPS6346815Y2 (en)
SU1206821A1 (en) Device for solving inverse problems of heat conduction
SU1283850A2 (en) Buffer storage
JPS6239107B2 (en)
SU723562A1 (en) Arrangement for shaping interrogation signals of subscribers
JPS60151074A (en) Thermal head driving circuit
JPH0639440U (en) Thermal printer equipped with resistance correction function for thermal head heating element
JP2515563Y2 (en) Dot type thermal recording device
JPS59226575A (en) Printer of television receiver
JPS63134258A (en) Thermal printer
JPH0160433B2 (en)
JPH01320607A (en) Constant current pulse generator for writing head
JPH02235769A (en) Image printer
JPH0192828A (en) Automatic setting system for threshold level
JPS58113030U (en) camera display device
JPS6327888A (en) Character generation interval control system