JPS6117390Y2 - - Google Patents

Info

Publication number
JPS6117390Y2
JPS6117390Y2 JP5893478U JP5893478U JPS6117390Y2 JP S6117390 Y2 JPS6117390 Y2 JP S6117390Y2 JP 5893478 U JP5893478 U JP 5893478U JP 5893478 U JP5893478 U JP 5893478U JP S6117390 Y2 JPS6117390 Y2 JP S6117390Y2
Authority
JP
Japan
Prior art keywords
unit price
signal
section
switch
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5893478U
Other languages
Japanese (ja)
Other versions
JPS54103243U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP5893478U priority Critical patent/JPS6117390Y2/ja
Publication of JPS54103243U publication Critical patent/JPS54103243U/ja
Application granted granted Critical
Publication of JPS6117390Y2 publication Critical patent/JPS6117390Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 この考案は電子秤に設定された単価を、新しい
単価設定時に自動的にクリアするようにした装置
に関するものである。
[Detailed Description of the Invention] This invention relates to a device that automatically clears the unit price set on an electronic scale when a new unit price is set.

近年、品物の重量を計量して予め設定してある
単価に基づいて価格を計算し、重量、価格及び単
価を各々表示する電子秤が普及している。この種
電子秤に於いて、単価設定は単価設定部に設けら
れた(キー)スイツチ群、つまり数値0,1,…
…,9に相当する各スイツチを単価に応じて順次
にONすることにより行なわれる。そして、この
設定された単価のクリアは、単価設定部に設けた
クリアスイツチをONして手動にて行なつてい
た。
2. Description of the Related Art In recent years, electronic scales have become popular, which measure the weight of an item, calculate the price based on a preset unit price, and display the weight, price, and unit price, respectively. In this type of electronic scale, the unit price is set using a group of (key) switches provided in the unit price setting section, that is, numerical values 0, 1,...
This is done by sequentially turning on the switches corresponding to ..., 9 according to the unit price. The set unit price was cleared manually by turning on a clear switch provided in the unit price setting section.

従つて、頻繁に単価を変更する場合は、その都
度、クリアスイツチをONしなければならず、は
なはだわずらわしいものであつた。また、誤つて
クリアスイツチをONせずに新たに異なつた単価
に応じて順次スイツチをONすると、誤つた単価
が設定されることがあつた。
Therefore, when changing the unit price frequently, the clear switch must be turned on each time, which is quite troublesome. In addition, if the clear switch was not turned on by mistake and the switches were turned on one after another according to newly different unit prices, an incorrect unit price could be set.

そこで本考案は上記従来の問題点に鑑み、これ
を解決したもので、新しい単価設定時に前の単価
を自動的にクリアする装置を提供しようとするも
のである。以下、本考案の構成を図面を参照して
説明する。
The present invention has been developed in view of the above-mentioned conventional problems, and aims to provide a device that automatically clears the previous unit price when setting a new unit price. Hereinafter, the configuration of the present invention will be explained with reference to the drawings.

第1図に於て、1は単価設定部、2はパルス発
生部、3はゲート部、7は制御回路部で、これら
が本考案の主要部である。また5はレジスター、
6は単価の他に、価格や重量を表示する表示部で
ある。前記単価設定部1は単価設定のためのスイ
ツチ群Sを有し、各スイツチS−0,S−1……
S−9は数値0,1,2……,9に相当する。例
えば単価120(円)の設定ならばスイツチS−1
からS−2,S−0と順次にONさせていくもの
である。またパルス発生部2は単価設定部1での
任意なスイツチS−0,S−1……S−9のON
にて、連続した2個のパルス信号b1,b2を発生す
るものである。そして、始めのパルス信号b1はゲ
ート部3に入り、ゲート部3が開の状態であれ
ば、このパルス信号b1はクリア信号CLとしてレ
ジスター5に入り、レジスター5をクリアする。
また、後のパルス信号b2は制御回路部7に入り、
これをセツトさせると共に、レジスター5にデー
タ読み込み信号として入力される。
In FIG. 1, 1 is a unit price setting section, 2 is a pulse generating section, 3 is a gate section, and 7 is a control circuit section, which are the main parts of the present invention. Also, 5 is a register,
6 is a display section that displays the price and weight in addition to the unit price. The unit price setting section 1 has a group of switches S for setting unit prices, each switch S-0, S-1...
S-9 corresponds to the numerical values 0, 1, 2..., 9. For example, if the unit price is 120 (yen), switch S-1
It is turned on sequentially from S-2 to S-0. In addition, the pulse generating section 2 turns on arbitrary switches S-0, S-1...S-9 in the unit price setting section 1.
, two consecutive pulse signals b 1 and b 2 are generated. Then, the first pulse signal b1 enters the gate section 3, and if the gate section 3 is in an open state, this pulse signal b1 enters the register 5 as a clear signal CL and clears the register 5.
Further, the subsequent pulse signal b2 enters the control circuit section 7,
This is set and input to the register 5 as a data read signal.

上記制御回路部7は電源投入によるイニシヤル
信号と前述パルス信号b3によりセツトされ、ゲー
ト部3を閉じる“H”レベル信号gを発生する。
そして、これは、計量安定信号や、印字信号、秤
動作中信号などの毎回の計量時に少なく共一回は
発生する信号fにより、リセツトされて、ゲート
部3を開く“L”レベル信号gを出力する。
The control circuit section 7 is set by an initial signal upon power-on and the aforementioned pulse signal b3 , and generates an "H" level signal g that closes the gate section 3.
This is reset by a signal f, such as a weighing stability signal, a print signal, and a scale operation signal, which are generated at least once during each measurement, and generates an "L" level signal g that opens the gate section 3. Output.

次に上記構成の動作要領を、第3図の具体的回
路例をもつて説明する。尚、第3図は上記構成の
外部信号によりクリアを行なう制御回路部7を手
動の切換スイツチMで切り離し自在にすると共に
上記制御回路部7の機能を別構成で行なうタイマ
ー部4を付加したものを示し、この付加回路の構
成、及び動作は後述する。
Next, the operation of the above configuration will be explained using a specific circuit example shown in FIG. In addition, FIG. 3 shows a system in which the control circuit section 7 of the above configuration, which is cleared by an external signal, can be freely disconnected by a manual changeover switch M, and a timer section 4 that performs the functions of the control circuit section 7 with a separate structure is added. The configuration and operation of this additional circuit will be described later.

まず、外部信号でクリアを行なう制御回路部7
について述べると、これは電源投入によるイニシ
ヤル信号と前述パルス信号b2とを入力とするOR
回路13と、この回路13の出力信号Cでセツト
されるフリツプフロツプ14とで構成される。
尚、フリツプフロツプ14のQ出力dは切換スイ
ツチMの接点m1に接続され、またフリツプフロ
ツプ14は計量安定信号や、印字信号、秤動作中
信号などの信号fでリセツトされる。
First, the control circuit section 7 performs clearing using an external signal.
This is an OR operation that takes the initial signal from power-on and the aforementioned pulse signal b2 as input.
It consists of a circuit 13 and a flip-flop 14 which is set by the output signal C of this circuit 13.
The Q output d of the flip-flop 14 is connected to the contact m1 of the changeover switch M, and the flip-flop 14 is reset by a signal f such as a weighing stability signal, a print signal, a scale operation signal, etc.

この制御回路部7は次のような動作を行う。ま
ず、単価設定後、任意な時に切換スイツチMを接
点m2から接点m1に切換える。するとOR回路15
への信号gが“L”から“H”になり、信号hが
“H”から“L”になつてゲート部3は閉状態と
なる。而して後、例えば計量がなされて計量安定
信号fが出るとフリツプフロツプ14はリセツト
される。Q出力力dは“H”から“L”になり、
信号g,hが反転して、ゲート部3は開状態とな
る。
This control circuit section 7 performs the following operations. First, after setting the unit price, changeover switch M is switched from contact m2 to contact m1 at any time. Then OR circuit 15
The signal g to the gate changes from "L" to "H", the signal h changes from "H" to "L", and the gate section 3 becomes closed. Thereafter, for example, when a measurement is performed and a measurement stability signal f is output, the flip-flop 14 is reset. Q output force d changes from “H” to “L”,
The signals g and h are inverted, and the gate section 3 becomes open.

そして、新しい単価を設定するため、スイツチ
群Sの始めスイツチをONすると、パルス発生部
2からまずパルス信号b1が出て、レジスター5を
クリアする。また、次のパルス信号b2はフリツプ
フロツプ14をセツトして、Q出力dを“L”か
ら“H”にする。すると、信号g,hは再び反転
し、ゲート部3は閉状態となる。また、パルス信
号b2はタイマー部4に入り、タイマー部4を作動
させるが、この場合、タイマー部4の作動は何ら
影響しない。即ち、フリツプフロツプ14のセツ
トでゲート部3が閉じるため、スイツチ群Sの次
のスイツチをONしてもレジスター5はクリアさ
れないためである。
Then, in order to set a new unit price, when the first switch of the switch group S is turned on, the pulse signal b1 is first output from the pulse generator 2, and the register 5 is cleared. Further, the next pulse signal b2 sets the flip-flop 14 and changes the Q output d from "L" to "H". Then, the signals g and h are inverted again, and the gate section 3 becomes closed. Further, the pulse signal b2 enters the timer section 4 and activates the timer section 4, but in this case, the operation of the timer section 4 has no effect. That is, since the gate section 3 is closed when the flip-flop 14 is set, the register 5 is not cleared even if the next switch in the switch group S is turned on.

次に上記タイマー部4について述べる。これは
パルス信号b2の入力から一定時間だけ作動し、そ
の間ゲート部3を閉じるものである。例えば、い
ま120(円)の単価設定の際、各スイツチS−
1,S−2,S−0のON時間を第2図に示すよ
うに夫々t1,t2,t0とし、またスイツチS−1と
S−2、及びS−2とS−0の操作間隔時間を
t12,t20とすると、タイマー部4の設定時間Tは T>t1+t12,T>t2+t20,T>t0 となるように設定する。つまり、各スイツチS−
1,S−2,S−0による単価設定時は、始めの
スイツチS−1のONによるパルス信号b2の発生
より最後までタイマー部4が作動するようにな
す。実際、t1+t12やt2+t20のようなスイツチ操作
時間は長くても3秒とかからないため、Tは約3
秒に設定しておけば無難である。
Next, the timer section 4 will be described. This operates for a certain period of time after the pulse signal b2 is input, and the gate section 3 is closed during that period. For example, when setting a unit price of 120 (yen), each switch S-
The ON times of switches S-1, S-2, and S-0 are set to t 1 , t 2 , and t 0, respectively, as shown in Figure 2, and the ON times of switches S-1 and S-2, and of switches S-2 and S-0 are Operation interval time
t 12 and t 20 , the set time T of the timer unit 4 is set so that T>t 1 +t 12 , T>t 2 +t 20 , and T>t 0 . In other words, each switch S-
1, S-2, and S-0, the timer unit 4 operates from the time when the pulse signal b2 is generated by turning on the switch S-1 until the end. In fact, switch operation times such as t 1 + t 12 and t 2 + t 20 take less than 3 seconds at most, so T is approximately 3 seconds.
It is safe to set it to seconds.

いま、切換スイツチMを接点m2に接続して、
制御回路部7を切り離した状態にし、またレジス
ター5には前の単価データが記憶されているもの
とする。そして新しい単価、例えば12(円)を設
定する場合、まず単価設定部1のスイツチS−1
をONする。するとスイツチ群Sを入力とするO
回路8から信号Sが、第4図に示すようにt1時間
出力する。このt1時間はスイツチS−1のON時
間である。そして、信号aの立上りにより、パル
ス発生部2はパルス信号b1とb2を連続して出力す
る。なお、始めのパルス信号b1の立下りで、後の
パルス信号b2が発生し、また、これらのパルス幅
は信号aより十分に小さいものとする。
Now, connect switch M to contact m2 ,
It is assumed that the control circuit section 7 is in a disconnected state and that the register 5 stores the previous unit price data. When setting a new unit price, for example 12 (yen), first press switch S-1 in unit price setting section 1.
Turn on. Then, O with switch group S as input
A signal S is output from the circuit 8 for a time t 1 as shown in FIG. This time t1 is the ON time of switch S-1. Then, as the signal a rises, the pulse generator 2 successively outputs the pulse signals b 1 and b 2 . It is assumed that the subsequent pulse signal b 2 is generated at the fall of the first pulse signal b 1 and that the width of these pulses is sufficiently smaller than that of the signal a.

ここで、上記パルス信号b2を先に述べると、こ
れはタイマー部4に入り、タイマー部4を作動さ
せて、信号eを出力させる。即ち、信号eは論理
レベル“L”から“H”になつてOR回路15に
入り、NOT回路16の出力信号hは“H”から
“L”になす。また信号hはゲート部3のAND回
路9に入力されているため、信号hが“L”にな
ることにより、ゲート部3は閉じられる。換言す
れば、パルス信号b2の発生で信号hが“L”にな
るまではゲート部3は開の状態である。従つて、
始めのパルス信号b1がゲート部3のAND回路9
に入るとANDが成立して、信号iが出力され
る。この信号iはOR回路12を介して、クリア
信号CLとしてレジスター5に入り、レジスター
5に記憶されている前のデータをクリアする。
First, the pulse signal b2 will be described. It enters the timer section 4, activates the timer section 4, and outputs the signal e. That is, the signal e changes from logic level "L" to "H" and enters the OR circuit 15, and the output signal h of the NOT circuit 16 changes from "H" to "L". Furthermore, since the signal h is input to the AND circuit 9 of the gate section 3, the gate section 3 is closed when the signal h becomes "L". In other words, the gate section 3 remains open until the signal h becomes "L" upon generation of the pulse signal b2 . Therefore,
The first pulse signal b 1 is sent to the AND circuit 9 of the gate section 3
When it enters, AND is established and signal i is output. This signal i enters the register 5 as a clear signal CL via the OR circuit 12, and clears the previous data stored in the register 5.

他方、ゲート部3からの信号iはNOT回路1
0で反転されて信号jとなり、AND回路11に
入る。このAND回路11には単価設定部1から
単価データが入力されているため、単価データは
信号jが“H”のときにレジスター5に送られ
る。一方パルス発生部2からの後のパルス信号b2
はデータ読み込み信号としてレジスター5に送ら
れる。従つて、レジスター5は後のパルス信号b2
の発生の時点から、スイツチS−1のデータ、即
ち、数値1を読み込み記憶する。以上をまとめれ
ば、スイツチS−1のONで、まずパルス信号b1
が発生して、レジスター5をクリアし、次のパル
ス信号b2で数値1のデータが記憶される。
On the other hand, the signal i from the gate section 3 is sent to the NOT circuit 1.
It is inverted at 0 and becomes a signal j, which enters the AND circuit 11. Since the unit price data is inputted to this AND circuit 11 from the unit price setting section 1, the unit price data is sent to the register 5 when the signal j is "H". On the other hand, the subsequent pulse signal b 2 from the pulse generator 2
is sent to register 5 as a data read signal. Therefore, register 5 receives the subsequent pulse signal b 2
From the time when , the data of switch S-1, ie, the numerical value 1, is read and stored. To summarize the above, when switch S-1 is turned on, first the pulse signal b 1
occurs, register 5 is cleared, and the data of numerical value 1 is stored with the next pulse signal b2 .

次に、スイツチS−1をOFFして、t12時間後
にスイツチS−2をONすると、T>t1+t12であ
るから、タイマー部4の作動は続いており、従つ
てゲート部3は閉じたままである。そのため、ス
イツチS−2のONでパルス発生部2から再びパ
ルス信号b1が出ても、ゲート部3は出力せず、ク
リア信号CLは出ない。しかし、後のパルス信号
b2はデータ読み込み信号としてレジスター5に入
り、このときのデータ数値2をレジスター5に読
み込ませる。すると、レジスター5は前の数値1
をシフトして、数値12を記憶し、この数値12は表
示部6の単価表示部6′に表示される。一方、後
のパルス信号b2はタイマー部4に入り、再び、タ
イマー部4をT時間作動させることになる。
Next, switch S-1 is turned off and switch S-2 is turned on after t12 hours. Since T> t1 + t12 , the timer section 4 continues to operate, and therefore the gate section 3 is turned on. It remains closed. Therefore, even if the pulse signal b1 is output again from the pulse generator 2 when the switch S-2 is turned on, the gate unit 3 does not output the signal and the clear signal CL is not output. But after the pulse signal
b 2 enters register 5 as a data read signal, causing the data value 2 at this time to be read into register 5. Then, register 5 is the previous number 1
is shifted and the numerical value 12 is stored, and this numerical value 12 is displayed on the unit price display section 6' of the display section 6. On the other hand, the subsequent pulse signal b2 enters the timer section 4 and operates the timer section 4 again for T time.

上記単価12(円)の設定に際して操作を間違つ
た場合は、T時間経過後(3秒程度後)に再びス
イツチ群Sを操作すればよい。即ち、T時間後で
あれば、タイマー部4の信号eは“H”から
“L”になつて、信号hが“H”であり、ゲート
部3が開の状態になつているため、間違い訂正は
新しい単価設定と同じことになる。
If an error is made when setting the unit price of 12 yen, the switch group S can be operated again after time T has elapsed (approximately 3 seconds). In other words, after time T, the signal e of the timer unit 4 will have changed from "H" to "L", the signal h will be "H", and the gate unit 3 will be open, so the error correction will be the same as setting a new unit price.

なお、単価設定部1には単価設定のためのスイ
ツチ群Sの他にレジスター5を専用にクリアする
ためのクリアスイツチを設け、このスイツチの
ONによつてクリアスイツチ信号をOR回路12を
介してレジスター5に送る様にしてもよい。この
様にしておけば、単価設定をせずに単価をクリア
したい場合、このクリアスイツチをONするだけ
でよい。また、切換えスイツチMを接点m2に接
続しておいて、単価を設定している際、タイマー
部4の設定時間Tが経過するまでに単価を訂正す
る場合や、切換えスイツチMを接点m1に接続し
ておいて単価を設定した後、前記のように計量安
定信号等が発生される前に単価を訂正する場合、
このクリアスイツチをONすればレジスター5が
クリアされ、続いて所要のスイツチをONしてい
けば単価を訂正することができる。
In addition to the switch group S for unit price setting, the unit price setting section 1 is provided with a clear switch for specifically clearing the register 5.
A clear switch signal may be sent to the register 5 via the OR circuit 12 when turned ON. By doing this, if you want to clear the unit price without setting the unit price, all you have to do is turn on this clear switch. In addition, when setting the unit price with the changeover switch M connected to the contact m2 , if the unit price is to be corrected before the set time T of the timer section 4 has elapsed, or when the changeover switch M is connected to the contact m1 After connecting to the unit and setting the unit price, when correcting the unit price before the measurement stability signal etc. is generated as described above,
Turning on this clear switch clears register 5, and then turning on the required switches allows the unit price to be corrected.

以上説明したように、本考案は、単価設定用の
スイツチ群を有する単価設定部と、前記スイツチ
群の任意のスイツチのONで連続な2個のパルス
信号を出すパルス発生部と、パルス発生部の2個
のパルス信号のうち始めのパルス信号を設定単価
のクリア信号として単価設定用レジスターに通す
ゲート部と、毎回の計量時に少なくとも一回は発
生する計量安定信号等の外部信号で前記ゲート部
を開き、パルス発生部の2個のパルス信号のうち
後のパルス信号で前記ゲート部を閉じるゲートの
制御回路部とを具備し、毎回の計量に関連して発
生する上記外部信号によつて、上記ゲートを開か
せ、毎回の単価設定時の第1番目のスイツチの
ON時の始めのパルス信号で単価設定用レジスタ
ーをクリアさせ、その後のパルス信号で当該スイ
ツチの単価設定データを単価設定用レジスターに
記憶させると共に、上記ゲートを閉じさせ、次回
の外部信号が入るまでゲートを閉じさせ続けて次
後の単価設定スイツチのONにより、その単価設
定データを後のパルス信号で単価設定用レジスタ
ーに順次シフトさせて記憶させるようになしたか
ら、新たに単価を設定することに関連して新単価
設定の最初の単価設定スイツチのONで旧設定単
価が自動的にクリアされるのであり、従つて、旧
設定単価のクリアのための特別な操作が不要化で
きることはもとより、特に、計量終了後、品物を
秤量皿から一旦除去した後でも当該単価が残存し
ているので、販売者若しくは顧客の要望等で価格
の再確認を行う場合や、更に同一商品の重量追加
を行う場合には、単価を再設定する必要がなく、
このようなケースはしばしば起こるのであり、非
常に便利である。即ち、単価設定が必要なのは、
あくまでも、品物を計量するときであり、それ
は、前回と同じ単価の場合もあれば、異なる単価
の場合もある訳であつて、当然、異なる単価の場
合にのみ、新たな単価設定を行えばよいのであ
る。しかも、ゲートの開閉制御は、1回の計量を
行うたびに開とされ、新しい単価を設定する最初
のスイツチのONで閉とされ、このゲートの閉時
間をタイマーで設定する場合のような1つの単価
の設定をタイマー時間内で完了する必要はなく、
また、次の単価の設定も、タイマー設定時間の経
過を持たなくてもよいので、特に、異なる単価の
商品を連続して計量する場合の計量能率を向上さ
せ得る。さらに、単価の設定操作途中に、ミス設
定した場合、秤量皿を押えるのみでゲートが開と
なるので、改めて設定し直せばよい。
As explained above, the present invention includes a unit price setting section having a group of switches for setting unit prices, a pulse generation section that outputs two consecutive pulse signals when any switch in the switch group is turned on, and a pulse generation section. A gate section that passes the first pulse signal of the two pulse signals to the unit price setting register as a clear signal for the set unit price, and an external signal such as a weighing stability signal that is generated at least once during each measurement. and a gate control circuit section that opens the gate section and closes the gate section with the later one of the two pulse signals of the pulse generating section, and the gate section is controlled by the external signal generated in connection with each weighing. Open the above gate and set the first switch when setting the unit price each time.
The unit price setting register is cleared by the first pulse signal when ON, and the unit price setting data of the switch is stored in the unit price setting register by the subsequent pulse signal, and the above gate is closed until the next external signal is input. By keeping the gate closed and turning on the next unit price setting switch, the unit price setting data is sequentially shifted and stored in the unit price setting register using a subsequent pulse signal, so a new unit price can be set. In relation to this, when the first unit price setting switch is turned on to set a new unit price, the old set unit price is automatically cleared.Therefore, not only does it eliminate the need for special operations to clear the old set unit price, In particular, since the unit price remains even after the item has been removed from the weighing pan after the measurement is completed, the price may be reconfirmed at the request of the seller or customer, or the weight of the same item may be added. In some cases, there is no need to reset the unit price,
Such cases often occur and are very convenient. In other words, what is necessary to set the unit price is
This is only when weighing the item, and it may be the same unit price as the previous time, or it may be a different unit price.Of course, you only need to set a new unit price if the unit price is different. It is. Moreover, the gate opening/closing control is opened every time a single weighing is performed, and is closed when the first switch is turned on to set a new unit price. There is no need to complete the setting of one unit price within the timer time,
Furthermore, since the next unit price setting does not require the timer setting time to elapse, the weighing efficiency can be improved, especially when products with different unit prices are weighed consecutively. Furthermore, if a mistake is made during the unit price setting operation, the gate can be opened simply by pressing the weighing pan, so the setting can be made again.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案に係る装置の実施例を示す概略
ブロツク図、第2図はタイマー部の設定時間説明
図、第3図は第1図の具体的応用例を示すブロツ
ク図、第4図は第3図各部出力のタイムチヤート
である。 1……単価設定部、2……パルス発生部、3…
…ゲート部、7……制御回路部、5……レジスタ
ー、S……スイツチ。
Fig. 1 is a schematic block diagram showing an embodiment of the device according to the present invention, Fig. 2 is a diagram explaining the setting time of the timer section, Fig. 3 is a block diagram showing a specific application example of Fig. 1, and Fig. 4 Figure 3 is a time chart of the output of each part. 1...Unit price setting section, 2...Pulse generation section, 3...
...gate section, 7...control circuit section, 5...register, S...switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 単価設定用のスイツチ群を有する単価設定部
と、前記スイツチ群の任意のスイツチのONで連
続な2個のパルス信号を出すパルス発生部と、パ
ルス発生部の2個のパルス信号のうち始めのパル
ス信号を設定単価のクリア信号として単価設定用
レジスターに通すゲート部と、毎回の計量時に少
なくとも一回は発生する計量安定信号等の外部信
号で前記ゲート部を開き、パルス発生部の2個の
パルス信号のうち後のパルス信号で前記ゲート部
を閉じるゲートの制御回路部とを具備し、毎回の
計量に関連して発生する上記外部信号によつて、
上記ゲートを開かせ、毎回の単価設定時の第1番
目のスイツチのON時の始めのパルス信号で単価
設定用レジスターをクリアさせ、その後のパルス
信号で当該スイツチの単価設定データを単価設定
用レジスターに記憶させると共に、上記ゲートを
閉じさせ、次回の外部信号が入るまでゲートを閉
じさせ続けて次後の単価設定スイツチのONによ
り、その単価設定データを後のパルス信号で単価
設定用レジスターに順次シフトさせて記憶させる
ようになしたことを特徴とする電子秤の設定単価
自動クリア装置。
a unit price setting section having a switch group for unit price setting; a pulse generation section that generates two consecutive pulse signals when any switch in the switch group is turned on; There is a gate section that passes the pulse signal to the unit price setting register as a clear signal for the set unit price, and a pulse generation section that opens the gate section with an external signal such as a weighing stability signal that is generated at least once during each measurement. and a gate control circuit unit that closes the gate unit with a later pulse signal among the pulse signals, and by the external signal generated in connection with each weighing,
Open the above gate, clear the unit price setting register with the first pulse signal when the first switch is turned ON during each unit price setting, and use the subsequent pulse signal to transfer the unit price setting data of the switch to the unit price setting register. At the same time, the gate is closed, and the gate is kept closed until the next external signal is input, and when the next unit price setting switch is turned on, the unit price setting data is sequentially stored in the unit price setting register using the next pulse signal. An automatic unit price clearing device for an electronic scale, characterized in that it is made to shift and memorize it.
JP5893478U 1978-04-28 1978-04-28 Expired JPS6117390Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5893478U JPS6117390Y2 (en) 1978-04-28 1978-04-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5893478U JPS6117390Y2 (en) 1978-04-28 1978-04-28

Publications (2)

Publication Number Publication Date
JPS54103243U JPS54103243U (en) 1979-07-20
JPS6117390Y2 true JPS6117390Y2 (en) 1986-05-28

Family

ID=28958188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5893478U Expired JPS6117390Y2 (en) 1978-04-28 1978-04-28

Country Status (1)

Country Link
JP (1) JPS6117390Y2 (en)

Also Published As

Publication number Publication date
JPS54103243U (en) 1979-07-20

Similar Documents

Publication Publication Date Title
US4424567A (en) Electronic cash register with timekeeper
US4396904A (en) Electronic pace timing device
JPS6117390Y2 (en)
JPS5820896Y2 (en) Automatic unit price clearing device for electronic scales
JPS6260673B2 (en)
US5386399A (en) Analogue electronic timepiece with chronographic function
JPS56108918A (en) Electronic balance
JPS5817230Y2 (en) Automatic unit price clearing device for electronic scales
JPS61106130A (en) Measurement of data coming to time function
JPS5813940B2 (en) Mode designation device in electronic register
JPS6411987B2 (en)
JPS642230Y2 (en)
JPS5825238B2 (en) time adjustment device
JPS5834526Y2 (en) electronic cash register
JPS60154889U (en) electronic clock
JPS6313159B2 (en)
JPS6038226Y2 (en) Maximum value weighing device
JPS5920995B2 (en) Keisankitsukitokei
JPS5480163A (en) Electronic watch
JPH0530206B2 (en)
JPS5850280Y2 (en) Display fixing device for electronic digital display scales
JPS6122310Y2 (en)
JPH0544796Y2 (en)
JPS5825318Y2 (en) Display fixing device for electronic scales and printer-equipped electronic scales, etc.
SU1205050A1 (en) Apparatus for measuring absolute frequency deviation