JPS61167293A - Method for processing video signals - Google Patents

Method for processing video signals

Info

Publication number
JPS61167293A
JPS61167293A JP60007917A JP791785A JPS61167293A JP S61167293 A JPS61167293 A JP S61167293A JP 60007917 A JP60007917 A JP 60007917A JP 791785 A JP791785 A JP 791785A JP S61167293 A JPS61167293 A JP S61167293A
Authority
JP
Japan
Prior art keywords
circuit
counter
signal
memory
dark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60007917A
Other languages
Japanese (ja)
Inventor
Soichi Takano
高野 惣一
Yoshiharu Noda
野田 芳治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOYO DENSHI KOGYO KK
Koyo Electronics Industries Co Ltd
Original Assignee
KOYO DENSHI KOGYO KK
Koyo Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOYO DENSHI KOGYO KK, Koyo Electronics Industries Co Ltd filed Critical KOYO DENSHI KOGYO KK
Priority to JP60007917A priority Critical patent/JPS61167293A/en
Publication of JPS61167293A publication Critical patent/JPS61167293A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the memory capacity and data processing time by storing picture image scanning signals binary coded in light and dark after compression into data concerning the respective time widths of light and dark periods and performing required processing on the basis of these storted data. CONSTITUTION:Line image sensors 1a, 1b pick up images of paper sheets 2, 2' respectively having apertures 2a, 2a,. A circuit 4 selects either the control signal from a switching control circuit 3 or clocks CLK from an oscillating circuit 5 to supply the resulting output to a threshold determining circuit 7. The circuit 6 compares the picture image scanning signal and the threshold value from the circuit 7 to provide a binary signal which is inputted to a latch circuit 8 and to a rise-fall detecting circuit 10. The circuit 10 generates pulses at the changing time of the binary signals to supply latch instruction to a circuit 8 while supplying them to a counter 12. The circuit 8 latches the values of CLK by a counter 11 by time widths of light and dark periods to store them with the count values of the counter 12 as addresses in a memory 14 while storing them in a main memory 17 through CPU15 by the address of the counter 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像認識等に用いられる画像信号の処理方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for processing image signals used in image recognition and the like.

〔従来技術〕[Prior art]

ブレビカメラ等によって撮像された画像について、その
認識等をコンピュータで行う場合においては撮像画像を
ビデオRAM  (随時続出書込メモリ9)に一旦格納
し、その後格納しである画像情報を読出して所要の処理
を行うこととしている。
When using a computer to recognize images captured by a camera such as a blurry camera, the captured images are temporarily stored in a video RAM (continuously reloading memory 9), and then the stored image information is read out and processed as required. We are planning to do this.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところがこのような方法による場合は、画素数に対応す
る容量のビデオRAMを必要とし、また記憶情報が1画
素ごとの情報であるので、ビデオRAMから読出したデ
ータの処理に長時間を要するという問題かあ、った。こ
れは1次元の撮像装置においても同様である。
However, this method requires a video RAM with a capacity corresponding to the number of pixels, and since the stored information is for each pixel, there is a problem that it takes a long time to process the data read from the video RAM. Oh, it was. This also applies to one-dimensional imaging devices.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はこのうような問題を解決するためになされたも
のであって、明暗に2値化された画像走査信号を明、暗
の期間夫々9時間幅に関するデータに圧縮記憶し、この
記憶データに基づき所要のデータ処理を行うことにより
、メモリ容量の節減又はデータ処理時間の短縮を図れる
画像信号の処理方法を提供することを目的とする。
The present invention has been made in order to solve such problems, and the present invention compresses and stores an image scanning signal that has been binarized into bright and dark periods into data relating to a width of 9 hours each for bright and dark periods, and stores this stored data. An object of the present invention is to provide an image signal processing method that can reduce memory capacity or data processing time by performing necessary data processing based on the following.

〔実施例〕〔Example〕

以下本発明を、ラインイメージセン・す・、つまり1次
元の撮像装置を用いた彫状認識装置に適用した場合の実
施例を示す図面に基・ブい°(詳述する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to drawings showing an embodiment in which the present invention is applied to a line image sensor, that is, a carving recognition device using a one-dimensional imaging device.

第1図において1,1′は夫々ラインイメージセンサI
a、 lbとレンズ(図示せず)とを組合せてなる撮像
機であって、ラインイメージセンサla。
In Fig. 1, 1 and 1' are line image sensors I, respectively.
An image pickup device consisting of a combination of a, lb and a lens (not shown), which is a line image sensor la.

1bはレンズから適当な距離を隔てた位置に配しである
。撮影対象は例えば横長の長方形の白い紙2゜2′であ
り、中央に穴2a、2’aが開けられており、背景は暗
くしである。
1b is arranged at a position separated from the lens by an appropriate distance. The object to be photographed is, for example, a horizontally long rectangular piece of white paper 2°2' with holes 2a and 2'a made in the center, and the background is dark.

切換制御回路3は第2図(イ)に示すようにラインイメ
ージセンサIa、 lbを選択する信号を入力回路4に
与える。また発振回路5は入力回路4へ第2図(ニ)に
示すクロック信号CIJを与える。
The switching control circuit 3 supplies a signal for selecting the line image sensors Ia and lb to the input circuit 4, as shown in FIG. 2(A). The oscillation circuit 5 also provides the input circuit 4 with a clock signal CIJ shown in FIG. 2(d).

入力回路4は切換制御回路3からの信号に従って動作さ
せるべきラインイメージセンサ1a又は1bにイネーブ
ル信号を発する。ラインイメージセンサla、 Ibば
多数の感光素子を1列に並設したものであり、イネーブ
ル信号が与えられ、また入力回路4を介してクロック信
号CLKを与えられた場合には、ラインイメージセンサ
1a又は11】が走査され、クロック信号C1,にの各
パルスに同期して各感光素子の受光閂に応じたレベルの
電気信号、つまり画像走査信号が出力される。
The input circuit 4 issues an enable signal to the line image sensor 1a or 1b to be operated according to the signal from the switching control circuit 3. The line image sensors la and Ib have a large number of photosensitive elements arranged in parallel in one row, and when an enable signal is applied and a clock signal CLK is applied via the input circuit 4, the line image sensor 1a or 11] is scanned, and an electrical signal of a level corresponding to the light receiving bar of each photosensitive element, that is, an image scanning signal, is output in synchronization with each pulse of the clock signal C1.

この画像走査信号は比較回路6及び闇値決定回路7に与
えられる。闇値決定回路7は、画像走査信号のピーク値
等、特定の信号部分を利用して比較回路6の闇値レベル
を決定する回路である。比較回路6はこの闇値レベルを
用いて入力された画像走査信号を2値化する。第2図(
ハ)はこの2値化信号を示している。
This image scanning signal is applied to a comparison circuit 6 and a dark value determination circuit 7. The dark value determination circuit 7 is a circuit that determines the dark value level of the comparison circuit 6 by using a specific signal portion such as the peak value of the image scanning signal. The comparison circuit 6 uses this dark value level to binarize the input image scanning signal. Figure 2 (
C) shows this binarized signal.

2値化された画像走査信号はラッチ回路8及び立上/立
下検出回路10へ与えられる。立上/立下検出回路10
は微分回路等を用いて構成されており、画像走査信号の
立上り、立下り時点で短い時間幅のパルス信号を切り出
す。このパルス信号はランチ回路8に対してランチを指
令する信号として与えられ、またカウンタ12へ計数対
象として与えられる。
The binarized image scanning signal is applied to a latch circuit 8 and a rise/fall detection circuit 10. Rising/falling detection circuit 10
is constructed using a differentiating circuit or the like, and cuts out a pulse signal with a short time width at the rising and falling points of the image scanning signal. This pulse signal is given to the launch circuit 8 as a signal instructing launch, and is also given to the counter 12 as a counting object.

切換制御回路3は選択する切換信号の外に第2図(ロ)
に示すようにラインイメージセンサla。
The switching control circuit 3 has a switching signal as shown in Fig. 2 (b) in addition to the switching signal to be selected.
Line image sensor la as shown.

lbの動作指令信号を発し、これが“H”レベルである
時にイネーブル信号がこれに同期して発せられる。動作
指令信号はまたカウンタ11.12へはリセット状態と
して与えられる。カウンタ11.12は動作指令信号が
“L”のときにリセット状態にあり“H”のときに針数
を行う。
An operation command signal of lb is issued, and when this is at the "H" level, an enable signal is issued in synchronization with this. The operation command signal is also provided to the counters 11, 12 as a reset state. The counters 11 and 12 are in a reset state when the operation command signal is "L" and count the stitches when it is "H".

カウンタ11には計数対象としてクロック信号CIJが
与えられる。カウンタ11の計数内容はランチhI回路
8へ与えられており、カウンタ12の計数内容はラッチ
回路9及び切換スイッチ2暑ヘリえられCいる。ラッチ
回路8には前記切換制御回路3が出力するイネーブル信
号も与えられている。従ってラッチ回路8は2値化され
た画像走査信号が明−暗又は暗→明と変化した時におけ
るカウンタ11の計数内容、そのとき出力しているライ
ンイメージセンサIa、 Ibの別、及び当該画像走査
信号の明暗の別(変化直後のもの)をラッチする。
A clock signal CIJ is applied to the counter 11 as a counting target. The counted contents of the counter 11 are given to the launch hI circuit 8, and the counted contents of the counter 12 are given to the latch circuit 9 and the changeover switch 2. The latch circuit 8 is also given an enable signal output from the switching control circuit 3. Therefore, the latch circuit 8 determines the count contents of the counter 11 when the binarized image scanning signal changes from bright to dark or from dark to bright, which line image sensor Ia or Ib is outputting at that time, and the image concerned. Latch the brightness and darkness of the scanning signal (immediately after the change).

切換制御回路3が出力する動作指令信号はランチ回路9
へ与えられるが、ラッチ回路9はその立下りタイミング
にてカウンタ12の針数内容をランチする。
The operation command signal output from the switching control circuit 3 is sent to the launch circuit 9.
However, the latch circuit 9 launches the stitch number content of the counter 12 at the falling timing.

ラッチ回路8のラッチ内容は動作指令信号によって切換
制御される切換スイッチ22を介してメモ1J14へ書
込データとして与えられる。切換スイッチ22ばメモリ
14の内容を読出す場合には中央処理装置13に連なる
データバス15側に切換られてメモリ14の内容を中央
処理装置13へ転送できるようにしている。
The latched contents of the latch circuit 8 are given as write data to the memo 1J14 via the changeover switch 22 which is controlled by the operation command signal. When the contents of the memory 14 are to be read out, the changeover switch 22 is switched to the side of the data bus 15 connected to the central processing unit 13 so that the contents of the memory 14 can be transferred to the central processing unit 13.

ラッチ回路9にラッチされたデータもデータバス15を
介して中央処理装置13に転送される。またカウンタ1
2の針数内容は中央処理装置13によって切換制御され
る切換スイッチ21を介してメモリ14へ書込みアドレ
ス信号として与えられる。またアドレスバス16を介し
て中央処理袋W13から与えられるアドレス信号は切換
スイッチ21を介してメモ1J14へ読出しアドレス信
号として与えられる。切換スイッチ21.22は動作指
令信号が″H゛レベルの間カウンタ12.ランチ回路8
側に切換えられ、また“L”レベルの間アドレスバス1
5.データバス16側へ切換えられる。中央処理袋M1
3の指令によりメモリ14から続出されたデータは主メ
モリ17に転送格納され、同様に演算処理される。
The data latched in the latch circuit 9 is also transferred to the central processing unit 13 via the data bus 15. Also counter 1
The number of stitches 2 is given to the memory 14 as a write address signal via a changeover switch 21 which is controlled by the central processing unit 13. Further, an address signal applied from the central processing bag W13 via the address bus 16 is read out to the memo 1J14 via the changeover switch 21 and applied as a read address signal. The changeover switches 21 and 22 switch the counter 12 and launch circuit 8 while the operation command signal is at the "H" level.
while the address bus 1 is switched to the “L” level.
5. It is switched to the data bus 16 side. Central processing bag M1
The data successively outputted from the memory 14 according to the command No. 3 is transferred and stored in the main memory 17, and similarly processed.

その他特には図示しないが中央処理装置13に対しての
入力手段、その入力内容又は演算内容の表示手段等が設
けられている。
In addition, although not particularly shown, input means for the central processing unit 13, means for displaying input contents or calculation contents, etc. are provided.

次に叙上の如き装置によって実行される本発明方法につ
いて説明する。第2図(ロ)に示すように動作指令信号
が“■”レベルになると切換制御回路3はラインイメー
ジセンサ1aのイネーブル信号を出力する。またカウン
タ11.12が針数を開始する。
Next, the method of the present invention executed by the above-mentioned apparatus will be explained. As shown in FIG. 2(b), when the operation command signal reaches the "■" level, the switching control circuit 3 outputs an enable signal for the line image sensor 1a. Counters 11 and 12 also start counting stitches.

第2図(ハ)は第2図(ロ)の動作指令信号が“Hルベ
ルである間を拡大して示しているがラインイメージセン
サ1aが撮像する画像は背景1紙2、穴2a、紙2、背
景となるので、2値化画像信号は第2図(ハ)に示すよ
うに暗、明、暗、明。
FIG. 2(c) shows an enlarged view of the period in which the operation command signal in FIG. 2(b) is "H level". 2. Since it is the background, the binary image signal is dark, bright, dark, bright as shown in FIG. 2 (c).

暗となる。It becomes dark.

さて2値化画像信号が暗→明と変化すると立上/立下検
出回路10が切出すパルス信号にてランチ回路8はラン
チを行う。
Now, when the binary image signal changes from dark to bright, the launch circuit 8 launches using the pulse signal output by the rise/fall detection circuit 10.

このときラッチする情報は動作指令信号の立上り(I2
IIちラインイメージセンサ1aの一端からの走査開始
時点)から暗−明への変化時点までの時間、従って撮像
画像の端部から紙の端までの長さに相当するカウンタ1
1の針数値01変化直後の明暗の別、つまり明及びライ
ンイメージセンサla、 lbO別、つまり1aである
。一方、立上/立下検出回路10からの上記パルス信号
によってカウンタ12は1歩進される。そしてラッチ回
路8にラッチされた内容はカウンタ12の内容を書込ア
ドレスとしてメモリ14に書込まれる。
The information latched at this time is the rising edge of the operation command signal (I2
Counter 1 corresponds to the time from the start of scanning from one end of the line image sensor 1a to the time of the change from dark to bright, and therefore the length from the edge of the captured image to the edge of the paper.
Immediately after the needle value of 1 changes by 01, there is a difference between light and dark, that is, brightness, and line image sensor la and lbO, that is, 1a. On the other hand, the counter 12 is incremented by one step by the pulse signal from the rise/fall detection circuit 10. The contents latched by the latch circuit 8 are written into the memory 14 using the contents of the counter 12 as a write address.

以下2値化画像走査信号が明→暗、暗−明と変化する都
度上述のようなラッチ、メモ1月4への書込みが行われ
ていく。
Thereafter, each time the binary image scanning signal changes from bright to dark or from dark to bright, writing to the latch and memo 4 is performed as described above.

第1表はこのようにランチされ、メモ1月4へ書込まれ
ていく内容を一覧表としたものである。
Table 1 is a list of the contents lunched in this way and written in the memo January 4.

第1表 このようにしてメモリ】4への書込が行われていき動作
指令信号が立下がるとラッチ回路9はそのときのカウン
タ12の計数内容4をラッチする。
When the operation command signal falls after writing to the memory 4 is performed as shown in Table 1, the latch circuit 9 latches the count 4 of the counter 12 at that time.

ラッチ回路9にはメモリ14のデータを書込んだ最終ア
ドレスが記憶されることになる。
The latch circuit 9 stores the final address at which the data in the memory 14 is written.

そして動作指令信号が“L”レベルになったことにより
カウンタ11.12がリセットされる一方、切換スイッ
チ21.22がアドレスバス16.データバス15側に
切換える。中央処理装置13はラッチ回路9の内容を読
み最終アドレスが4であることを知ってメモリ14のア
ドレス1,2,3.4を順次発して、その内容を読み出
してこれを主メモリ17に格納する。
Then, when the operation command signal becomes "L" level, the counters 11.12 are reset, while the changeover switches 21.22 are turned on the address bus 16.12. Switch to the data bus 15 side. The central processing unit 13 reads the contents of the latch circuit 9, learns that the final address is 4, sequentially issues addresses 1, 2, 3.4 of the memory 14, reads the contents, and stores them in the main memory 17. do.

次に動作指令信号が“H″レベルなるとラインイメージ
センサlhの撮像両像について同様の処理が行われる。
Next, when the operation command signal goes to "H" level, similar processing is performed on both images captured by the line image sensor lh.

このようにしてラインイメージセンサIa、 lbの撮
像画像情報はメモリ14から主メモリ17に転送され、
ここに格納される。
In this way, the image information captured by the line image sensors Ia and lb is transferred from the memory 14 to the main memory 17,
will be stored here.

なお上述の実施例は1次元の撮像装置を複数用いる場合
のものであるが、それを1個用いるもの又は2次元の撮
像装置にも本発明を適用することが可能である。2次元
の撮像装置の場合にもlラインの走査線の信号ごとにメ
モリ】4ヘランチ回路8の内容を書込むように実施すれ
ばよい。
Note that although the above-described embodiments are those in which a plurality of one-dimensional imaging devices are used, the present invention can also be applied to one that uses one or a two-dimensional imaging device. Even in the case of a two-dimensional imaging device, the contents of the memory 4-hernch circuit 8 may be written for each signal of the 1 scanning line.

また上述の実施例では切換制御回路3が出力するイネー
ブル信号のラッチをラッチ回路8に行わせたが、この内
容、つまりラインイメージセンサla、 lbの別は1
つの動作指令信号の間において変化しないのでランチ回
路9において1動作指令信号につき1回記憶するように
構成してもよい。
Further, in the above embodiment, the latch circuit 8 latches the enable signal output from the switching control circuit 3, but the difference between the line image sensors la and lb is 1.
Since it does not change between two operation command signals, the launch circuit 9 may be configured to store it once for each operation command signal.

なお2次元撮像装置の場合にはライン番号が記憶対象と
なる。
Note that in the case of a two-dimensional imaging device, line numbers are to be stored.

更にカウンタ11の針数を動作指令信号が1になった時
点からの計数とせず、立上/立下検出回路10出力のパ
ルス信号でこれをリセットし、暗、明の時間幅を直接計
数することとしてもよい。
Furthermore, the number of stitches on the counter 11 is not counted from the time when the operation command signal reaches 1, but is reset by the pulse signal output from the rise/fall detection circuit 10, and the time width of darkness and light is directly counted. It may also be a thing.

更にまたカウンタ1に計数させる部分を撮像視野の全体
とせず、その一部に限るように実施してもよい。
Furthermore, the portion to be counted by the counter 1 may not be the entire imaging field of view, but may be limited to a portion thereof.

〔効果〕〔effect〕

以上のように本発明においては、2値化された画像走査
信号が有する情報を圧縮記憶するものであるから、画素
ごとのデータを記憶する場合に比し、メモリの容量が極
めて少なくて済む。またこのために書込、続出の時間は
勿論、データ処理時間が節減され、制御系全体としての
演算時間の短縮が可能となる。
As described above, in the present invention, since the information contained in the binarized image scanning signal is compressed and stored, the memory capacity can be extremely small compared to the case where data is stored for each pixel. In addition, this saves not only writing and successive output times but also data processing time, making it possible to shorten the calculation time of the control system as a whole.

そして上述の実施例にて明、°・かな如く、中央処理装
置がメモリの動作に関SC)はメモ1月4から主メモ1
月7へ転送格納する間だけごあるから中央処理装置の利
用効率を高くでき、また形状認識、計測等のための演算
時間を短くすることができる。
In the above embodiment, the central processing unit is responsible for the operation of the memory (SC) from Memo January 4 to Main Memo 1.
Since the data is only used during the transfer and storage to the month 7, the utilization efficiency of the central processing unit can be increased, and the calculation time for shape recognition, measurement, etc. can be shortened.

更にメモ1月4に書込んである最終アドレスをラッチ回
路9に記憶させているのでメモリ14の容量全ての内容
を主メモリI7に転送するという無駄がない等、本発明
は優れた効果を奏する。
Furthermore, since the final address written in the memo January 4 is stored in the latch circuit 9, there is no waste of transferring the entire capacity of the memory 14 to the main memory I7, and the present invention has excellent effects. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施状態を示す模式的ブロック図、第
2図は本発明方法の説明のためのタイムチャートである
FIG. 1 is a schematic block diagram showing the implementation state of the present invention, and FIG. 2 is a time chart for explaining the method of the present invention.

Claims (1)

【特許請求の範囲】 1、明暗に2値化された画像走査信号を、明暗の期間夫
々の時間幅に関するデータに圧縮記憶し、この記憶デー
タに基づき所要のデータ処理を行うことを特徴とする画
像信号の処理方法。 2、明暗に2値化された画像走査信号を、明暗の期間夫
々の時間幅に関するデータに圧縮して第1のメモリに記
憶し、また第1のメモリにおいて圧縮記憶した最終のア
ドレスを記憶し、第1のメモリの前記最終のアドレスま
での記憶内容を第2のメモリに転送格納し、この格納し
たデータに基づき所要のデータ処理を行うことを特徴と
する画像信号の処理方法。
[Claims] 1. The image scanning signal that has been binarized into bright and dark is compressed and stored into data regarding the time width of each of the bright and dark periods, and the required data processing is performed based on this stored data. How to process image signals. 2. Compressing the image scanning signal that has been binarized into light and dark into data regarding the time width of each of the light and dark periods and storing it in a first memory, and also storing the final address of the compressed and stored data in the first memory. . A method for processing an image signal, characterized in that the stored contents of the first memory up to the final address are transferred and stored in a second memory, and required data processing is performed based on the stored data.
JP60007917A 1985-01-19 1985-01-19 Method for processing video signals Pending JPS61167293A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60007917A JPS61167293A (en) 1985-01-19 1985-01-19 Method for processing video signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60007917A JPS61167293A (en) 1985-01-19 1985-01-19 Method for processing video signals

Publications (1)

Publication Number Publication Date
JPS61167293A true JPS61167293A (en) 1986-07-28

Family

ID=11678881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60007917A Pending JPS61167293A (en) 1985-01-19 1985-01-19 Method for processing video signals

Country Status (1)

Country Link
JP (1) JPS61167293A (en)

Similar Documents

Publication Publication Date Title
NL8601500A (en) TELEVISION IMAGE DISPLAY.
KR100483191B1 (en) Digital Camera With Electronic Zooming Function and Image Processing Method
JPS61167293A (en) Method for processing video signals
JPS6113381A (en) Image processor
JP3566687B2 (en) Data array conversion device, image processing system, and image input device
JPS6314391B2 (en)
JP4281413B2 (en) Image processing device
JP2877675B2 (en) Solid-state imaging device
JPH0365873A (en) Digital picture processing unit
JPS5875277A (en) Pattern recognizing device
JPH05165425A (en) Liquid crystal display board controller
JPH03278185A (en) Picture processing device
JPS62206690A (en) Address control system for video memory
JPS5887648A (en) Picture processor
JPS61231672A (en) Picture processor
JPH02173879A (en) Method and device for reading data and recording medium
JPS63223688A (en) Interlace image display controller
JP2004104453A (en) Picture signal processor
JPH03125272A (en) Image pickup device
JPS621085A (en) Picture segmenting device
JPS634770A (en) Image input device
JPS62248378A (en) Picture processor capable of designating recording position
JPS62260274A (en) Television camera
JPS62165465A (en) Information reader
JPS62233986A (en) Printer driving circuit