JPS61160174A - Ｉｃカ−ドの認証方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔型巣上の利用分野〕 この発明は、個人の身分証明用として用いるＩＣカード
の偽造を防ぐため、デバイスがＩＣ′ｊＪ−ドの正幽性
ｔ’ｍ社するＩＣカードの認証方式に関するものである
。

〔従来の技術〕

従来、身分証明用のＩＣｊＪ−ドとしては、磁気ストラ
イプにシステムコード、ＩＤｌ−ド等を記録したものか
用いられていた。この場合、デバイスは磁気ストライプ
に書かれ２データを読取り。

データのフォーマット、システムコードの内容をチエツ
クしてカードの止歯性ｙｘＷ４ぺていた。しかし、この
場合、悪意を有する者が、ある刀−ドに記録されたデー
タを読取り、同じシステムコード。

異なつＣＩＤコードを同じデータフォーマットで磁気ス
トライブカードに記録すると、他人のＩＣカードを偽造
できる欠点があった。

近年、これｔ解決するため、ｃｐｕとＩＣメモリを格納
したＩＣカードを用いる方式か考えられている。これは
ＩＣカードか、デバイスの緒める正しい方法（電気的条
件、伝送方式、コマンド４）で会貼した場合、ＩＣ刀−
ドＹｉＥ当とみなそうとするものである。しかし、この
場合、悪意を持つ省が、自からのＩＣ７Ｊ−ドとデバイ
スの会話により上記方法を調べ、その方法をプログラム
しｒｓＣＰＵと他人のＩＤｖ記録し２メ−ｅ！ｊＩｃＹ
ＩｃＸ７−ド内に格納するとＩＣカードを偽造できる。

これを解決するため、ＩＣｊＪ−ド内のＣＰＵとデバイ
ス内のＣＰＵＫ同じ演算式ｔプログラムし、デバイスが
発生した乱数を用いて両省か演算した結果をデバイスが
照合してＩＣカードｖｍ証する方式が考えられている。

しかし、この場合も、悪意を持つ者がＩＣカードとデバ
イスの行う会話ｔ−調べ演算式を知り得たとぎは、演算
式ｖｃｐｕにプログラムし、他人のＩＤｖメモリＩＣに
格納することにより、ＩＣカードの偽造が可能となる欠
点があり之。

〔発明が解決しようとする問題点〕

上記のように、従来のＩＣ，ｏ−ドの認証方式は。

悪意のある者によって偽造される欠点かあった。

この発明は、これらの欠点を除去するため罠なされにも
ので、たとえ演算手段ＹＭ意を持つ省が知り得ても、そ
の方法を汎用ＣＰＵにプログラムできないようにしたＩ
Ｃカードの認証方式を提供することｔ目的とする。

〔問題点を解決するための手段〕

この発明にかかるＩＣカードの認証方式は、ＩＣカー１
円と、その記録を行５デバイスの両方にゲート回路ｔラ
ンダムに組合せて構成した演算用ハード回路を設けてお
き、乱数を送って両方の演算用ハード回路の演算結果の
一致を判別し、しかも、その処Ｊ！時間が制＠時間内圧
行われたときのみＩＣカード！正当とみなすものである
。

〔作用〕

この発明においては、乱数を送ってＩＣ：ｊＪ−ドとデ
バイスの両方の演算用ハード回路に＊ＸＹさせ、その結
果の照合を行ってＩＣｙｙ−ドの正当性Ｗｉｌｌぺ、さ
らに、ＩＣ０ｊＪ−ドにおける処理時間！チェックして
それが制限時間内に行われたときのみ、ＩＣカードを臭
に正当とみなす。

〔実施例〕

菖１図を工この発明の一実Ｍ例な示すものである。

この図で、１はデバイス、２はＩＣカード、３゜４はＣ
Ｐｏ、５はメモリＩＣ，８は後述するようにゲート回路
ｔランダムに組合せて構成した演算用ハード回路、７は
乱数発生用回路、８は７ドＶス・データバス、９はデバ
イス・カード間でデータのやり域りｔ行うインタフェー
ス部である。

デバイス１は、ＩＣカード２の認証を行うため乱ｌ！鴬
生用回＠７４’用いて乱数を発生し、インタフェース部
ｓｔ介してＩＣカード２に送る。次Ｋ。

ＩＣカード２とデバイス１は、各々の演算用ハード回路
６ン用いて乱数ｔパラメータとする演算を行５゜デバイ
ス１は、ＩＣｊＪ−ド２の演算結果ｔインタフェース部
９を介して受は取り、自らの演算結果と比較する。そし
て、両者か一致したときのみ、デバイス１はＩＣカード
２ン正当と認める。

謳２図は演算用ハード回路６のＰＩｖ示したものである
。演算用ハード回＠６は、汎用ＣＰυの演算機能による
実現が崩しいように、ビット順の入換え回路、ＡＮＤ、
ＯＲ回路等をランダムに配置することが望ましい。ここ
で、ＩＱは乱数を入力するゲート、１１はシステム鍵（
デバイス・カードが共通に持っている定数で、メモリ１
０円に記憶させである。）を入力するゲート、１２は演
算結果Ｙ：ｔＢ力するゲートである。

この実ｍ例では、ゲート回路としてＡＮＤ回路０１ｍＯ
Ｒ回路Ｇ８．インバータＧｓｔ用い、ゲート１０．１１
は４ビツト、ゲート１２は７ビツトのものを示しである
か、これらの各ゲート回路は任意に組合せ構成すること
ができる。また、各ゲート１０〜１２のビット数も任意
に定めることができる。

ｇ２図のような回路を用いると、その不規則性から演算
アルゴリズムの割出し、汎用ＣＰＵとプログラムによる
アルゴリズムの実現が困難となる。

また、悪ｔｔ持つ者が、万が一アルゴリズムを実現する
演算用ハード１路６の構成を知り得ても。

それｔ８麓する特殊な１０１作ろうとすると、ばく大な
設備投置Ｙ必要とするため、実際上不可能である。

なお、演算用ハード回路６の演算徐能ｖｃｐｕとプログ
ラムで実現することは困難であるが、これを完全に防止
するためには、デバイス１が時間監視を行い、制限時間
以内に演算結果を送ってこないカードを偽物として扱え
ば良い。すなわち、ビット順の変更等の処理をブーグラ
ムで実行しようとすると、演算用ハード回路６よりはる
かに多い処置＃ｒＩＩＪを必要とする。したかって、制
限時間を演算用ハード回路６による処理時間より若干多
い目にしておけば、ブーグラムにより演算を行う偽造カ
ードを偽物と識別できる。

なお、この発明によるＩＣカードの認証方式においては
、デバイス１による乱数発生は、演算用ハード回路６の
代りにブーグラムを用いて行ってもよい。また、この方
式を用いると、正規のカード用に作られたスペシャルＩ
Ｃｖ用いるしか、カートの偽造が行えない。したがって
、スペシャルＩＣが盗電に会わないように、その管埋か
極めて大切となる。

〔発明の効果〕

以上説明しにようにこの分明は、特殊な演算用ハード回
＃＆ｙｔ　Ｉ　Ｃカードとデバイスの両方に持たせ、か
つ演算用パラメータはデバイスにより乱数発生させ、さ
らに、ＩＣカードが行う演算処理時間ｔデバイスが監視
するようにしたので、以下の利点が′ある。

（１７演算を演算用ハード回路で行うため、数式で記述
しにくい処置が可能となり、デバイスとＩＣカードを用
いて演算アルゴリズムン見い出すことは困難である。

偉）　万一、アルゴリズムが分っても、汎用ＣＰＵとプ
ログラムで実現することは極めて困難である。

ＵＪ　　また、実現し得りとしても、演算用ハード回路
による処理時間よりはるかに多い処理時間ｌ必要とする
ため、制限時間以内の処理は不可能である。

（４）アルゴリズムを知った人間が、それを実現するＩ
Ｃｗ作ろうとしても、は（大な設備投資を必要とするた
め、実際上不可能である。

【図面の簡単な説明】

ｍ１図はこの発明の一実施例の構成を示すブロック図、
纂２図は第１図の実施例における演算用ハード回路の−
Ｎ’に示す図である。 図中、１はデバイス、２はＩＣカード、３．４はＣＰＵ
、Ｓはメモ！ｊＩｃ、ｌＩは演算用ハード回路、７は乱
数発生用回路、８は７ドＶス・データバス、９はインタ
フェース部、１０は乱ｗＬｔ入力するゲート、１１はシ
ステムＩ！を入力するゲート、１２は演算結果Ｙ：出力
するゲートである。 第２図 １ｏ：乱数を入力するゲート

Claims (1)

【特許請求の範囲】
1. 　ＩＣカード内のＩＣにゲート回路をランダムに組合せ
   てなる演算用ハード回路を設け、このＩＣカードの認証
   を行うデバイスに前記と同じ演算用ハード回路と乱数発
   生用回路を設け、前記デバイスは発生した乱数を前記Ｉ
   Ｃカードに送つた後、前記ＩＣカードが演算用ハード回
   路で乱数の演算をした結果と自身の演算用ハード回路で
   行つた演算結果との照合をするとともに、前記デバイス
   は前記ＩＣカードの処理時間をチエツクし、制限時間以
   内に自らの演算結果に等しい結果を前記ＩＣカードが送
   つてきたときのみ、そのＩＣカードを正当とみなすこと
   を特徴とするＩＣカードの認証方式。