JPS61159848A - Circuit connection controlling method of digital composite terminal equipment - Google Patents
Circuit connection controlling method of digital composite terminal equipmentInfo
- Publication number
- JPS61159848A JPS61159848A JP60000535A JP53585A JPS61159848A JP S61159848 A JPS61159848 A JP S61159848A JP 60000535 A JP60000535 A JP 60000535A JP 53585 A JP53585 A JP 53585A JP S61159848 A JPS61159848 A JP S61159848A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- bit
- circuit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通話とデータ通信等を同時に行なえるディジ
タル複合端末機における回線接続制御方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a line connection control method in a digital multifunction terminal that can simultaneously perform telephone calls and data communications.
第5図はディジタル複合端末機の従来例を示す構成図で
ある。図において、1は交換機2と通信回線3を介して
信号接続する回線インターフェース、4は音声通話を行
う情報端末としての通話回路、5はデータ送受信を行う
情報端末としてのデータ端末、6は上記通話回路4及び
データ端末5の交換機2への回線接続を個別に制御する
制御手段としての制御回路であり、上記1及び4〜6に
より該複合端末機7が構成されている。なお、Bl、B
2.Di、D2はそれぞれ上記通話回路4、データ端末
5及び制御回路6と回線インターフェース1間の情報信
号及び制御信号の通路となるチャネルを示している。FIG. 5 is a block diagram showing a conventional example of a digital compound terminal. In the figure, 1 is a line interface for signal connection to an exchange 2 via a communication line 3, 4 is a communication circuit as an information terminal for making voice calls, 5 is a data terminal as an information terminal for sending and receiving data, and 6 is for the above-mentioned communication. This is a control circuit as a control means for individually controlling the circuit 4 and the line connection of the data terminal 5 to the exchange 2, and the above-mentioned components 1 and 4 to 6 constitute the composite terminal 7. In addition, Bl, B
2. Di and D2 indicate channels through which information signals and control signals pass between the communication circuit 4, data terminal 5, and control circuit 6 and the line interface 1, respectively.
次に上記従来構成による回線接続制御方法について説明
する。回線インターフェース1は、通話回路4と情、報
チャネルB1によって、又データ端末5と情報チャネル
B2によって、更に制御回路5とは信号チャネルD1及
びD2によってそれぞれ双方向に接続されている。この
場合のBl。Next, a line connection control method using the above conventional configuration will be explained. The line interface 1 is bidirectionally connected to the communication circuit 4 by an information channel B1, to the data terminal 5 by an information channel B2, and to the control circuit 5 by signal channels D1 and D2. Bl in this case.
B2.Di、B2の各チャネルは8ビツトのデータ構成
である。一方、交換m2と回線インターフェース1とは
通信回ill!3を介して4vA式全二重方式で接続さ
れており、例えば第6図に示す如くB1は8ビツト、B
2は2ビツト、DlとB2はそれぞれ1ビツトずつに配
分されて1フレームとして構成されている。従って、回
線インターフェース1では交換機2から受信の場合は上
記フレームの分解を行い、交換機1へ送信する場合はフ
レームの組立を行う。従って、例えば分解の場合には、
B1チャネルではフレーム毎に8ビツトデータができあ
がるが、B2チャネルでは4フレーム毎、DIとB2チ
ャネルではそれぞれ8フレーム毎に8ビツトデータがで
きあがることになる。そして制御回路6によりB1チャ
ネルは通話回路4の接続制御を行い、B2チャネルはデ
ータ端末5の接続制御を行うものである。B2. Each channel of Di and B2 has an 8-bit data structure. On the other hand, the exchange m2 and the line interface 1 are the communication circuit ill! For example, as shown in Figure 6, B1 is 8 bits, B1 is 8 bits,
2 is allocated to 2 bits, and Dl and B2 are each allocated to 1 bit to form one frame. Therefore, the line interface 1 disassembles the frame when receiving from the exchange 2, and assembles the frame when transmitting to the exchange 1. Therefore, for example, in the case of decomposition,
For the B1 channel, 8-bit data is created for each frame, but for the B2 channel, 8-bit data is created for every 4 frames, and for the DI and B2 channels, 8-bit data is created for each 8 frames. The control circuit 6 controls the connection of the communication circuit 4 on the B1 channel, and controls the connection of the data terminal 5 on the B2 channel.
〔発明が解決しようとする問題点〕
しかしながら、上記従来方法によると、情報端末の数に
対応した信号チャネルが必要となり、多チャネルの分解
1組立を行なわなければならず、回路構成が複雑となっ
てコスト高となるという問題点を有していた。[Problems to be solved by the invention] However, according to the above conventional method, signal channels corresponding to the number of information terminals are required, and multiple channels must be disassembled and reassembled, making the circuit configuration complicated. However, the problem was that the cost was high.
本発明は係る問題点を解決するためになされたもので、
ディジタル複合端末機を低コストとすることができる回
線接続制御方法を提供することを目的とするものである
。The present invention was made to solve such problems,
It is an object of the present invention to provide a line connection control method that can reduce the cost of a digital multifunction terminal.
本発明に係るディジタル複合端末機の回線接続制御方法
は、制御手段と回線インターフェース間のチャネルを単
一とし、制御信号の所定ビットに設けられた識別ビット
にもとづき各情報端末の回線接続を識別制御するように
したものである。The line connection control method for a digital multifunction terminal according to the present invention uses a single channel between the control means and the line interface, and identifies and controls the line connection of each information terminal based on an identification bit provided in a predetermined bit of a control signal. It was designed to do so.
本発明においては、制御手段と回線インターフェースと
は単一のチャネルによって接続され、制御信号が各情報
端末のいずれの回線接続を制御する″ものかは、該制御
信号の所定ビットに設けられた識別ビットにより識別さ
れる。In the present invention, the control means and the line interface are connected by a single channel, and which line connection of each information terminal is controlled by the control signal is determined by an identification provided in a predetermined bit of the control signal. Identified by a bit.
以下、本発明を第1図ないし第4図に示す実施例にもと
づき説明する。第1図は本実施例の装置構成を示すブロ
ック図であり、上記従来例と同−又は相当部分には同一
符号を用いその説明は省略する。図において、8は交換
機2と信号接続する回線インターフェース、9は通話回
路4及びデータ端末5の交換機2への回線接続を個別に
制御する制御手段としての制御回路であり、上記回線イ
ンターフェース8と制御回路9とは一つの信号チャネル
Dのみにより接続されている。The present invention will be explained below based on the embodiments shown in FIGS. 1 to 4. FIG. 1 is a block diagram showing the apparatus configuration of this embodiment, and the same or equivalent parts as in the conventional example described above are designated by the same reference numerals, and their explanation will be omitted. In the figure, 8 is a line interface for signal connection with the exchange 2, and 9 is a control circuit as a control means for individually controlling line connections of the communication circuit 4 and the data terminal 5 to the exchange 2. It is connected to circuit 9 by only one signal channel D.
次に本実施例の回線接続制御方法について説明する。第
5図の従来例と最も異なる点は信号チャネルDである。Next, the line connection control method of this embodiment will be explained. The most different point from the conventional example shown in FIG. 5 is the signal channel D.
すなわち、交換機2と回線インターフェース8との間で
は音声情報信号をのせた情報チャネルB1とデータ情報
信号をのせた情報チャネルB2と制御信号をのせた信号
チャネルDが第2図の如くフレーム構成されて全二重で
送受信される。この例では上記フレーム構成をBlチャ
ネルは8ビツト、B2チャネルは2ビツト、Dチャネル
は1ビツトとしている。従って、フレームの組立2分解
は従来と同様にして行うが、信号チャネルが一つとなっ
た点で従来と異なる。本実施例の場合、回線インターフ
ェース8と制御回路9の間で送受信されるDチャネルは
8ビツト構成であり、交換機2.′との信号は、第3図
及び第4図に示す信号符号面を用いる。すなわち、第3
図は識別ビットとしての最上位ビットが0(上位4ビツ
トが16進表示で0〜7)であり、この時は情報チャネ
ルBlを制御し、第4図に示す如く最上位ビットが1
(上位4ビツトが16進表示で8〜F)の時は情報チャ
ネルB2を制御する。これらの制御は制御回路9に含ま
れるマイクロプロセッサが最上位ビットを判定すること
によって可能である。That is, between the exchange 2 and the line interface 8, an information channel B1 carrying a voice information signal, an information channel B2 carrying a data information signal, and a signal channel D carrying a control signal are configured in a frame as shown in FIG. Transmitted and received in full duplex. In this example, the frame structure is 8 bits for the B1 channel, 2 bits for the B2 channel, and 1 bit for the D channel. Therefore, the assembly and disassembly of the frame is performed in the same manner as in the conventional method, but the difference is that there is only one signal channel. In this embodiment, the D channel transmitted and received between the line interface 8 and the control circuit 9 has an 8-bit configuration. ' The signal code plane shown in FIG. 3 and FIG. 4 is used for the signal. That is, the third
In the figure, the most significant bit as an identification bit is 0 (the upper 4 bits are 0 to 7 in hexadecimal notation), and at this time, the information channel Bl is controlled, and the most significant bit is 1 as shown in FIG.
(When the upper 4 bits are 8 to F in hexadecimal notation), the information channel B2 is controlled. These controls are possible by the microprocessor included in the control circuit 9 determining the most significant bit.
なお、上記実施例では全二重通信方式としたが、半二重
通信方式でも本発明が効果を発揮できることはいうまで
もない。Although the above embodiment uses a full-duplex communication system, it goes without saying that the present invention can also be effective with a half-duplex communication system.
以上説明したように本発明によるディジタル複合端末機
の回線接続制御方法によれば、制御手段と回線インター
フェース間のチャネルを単一とし、制御信号の所定ビッ
トに設けられた識別ビットにもとづき各情報端末の回線
接続を識別制御するようにしたことにより、回線インタ
ーフェースでの多チャネルの分解1組立が簡単となるの
で、ディジタル複合端末機を低コストとすることができ
るという効果がある。As explained above, according to the line connection control method for digital multifunction terminals according to the present invention, the channel between the control means and the line interface is made single, and each information terminal is By identifying and controlling the line connections, disassembly and reassembly of multiple channels at the line interface becomes easy, and the cost of the digital multifunction terminal can be reduced.
第1図は本発明の一実施例の装置構成を示すブロック図
、第2図は上記実施例における通信路のフレーム構成を
示す図、第3図及び第4図は上記実施例における信号チ
ャネルの信号符号面を示す図、第5図は従来例における
装置構成を示すブロック図、第6図は上記従来例におけ
るフレーム構成を示す図である。
3・・・通信回線、4.5・・・情報端末、7・・・デ
ィジタル複合端末機、8・・・回線インターフェース、
9・・・制御手段、Bl、B2゜D・・・チャネル。
なお、図中、同一または相当部分には同一符号を用いて
いる。
代理人 大 岩 増 雄(ほか2名)第1図
第2図
81 B2 DFIG. 1 is a block diagram showing the device configuration of an embodiment of the present invention, FIG. 2 is a diagram showing the frame structure of the communication channel in the above embodiment, and FIGS. FIG. 5 is a block diagram showing the device configuration in the conventional example, and FIG. 6 is a diagram showing the frame configuration in the conventional example. 3... Communication line, 4.5... Information terminal, 7... Digital composite terminal, 8... Line interface,
9... Control means, Bl, B2°D... Channel. In addition, in the figures, the same reference numerals are used for the same or corresponding parts. Agent Masuo Oiwa (and 2 others) Figure 1 Figure 2 81 B2 D
Claims (1)
に制御する制御手段と、上記各情報端末及び制御手段の
各チャネルと通信回線間の信号接続を所定ビット数の情
報信号及び所定ビット数の制御信号を組立あるいは分解
して行なう回線インターフェースとを備えたディジタル
複合端末機において、上記制御手段と回線インターフェ
ース間のチャネルを単一とし、制御信号の所定ビットに
設けられた識別ビットにもとづき各情報端末の回線接続
を識別制御するようにしたことを特徴とするディジタル
複合端末機の回線接続制御方法。A plurality of information terminals, a control means for individually controlling line connections of each of these information terminals, and a signal connection between each channel of each information terminal and control means and a communication line by an information signal of a predetermined number of bits and a predetermined number of bits. In a digital multifunction terminal equipped with a line interface for assembling or disassembling control signals, the channel between the control means and the line interface is single, and each control signal is assigned a single channel based on an identification bit provided in a predetermined bit of the control signal. A method for controlling a line connection of a digital multifunction terminal, characterized in that the line connection of an information terminal is identified and controlled.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60000535A JPS61159848A (en) | 1985-01-07 | 1985-01-07 | Circuit connection controlling method of digital composite terminal equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60000535A JPS61159848A (en) | 1985-01-07 | 1985-01-07 | Circuit connection controlling method of digital composite terminal equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61159848A true JPS61159848A (en) | 1986-07-19 |
Family
ID=11476450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60000535A Pending JPS61159848A (en) | 1985-01-07 | 1985-01-07 | Circuit connection controlling method of digital composite terminal equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61159848A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01200759A (en) * | 1988-02-04 | 1989-08-11 | Fujitsu Ltd | Electronic mail transmission control system |
-
1985
- 1985-01-07 JP JP60000535A patent/JPS61159848A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01200759A (en) * | 1988-02-04 | 1989-08-11 | Fujitsu Ltd | Electronic mail transmission control system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4509167A (en) | Data conference arrangement | |
JP4008941B2 (en) | Broadcast communication system for distributed switching networks. | |
JPH0667019B2 (en) | Switch control system | |
CA1210535A (en) | Digital dual channel communication terminal | |
JPS59112744A (en) | Control system of packet switching batch communication | |
JPS61159848A (en) | Circuit connection controlling method of digital composite terminal equipment | |
JPH02142238A (en) | Inter-multispot communication conference control system | |
JPS61187448A (en) | System for accommodating data terminal device | |
JPS63129748A (en) | Digital data communication system | |
JP2513334B2 (en) | Button phone system | |
JPH0757032B2 (en) | Exchange unit combination method of telephone exchange system | |
JP3203596B2 (en) | Frame broadcast transfer system | |
JPH0223775A (en) | Simultaneous transmission and reception facsimile equipment | |
JPS61192154A (en) | Composite conference system | |
JPH02207646A (en) | Wide band terminal housing system | |
JPH0355937A (en) | Terminal control system | |
JPH0250648A (en) | Communication control system in ring communication network | |
KR20000013363A (en) | Voice communication control system | |
JPH01307346A (en) | Connection system for composite terminal equipment | |
JPS63199599A (en) | Data transmission/reception system for digital exchange | |
JPS59126359A (en) | Facsimile communication system | |
JPH10107844A (en) | Data exchange for fr trunk line | |
JPS6234449A (en) | Inter-office signal system for digital exchange system | |
JP2003092774A (en) | Ip terminal control method | |
JPH01293048A (en) | Converter trunk connection processing system |