JPS61154374A - Photoelectric converting device - Google Patents
Photoelectric converting deviceInfo
- Publication number
- JPS61154374A JPS61154374A JP59273960A JP27396084A JPS61154374A JP S61154374 A JPS61154374 A JP S61154374A JP 59273960 A JP59273960 A JP 59273960A JP 27396084 A JP27396084 A JP 27396084A JP S61154374 A JPS61154374 A JP S61154374A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- photoelectric conversion
- region
- pace
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光電変換装置に係夛、特に光電変換トランジス
タの制御電極領域の電位を制御する手段を有する光電変
換装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a photoelectric conversion device, and particularly to a photoelectric conversion device having means for controlling the potential of a control electrode region of a photoelectric conversion transistor.
本発明は、たとえば放送用テレビ、一般用ビデオカメラ
等の光電変換装置に適用される。The present invention is applied to photoelectric conversion devices such as broadcast televisions and general video cameras.
〔従来技術〕 。[Prior art].
近年光電変換装置殊に、固体撮像装置に関する研究が、
半導体技術の進展と共に積極的に行なわれ、一部では実
用化され始めている。In recent years, research on photoelectric conversion devices, especially solid-state imaging devices, has been
With the progress of semiconductor technology, this has been actively carried out, and in some cases it has begun to be put into practical use.
固体撮像装置の1つに特願昭58−120755号に示
された光電変換装置がある。該光電変換装置は光の入射
によシ発生する電荷をバイポーラトランジスタのペース
に蓄積し、該電荷によって流れるペース電流により、コ
レクタ電流を制御する原理に基づくものである。One type of solid-state imaging device is a photoelectric conversion device disclosed in Japanese Patent Application No. 120755/1982. The photoelectric conversion device is based on the principle that charges generated by the incidence of light are accumulated in the pace of a bipolar transistor, and the collector current is controlled by the pace current flowing due to the charges.
以下図を用いて前記光電変換装置の光センサセルの基本
構造及び動作について説明する。The basic structure and operation of the optical sensor cell of the photoelectric conversion device will be described below with reference to the drawings.
第5図(、)は、光センサセルの平面図を、第5図(b
)は、第5図(、)平面図のA A’部分の断面図を示
している。Figure 5(a) shows a plan view of the optical sensor cell.
) shows a cross-sectional view of the AA' portion of the plan view of FIG. 5(,).
第6図は上記光センサセルの等価回路である。FIG. 6 is an equivalent circuit of the above-mentioned optical sensor cell.
なお、各部位において第5図、第6図に共通するものに
ついては同一の番号がつけである。It should be noted that parts common to FIGS. 5 and 6 are numbered the same.
この光センサセルは、第5図(a) + (b)に示す
ごとく、
リン便)、アンチモン(Sb) 、ヒ素(Am )等の
不純物をドープしてh型又はn+型とされたシリコン基
板1の上に、通常PSG膜等で構成されるパシペーシ、
ン膜2;
シリコン酸化膜(SiO2)よ構成る絶縁酸化膜3;と
なシ合う光センサセルとの間を電気的に絶縁するための
SlO□あるいは513N4等よりなる絶縁膜又はホリ
シリコン膜等で構成される素子分離領域4;
エピタキシャル技術等で形成される不純物濃度の低いn
−領域5;
その上の例えば不純物拡散技術又はイオン注入技術を用
いてボロン0)等の不純物をドープしたバイポーラトラ
ンジスタのペースとなるp領域6;不純物拡散技術、イ
オン注入技術等で形成されるバイポーラトランジスタの
エミッタとなる?領域7;
信号を外部へ読出すための、例えばアルミニラA (A
j) 、 Aj、−8t 、 A4−Cu−8i等の導
電材料で形成される配線8;
絶縁膜3を通して、浮遊状態になされたp領域6にノ9
ルスを印加するための電極9;
それの配[10:
基板1の裏面にオーミックコンタクトをとるために不純
物拡散技術等で形成された不純物濃度の高いn+領域1
1;
基板の電位を与える、すなわちバイポーラトランジスタ
のコレクタ電位を与えるためのアルミニウム等の導電材
料で形成される電極12;よシ構成されている。As shown in FIGS. 5(a) and 5(b), this optical sensor cell consists of a silicon substrate 1 doped with impurities such as phosphorous, antimony (Sb), and arsenic (Am) to make it h-type or n+ type. On top of this, a paci-pace usually made of a PSG film or the like,
An insulating film 2 made of silicon oxide film (SiO2) and an insulating film made of SlO□ or 513N4 or a polysilicon film for electrically insulating between the optical sensor cell and the adjacent optical sensor cell. Element isolation region 4 composed of low impurity concentration n formed by epitaxial technology etc.
- region 5; p region 6, which is the base of a bipolar transistor doped with an impurity such as boron 0) using an impurity diffusion technique or an ion implantation technique; a bipolar transistor formed by an impurity diffusion technique, an ion implantation technique, etc. Will it be the emitter of a transistor? Area 7; For example, aluminum clad A (A
j) , Aj, -8t, A4-Cu-8i, or other conductive material 8;
Electrode 9 for applying a pulse; its arrangement [10: N+ region 1 with high impurity concentration formed by impurity diffusion technology etc. to make ohmic contact with the back surface of the substrate 1;
1; An electrode 12 formed of a conductive material such as aluminum for applying a substrate potential, that is, a collector potential of a bipolar transistor;
なお、第5図(&)の19はn+領域7と配線8の接続
をとるためのコンタクト部分である。又配線8および配
線lOの交互する部分はいわゆる2層配線となってお、
9.SiO2等の絶縁材料で形成される絶縁領域で、そ
れぞれ互いに絶縁されている。すなわち、金属の2層配
線構造になっている。Note that reference numeral 19 in FIG. 5 (&) is a contact portion for connecting the n+ region 7 and the wiring 8. In addition, the alternating portions of the wiring 8 and the wiring 10 are so-called two-layer wiring,
9. These are insulating regions formed of an insulating material such as SiO2, and are insulated from each other. That is, it has a two-layer metal wiring structure.
第6図の等価回路のコンデンサ13は電極9、絶縁膜3
、p領域6のMO8構造よシ構成され、その容量をCo
xとする。バイポーラトランジスタ14はエミッタとし
てのn1領域7、ペースとしてのp領域6、不純物濃度
の小さいn−領域5、コレクタとしてのn又はn+領域
1の各部分より構成されている。The capacitor 13 in the equivalent circuit of FIG. 6 has an electrode 9 and an insulating film 3.
, is composed of MO8 structure of p region 6, and its capacitance is Co
Let it be x. The bipolar transistor 14 is composed of an n1 region 7 as an emitter, a p region 6 as a paste, an n- region 5 with a small impurity concentration, and an n or n+ region 1 as a collector.
バイポーラトランジスタ14はペース・エミッタの接合
容量Cbe 15、ペース・エミッタのpn接合ダイオ
ードDbe 16、ペース・コレクタの接合容量Cba
17.ベース・コレクタのpn接合ダイオードDbc
18を用い″C表現される。The bipolar transistor 14 has a pace emitter junction capacitance Cbe 15, a pace emitter pn junction diode Dbe 16, and a pace collector junction capacitance Cba.
17. Base-collector pn junction diode Dbc
18 is used to express "C".
以下、光センサセルの浅水動作を第5図及び第6図を用
いて説明する。The shallow water operation of the optical sensor cell will be described below with reference to FIGS. 5 and 6.
この光センサセルの基本動作は、光入射による電荷蓄積
動作、読出し動作お:びす7レツシ、動作より構成され
る。電荷蓄積動作においては1例えばエミッタは、配線
8を通して接地され、コレクタは配線12を通して正電
位にバイアスされている。またペースは、あらかじめコ
ンデンサ13に、配線10を通して正の/4ルス電圧を
印加することによシ負電位、すなわち、エミッタ7に対
して逆バイアス状態にされているものとする。このCo
x 13に・イルスを印加してペース6を負電位にバイ
アスする動作については、後にり7レツシ。The basic operation of this photosensor cell consists of a charge accumulation operation by light incidence, a readout operation, and a readout operation. In charge storage operation, for example, the emitter is grounded through the wiring 8, and the collector is biased to a positive potential through the wiring 12. It is also assumed that the pace has been brought to a negative potential, that is, to a reverse bias state with respect to the emitter 7, by applying a positive /4 pulse voltage to the capacitor 13 through the wiring 10 in advance. This Co
The operation of biasing pace 6 to a negative potential by applying irradiation to
動作の説明のとき、くわしく説明する。When explaining the operation, explain it in detail.
この状態において、第5図(b)に示す様に光センサセ
ルの表側から光20が入射してくると、半導体内におい
てエレクトロン・ホール対が発生する。In this state, when light 20 enters from the front side of the photosensor cell as shown in FIG. 5(b), electron-hole pairs are generated within the semiconductor.
この内、エレクトロンは、n領域1が正電位にパイアス
されているのでn領域1側に流れだしていってしまうが
、ホールはp領域6にどんどん蓄積されていく。このホ
ールのp領域への蓄積によりp領域6の電位は次第に正
電位に向かって変化していく。Of these, electrons flow toward the n-region 1 because the n-region 1 is biased to a positive potential, but holes are rapidly accumulated in the p-region 6. Due to the accumulation of holes in the p region, the potential of the p region 6 gradually changes toward a positive potential.
最終的には、ホールの蓄積によシペース電位はエミッタ
電位まで変化し、この場合は接地電位まで変化して、そ
こでクリップされることになる。Eventually, the accumulation of holes will cause the cypase potential to change to the emitter potential, in this case to ground potential, where it will be clipped.
より厳密に言うと、ペース・エミッタ間が順方向に深く
バイアスされて、ペースに蓄積されたホールがエミッタ
に流出し始める電圧でクリップされる。つまり、この場
合の光センサセルの飽和電位は、最初Kp領領域を負電
位にバイアスしたときのバイアス電位と接地電位との電
位差で略々与えられるわけである。n4領域7が接地さ
れず、浮遊状態において光入力によって発生した電荷の
蓄積を行なう場合には、p領域6はn領域1と略々同電
位まで電荷を蓄積することができる。More precisely, the space between the pace and the emitter is biased deeply in the forward direction, and the holes accumulated in the pace are clipped at a voltage that begins to flow out to the emitter. That is, the saturation potential of the photosensor cell in this case is approximately given by the potential difference between the bias potential when the Kp region is initially biased to a negative potential and the ground potential. When n4 region 7 is not grounded and accumulates charges generated by optical input in a floating state, p region 6 can accumulate charges to approximately the same potential as n region 1.
以上の様にしてp領域6に蓄積された電荷によ多発生し
た電圧を外部へ読出す動作について次に説明する。The operation of reading out the voltage generated by the charges accumulated in p region 6 as described above to the outside will be described next.
読出し動作状態では、エミッタ、配線8は浮遊状態に、
コレクタは正電位vccに保持される。In the read operation state, the emitter and wiring 8 are in a floating state,
The collector is held at a positive potential vcc.
今、光を照射する前に、ペース6を負電位にバイアスし
た時の電位を−V、とし、光照射1cJ?)発生した蓄
積電圧をV とすると、ベース電位は、−VIl+Vp
なる電位になっている。この状態で配線10を通して電
極9に読出し用の正の電圧■、を印加すると、この正の
電位v8は酸化膜容量Cox13とペース・エミッタ間
接合容量Cbe15、ペース・コレクタ間接合容、量C
be 17によシ容量分割され。Now, before irradiating light, assume that the potential when PACE 6 is biased to a negative potential is -V, and irradiate 1 cJ of light? ) The generated accumulated voltage is V, then the base potential is -VII+Vp
The potential is as follows. In this state, when a positive voltage for reading (■) is applied to the electrode 9 through the wiring 10, this positive potential v8 is divided into the oxide film capacitance Cox13, the pace-emitter junction capacitance Cbe15, the pace-collector junction capacitance, and the amount C
The capacity is divided by 17.
ペースには電圧
が加算される。従ってペース電位は
となる。ここで、
となる条件が成立するようにしておくと、ペース電位は
光照射によ多発生した蓄積電圧Vそのもの−となる。こ
のようにしてエミッタ電位に対してペース電位が正方向
にバイアスされると、エレクトロンは、エミッタからペ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界によシ加速されて、コレクタに到達す
る。Voltage is added to the pace. Therefore, the pace potential becomes. Here, if the following conditions are satisfied, the pace potential becomes - itself, the accumulated voltage V generated by light irradiation. When the pace potential is biased in a positive direction with respect to the emitter potential in this way, electrons are injected from the emitter to the pace, and since the collector potential is positive, they are accelerated by the drift electric field. Reach the collector.
電極9に印加している正電圧■8をゼロゲルトにもどし
た時には、印加したときとは逆になる電圧がペース電位
に加算されるので、ペース電位は、正電圧vRを印加す
る前の状態、すなわち−■、になシ、エミッタに対し逆
バイアスされるので電流の流れが停止するわけである・
次いでp領域6に蓄積された電荷をリフレッシ−する動
作について説明する。When the positive voltage ■8 applied to the electrode 9 is returned to zero gelt, a voltage opposite to that when applied is added to the pace potential, so the pace potential is the state before applying the positive voltage vR, In other words, the current flow stops because the emitter is reverse biased.Next, the operation of refreshing the charges accumulated in the p region 6 will be explained.
上記構成に係る光センサセルでは、すでに述べたごとぐ
、p領域6に蓄積された電荷は、読出し動作では消滅し
ない。このため新しい光情報を入力するためには、前に
蓄積されていた電荷を消滅させるためのりフレッシー動
作が必要である。また同時に、浮遊状態になされている
p領域6の電位を所定の負電圧に帯電させておく必要が
ある。In the optical sensor cell having the above configuration, as already mentioned, the charges accumulated in the p region 6 are not eliminated by the read operation. Therefore, in order to input new optical information, a fresh operation is required to eliminate the previously accumulated charge. At the same time, it is necessary to charge the potential of p region 6, which is in a floating state, to a predetermined negative voltage.
上記構成に係る光セシサセルでは、リフレッシ、動作も
読出し動作と同様、配線lOを通して電極9に正電圧を
印加することKよシ行なう。このとき、配線8を通して
工きツタを接地する。コレクタは、電極12を通して接
地又は正電位にしておく。In the optical sensor cell having the above configuration, the refresh operation is also performed by applying a positive voltage to the electrode 9 through the wiring 1O, similarly to the read operation. At this time, the ivy is grounded through the wiring 8. The collector is grounded or at a positive potential through the electrode 12.
この状態で正電、位V□なる電圧が電極9に印加される
と、ペース22には、酸化膜容量Cox 、ペース−エ
ミッタ間接合容置Cbs 15 、ペース・コレクタ間
接合容量Cbc 17の容量分割くよシ、なる電圧が一
前の読出し動作のときと同様瞬時的にかかる。この電圧
によシ、ペース・エミッタ間接合ダイオードDbs 1
6およびペース・コレクタ間接合ダイオードDbc 1
8は順方向バイアスされて導通状態となり、電流が流れ
始め、ペース電位は次第に低下していく。そして、す7
レツシー用の正電圧■□のパルスが立下がることで、ペ
ース電位は初期の負電位−■、に設定され、以下同様に
上記各動作が繰シ返される。In this state, when a positive voltage of potential V□ is applied to the electrode 9, the paste 22 has an oxide film capacitance Cox, a paste-emitter junction capacitance Cbs 15, and a paste-collector junction capacitance Cbc 17. During the division, a voltage is applied instantaneously as in the previous read operation. Due to this voltage, the pace-emitter junction diode Dbs1
6 and pace-collector junction diode Dbc 1
8 is forward biased and becomes conductive, current begins to flow, and the pace potential gradually decreases. And Su7
As the pulse of the positive voltage ■□ for recieving falls, the pace potential is set to the initial negative potential -■, and the above operations are repeated in the same manner.
以上、光センサセルの基本動作について説明してきたが
、光センサセルの出力制御のために前述した蓄積動作に
おい℃ペース領域の電位を制御する必要がある。一般的
には機械的なしぽシによって入射光強度を調節するが、
構造が複雑であるために、部品点数が多く故障率が高く
なシ、又自動露光をするためにモーター駆動とな多重量
がふえ、大きなノ母ワーを必要とする問題点があった。The basic operation of the optical sensor cell has been described above, but in order to control the output of the optical sensor cell, it is necessary to control the potential in the °C pace region in the storage operation described above. Generally, the intensity of the incident light is adjusted using a mechanical shield.
Since the structure is complex, the number of parts is large, resulting in a high failure rate, and automatic exposure requires a motor drive, which increases weight and requires a large power supply.
本発明の目的は、上記従来技術の問題点に鑑み、電気的
な出力制御手段を設ける事によシ、簡単な構造で、信頼
性が高く、且つ軽量で経済的な光電変換装置を提供する
事にある。In view of the problems of the prior art described above, an object of the present invention is to provide a photoelectric conversion device that has a simple structure, is highly reliable, and is lightweight and economical by providing an electrical output control means. It's true.
上記目的を達成するために、本発明は制御電極領域の電
位を制御する手段を設ける事によシ、出力制御を行う事
を特徴とする。In order to achieve the above object, the present invention is characterized in that output control is performed by providing means for controlling the potential of the control electrode region.
以下1本発明の実施例を図面を用いて詳細に説明する。 Hereinafter, one embodiment of the present invention will be described in detail using the drawings.
なお、以下各図において、対応する部分には同一符号を
付して重複説明を省略する。In the following figures, corresponding parts are denoted by the same reference numerals and repeated explanation will be omitted.
第1図は本発明による光電変換装置の第1実施例におけ
る光センサセルの断面図である。FIG. 1 is a sectional view of a photosensor cell in a first embodiment of a photoelectric conversion device according to the present invention.
第2図は第1実施例における光センサセルの等価回路図
である。FIG. 2 is an equivalent circuit diagram of the optical sensor cell in the first embodiment.
第1図において、22はp領域6とオーミックコンタク
トをとるための不純物濃度の高いp 領域であシ、23
はペースと可変コンデンサをつなぐための配線である。In FIG. 1, 22 is a p region with high impurity concentration for making ohmic contact with p region 6;
is the wiring to connect the pace and the variable capacitor.
第2図において24は配線23を通してペースに接続す
る可変容量C工である。25は可変容量22と接続され
る配線である。In FIG. 2, 24 is a variable capacitor C which is connected to the pace through the wiring 23. 25 is a wiring connected to the variable capacitor 22.
今、上記光センサセルの読出し動作において配線12に
vcciる正電圧を加え、配線25を接地した状態で、
読出しノ4ルス電圧vILをコンデンサ13に加えると
、ペース電位の変位は
となる。CIは可変容量であ慝から、これを変えること
Kよって、読出し動作時のペース電位を制御できる。す
なわち、CKを大きくすることで読出し動作時のペース
電位は低下し、それによってエミッタ電極8から読出さ
れる出力は小さくなる。逆に、CKを小さくすれば、出
力は相対的に大きくなる。Now, in the readout operation of the optical sensor cell, with a positive voltage of vcci applied to the wiring 12 and the wiring 25 grounded,
When the read voltage pulse voltage vIL is applied to the capacitor 13, the displacement of the pace potential becomes. Since CI is a variable capacitor, by changing it, the pace potential during the read operation can be controlled. That is, by increasing CK, the pace potential during the read operation is lowered, thereby reducing the output read from the emitter electrode 8. Conversely, if CK is made smaller, the output becomes relatively larger.
なお、リフレッシ−動作時には、C工を切断、又はでき
るだけ小さくしておき、ペース電位をエミッタ電位に対
して十分高くすることで確実なりフレック、を行うこと
ができる。Incidentally, during the refresh operation, by cutting off the C or making it as small as possible and making the pace potential sufficiently higher than the emitter potential, the flex can be performed reliably.
以上本発明による光電変換装置について、パイI−ラト
ランジスタのペースに電荷を蓄積するタイプの光センサ
セルに関して説明してきたが、SIT (静電誘導トラ
ンジスタ)のダートあるいは、MOS )ランジスタの
ゲートに電荷を蓄積するタイプの光センサセル忙ついて
も、SITのf−)あるいはMOS )ランジスタのf
−)に可変容量を接続する事により、出力を制御する機
能を提供できる。The photoelectric conversion device according to the present invention has been described above in terms of a type of photosensor cell that stores charge in the gate of a piezoelectric transistor. Even if the storage type photosensor cell is busy, the SIT f-) or MOS) transistor f-
By connecting a variable capacitor to ), a function to control the output can be provided.
第3図は本発明による光電変換装置の第2実施例である
。第3図(&)は光センサセルの平面図であシ、第3図
〜)は該平面図のB −B’線断面図である。FIG. 3 shows a second embodiment of the photoelectric conversion device according to the present invention. FIG. 3(&) is a plan view of the optical sensor cell, and FIGS. 3-) are cross-sectional views taken along the line B-B' of the plan view.
第4図は第2実施例における光センサセルの駆動回路の
回路図である。FIG. 4 is a circuit diagram of a drive circuit for an optical sensor cell in the second embodiment.
第3図(a) において、24s24’、24#は絶縁
酸化膜3の薄い部分を示し、r−)酸化膜と呼ばれる。In FIG. 3(a), 24s24' and 24# indicate thin portions of the insulating oxide film 3, which are called r-) oxide films.
9.9’、9’はダート酸化膜を熾してペースにパルス
を印加するための電極である。9. 9', 9' are electrodes for applying pulses to the pace by burning the dirt oxide film.
第4図において、13 、13’@13’はp領域6と
f−)酸化膜24*24’e24’と電極9.9’。In FIG. 4, 13, 13'@13' are the p region 6, the f-) oxide film 24*24'e24', and the electrode 9.9'.
91とでそれぞれ構成されるMOBコンデンサであり。It is a MOB capacitor composed of 91 and 91, respectively.
その容量をそれぞれCox 、 C’ox 、 d’o
xとする。Let the capacities be Cox, C'ox, and d'o, respectively.
Let it be x.
27.27’、27#はMOSコンデンサ13.13’
。27.27', 27# are MOS capacitors 13.13'
.
13’に制御信号を送るMOS )ランジスタ、26゜
26’126’はMOS )ランジスタ27.27’、
27Nのダートに電圧を加えるための配線である。13' is a MOS) transistor, 26°26'126' is a MOS) transistor 27.27',
This is the wiring for applying voltage to the 27N dart.
第4図において、3つのMOS トランジスタ27゜2
7’$27’に対するO N 、 OFFの組合せにニ
ジ、読出し電圧vILの容量分割比を変える事ができる
。In Figure 4, three MOS transistors 27°2
The capacitance division ratio of the read voltage vIL can be changed depending on the combination of ON and OFF for 7'$27'.
たとえば、MOSコンデンサの容量t COX : C
’ox :C”ox =4 : 2 : 1になるよう
に設計すると、読出し電圧vILによってペース領域に
加わる電位は、となる。mはMOS )ランジスタ27
.27’、27’のオンオフの組合せによってきまる定
数である。For example, the capacitance of a MOS capacitor t COX : C
When designed so that 'ox:C''ox=4:2:1, the potential applied to the pace region by the read voltage vIL is as follows.m is MOS) transistor 27
.. This is a constant determined by the on/off combination of 27' and 27'.
例えば、MOS )ランジスタ27.27#をON状態
、27′をOFF状態とすると、総容量は(4+1)C
%!であるからm = 5となる。For example, if MOS) transistor 27.27# is in the ON state and 27' is in the OFF state, the total capacity is (4+1)C
%! Therefore, m = 5.
このように、mの値を適fiK選択することで、読出し
動作時のペース電位を制御でき、したがって出力調節を
行うことができる。In this way, by appropriately selecting the value of m, the pace potential during the read operation can be controlled, and therefore the output can be adjusted.
なお、蓄積動作、す7レツシ一動作に関しては本発明に
よる光電変換装置の第1実施例と同様であシ、説明を省
略する。Incidentally, the storage operation and the 7-receipt operation are the same as those in the first embodiment of the photoelectric conversion device according to the present invention, and the explanation thereof will be omitted.
以上、詳細に説明してきたように1本発明にょる光電変
換装置によれば、コンデンサ等の制御電極領域の電位を
制御する手段を設げる事によシ、光センサセルの出力を
制御する事が可能となシ、従来の機械的な出力制御と比
較して、簡単な構造で、信頼性が高く、且つ軽量で経済
性の優れた光電変換装置を提供する事ができる。As described in detail above, according to the photoelectric conversion device according to the present invention, the output of the optical sensor cell can be controlled by providing means for controlling the potential of the control electrode region such as a capacitor. This makes it possible to provide a photoelectric conversion device that has a simple structure, high reliability, light weight, and excellent economic efficiency compared to conventional mechanical output control.
第1図は本発明による光電変換装置の第1実施例におけ
る光センサセルの断面図である。
第2図は第1実施例における光センサセルの等価回路図
である。、
第3図(、)は本発明による光電変換装置の第2実施例
における光センサセルの平面図である。
第3図伽)は第3図(a)の平面図のB B’部分の断
面図である。
第4図は第2実施例における光センサセルの回路図であ
る。
第5図(、)は従来の光電変換装置の光センサセルの平
面図である。
第5図(b)は第5図(、)の平面図のAA’部分の断
面図である。
第6図は従来の光電変換装置の光センサセルの等価回路
図である。
1・・・シリコン基板、2・・・・やシペーシ、ン膜、
3・・・絶縁酸化膜、4・・・素子分離領域、5・・・
n−領域(コレクタ領域)、6・・・p領域(ペース領
域)7・・・n+領領域エミッタ領域)、8.23・・
・配線。
9.12・・・電極、22・・・p 領域、24.24
’。
24’・・・ダート酸化膜
代理人 弁理士 山 下積 平
第1図
cc
第3図
第5図FIG. 1 is a sectional view of a photosensor cell in a first embodiment of a photoelectric conversion device according to the present invention. FIG. 2 is an equivalent circuit diagram of the optical sensor cell in the first embodiment. , FIG. 3(,) is a plan view of a photosensor cell in a second embodiment of the photoelectric conversion device according to the present invention. FIG. 3(a) is a cross-sectional view of the BB' portion of the plan view of FIG. 3(a). FIG. 4 is a circuit diagram of the optical sensor cell in the second embodiment. FIG. 5(,) is a plan view of a photosensor cell of a conventional photoelectric conversion device. FIG. 5(b) is a sectional view of the AA' portion of the plan view of FIG. 5(,). FIG. 6 is an equivalent circuit diagram of a photosensor cell of a conventional photoelectric conversion device. 1... Silicon substrate, 2... and silicone film,
3... Insulating oxide film, 4... Element isolation region, 5...
n- region (collector region), 6...p region (pace region), 7...n+ region (emitter region), 8.23...
·wiring. 9.12...electrode, 22...p region, 24.24
'. 24'...Dart Oxide Film Agent Patent Attorney Yama Shimozumi Figure 1 cc Figure 3 Figure 5
Claims (1)
極領域の電位をキャパシタを介して制御することにより
、前記制御電極領域に光励起によって発生したキャリア
を蓄積し、該蓄積量に対応して発生した電圧を読出し、
又は蓄積されたキャリアを消滅させるという動作を行う
光電変換装置において、 前記読出し動作又は前記キャリア消滅動作時における前
記制御電極領域の電位を調節する 電位調節手段を設けたことを特徴とする光電変換装置。 (2)上記電位調節手段は、上記制御電極領域に接続さ
れた可変キャパシタであることを特徴とする特許請求の
範囲第1項記載の光電変換装置。(3)上記電位調節手
段は、上記キャパシタの容量を所望の値に選択する選択
手段を有することを特徴とする特許請求の範囲第1項記
載の光電変換装置。 (4)上記キャパシタは所望容量を有する複数のキャパ
シタから成り、上記選択手段は前記複数のキャパシタを
1個又は2個以上選択して所望の容量を設定することを
特徴とする特許請求の範囲第3項記載の光電変換装置。[Scope of Claims] (1) By controlling the potential of the floating control electrode region of the photoelectric conversion transistor via a capacitor, carriers generated by photoexcitation are accumulated in the control electrode region, and the accumulated amount Read out the voltage generated in response to
Alternatively, a photoelectric conversion device that performs an operation of extinguishing accumulated carriers, further comprising a potential adjustment means for adjusting the potential of the control electrode region during the readout operation or the carrier extinguishment operation. . (2) The photoelectric conversion device according to claim 1, wherein the potential adjustment means is a variable capacitor connected to the control electrode region. (3) The photoelectric conversion device according to claim 1, wherein the potential adjustment means includes selection means for selecting the capacitance of the capacitor to a desired value. (4) The capacitor is comprised of a plurality of capacitors each having a desired capacitance, and the selection means selects one or more of the plurality of capacitors to set the desired capacitance. The photoelectric conversion device according to item 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59273960A JPS61154374A (en) | 1984-12-27 | 1984-12-27 | Photoelectric converting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59273960A JPS61154374A (en) | 1984-12-27 | 1984-12-27 | Photoelectric converting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61154374A true JPS61154374A (en) | 1986-07-14 |
Family
ID=17534971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59273960A Pending JPS61154374A (en) | 1984-12-27 | 1984-12-27 | Photoelectric converting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61154374A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006308959A (en) * | 2005-04-28 | 2006-11-09 | Sharp Corp | Inspection device and display device equipped with the same |
-
1984
- 1984-12-27 JP JP59273960A patent/JPS61154374A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006308959A (en) * | 2005-04-28 | 2006-11-09 | Sharp Corp | Inspection device and display device equipped with the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3846820A (en) | Mosaic for ir imaging using pyroelectric sensors in a bipolar transistor array | |
JPS6149822B2 (en) | ||
US4427990A (en) | Semiconductor photo-electric converter with insulated gate over p-n charge storage region | |
JPH0666446B2 (en) | Solid-state image sensor | |
JPS62113468A (en) | Photoelectric conversion device | |
JPH0340996B2 (en) | ||
US3473032A (en) | Photoelectric surface induced p-n junction device | |
US3390273A (en) | Electronic shutter with gating and storage features | |
JPS59108461A (en) | Solid-state image pickup device | |
US4980735A (en) | Solid state imaging element | |
US3996599A (en) | Image detector with background suppression | |
US4649409A (en) | Photoelectric transducer element | |
US4525742A (en) | Two-dimensional solid-state image sensor device | |
JPS5895877A (en) | Semiconductor photoelectric transducer device | |
JPH0646655B2 (en) | Solid-state imaging device | |
KR850005737A (en) | Photonic Relay | |
US4166224A (en) | Photosensitive zero voltage semiconductor switching device | |
JPS6326549B2 (en) | ||
US4205333A (en) | Lateral transistor with multi-base contacts | |
JPS61154374A (en) | Photoelectric converting device | |
JP2746883B2 (en) | Photoelectric conversion device | |
JPS59188278A (en) | Semiconductor image pickup device | |
US5665960A (en) | Photoelectric converter device and method of manufacturing the same | |
JPS6134263B2 (en) | ||
JP2501207B2 (en) | Photoelectric conversion device |