JPS61128625A - Contactless switch - Google Patents

Contactless switch

Info

Publication number
JPS61128625A
JPS61128625A JP24999384A JP24999384A JPS61128625A JP S61128625 A JPS61128625 A JP S61128625A JP 24999384 A JP24999384 A JP 24999384A JP 24999384 A JP24999384 A JP 24999384A JP S61128625 A JPS61128625 A JP S61128625A
Authority
JP
Japan
Prior art keywords
current
transistor
circuit
output transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24999384A
Other languages
Japanese (ja)
Inventor
Toshiaki Otsuka
大塚 敏秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP24999384A priority Critical patent/JPS61128625A/en
Publication of JPS61128625A publication Critical patent/JPS61128625A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce current consumption by providing a mirror transistor (TR) provided with a current limit resistor and an input TR provided with a mirror circuit. CONSTITUTION:Since a base current IBi of the input TR10 does not flow with an input voltage V not normally, an output TR3 is not conductive. On the other hand, when the voltage V gest higher, a current starts flowing to the output TR3 and a collector current flows to the mirror TR7, then a base current IB flows to the output TR3 via TRs 8, 9 of the current mirror circuit to flow the collector current (load current I0) of the TR3 until it is saturated sufficiently. Thus, only when the current flowing to the circuit is 0 normally and the input voltage V exists, the input current IBi and the current of the mirror circuit flow. Further, since the current of the TR9 is limited by the current limit resistor 6, it is very small.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は近接スイッチや光電スイッチのような装置の出
力回路としての無接点スイッチに関する◇〔従来技術と
その問題点〕 近接スイッチや光電スイッチのような装置の無接点スイ
ッチ部分けその検出回路の検出状態に応じてペース電流
が制御され、このペース電流によって負荷を開閉する出
力トランジスタが制御される。このような無接点スイッ
チの従来例を第3図に示す。第3図において、電源1に
負荷2と出力トランジスタ3の直列回路が接続され、こ
の出力トランジスタ3のベースには図示しない検出器の
出力端と定電流回路4が接続されているが、常時検出器
の出力電圧すなわち無接点スイッチの入力電圧Vが00
ときは定電流回路40電流IBは検出器側に流れている
。一方入力電圧Vが高くなると定電流回路4の電流1.
はトランジスタ30ペース電流工、とじて流れる。した
がってトランジスタ3のコレクタ言い換えれば負荷2に
電流■。を流す。
[Detailed description of the invention] [Technical field to which the invention pertains] The present invention relates to a non-contact switch as an output circuit of a device such as a proximity switch or a photoelectric switch ◇ [Prior art and its problems] A pace current is controlled according to the detection state of a non-contact switch part detection circuit of such a device, and an output transistor that opens and closes a load is controlled by this pace current. A conventional example of such a non-contact switch is shown in FIG. In FIG. 3, a series circuit of a load 2 and an output transistor 3 is connected to a power supply 1, and the output terminal of a detector (not shown) and a constant current circuit 4 are connected to the base of the output transistor 3. When the output voltage of the device, that is, the input voltage V of the non-contact switch is 00
At this time, the constant current circuit 40 current IB is flowing to the detector side. On the other hand, when the input voltage V increases, the current of the constant current circuit 4 is 1.
The current flows through the transistor 30 pace current. Therefore, the collector of transistor 3, in other words, the current ■ in load 2. flow.

こうしてこの無接点スイッチは検出器の出力電圧を入力
電圧Vとして動作するが、常時入力電圧0のときも定電
流回路に電流Isが流れる。しかもトランジスタをスイ
ッチとして導通するには最大負荷工0の1/hfe以上
のペース電流I、を流す必要がある(ただしhfeはト
ランジスタの増幅率とする)。
In this way, this non-contact switch operates using the output voltage of the detector as the input voltage V, but even when the input voltage is 0, a current Is flows through the constant current circuit. Moreover, in order to make the transistor conductive as a switch, it is necessary to flow a pace current I greater than or equal to 1/hfe of the maximum load factor 0 (where hfe is the amplification factor of the transistor).

したがってこの定電流回路にはペース電流IBic相当
する電流Isを常時流していることKなシ、消費電流が
大きいという欠点がある。そこで第4図に示すような回
路も知られている。第4図は、出方トランジスタ3にト
ランジスタ5をダーリントン接続したものでその他の結
線も動作も第3図と全く同じであるからこの説明は省略
するが、この回路では出力トランジスタ3のベース電流
■8はトランジスタ5から流れ、トランジスタ5のベー
ス電流■Biはr、i = IB x 1/hfeとな
るから非常に小さくてよく、定電流回路4の電流I%も
小さくてよいから全体の消費電流は小さくなる。しかし
ダーリントン接続した二つのトランジスタの残留電圧カ
高いという欠点がある。
Therefore, this constant current circuit has the disadvantage that a current Is corresponding to the pace current IBic is constantly flowing, and that current consumption is large. Therefore, a circuit as shown in FIG. 4 is also known. In FIG. 4, a transistor 5 is connected to the output transistor 3 in a Darlington connection, and the other connections and operations are exactly the same as in FIG. 3, so a description thereof will be omitted. 8 flows from the transistor 5, and the base current of the transistor 5 Bi is r, i = IB x 1/hfe, so it can be very small, and the current I% of the constant current circuit 4 can also be small, so the total current consumption becomes smaller. However, the disadvantage is that the residual voltage of the two Darlington-connected transistors is high.

〔発明の目的〕[Purpose of the invention]

本発明は常時消費電流が低く、場合によっては出力トラ
ンジスタの過電流を防止した無接点スイッチを提供する
ことを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a non-contact switch that constantly consumes low current and prevents overcurrent of an output transistor in some cases.

〔発明の要点〕[Key points of the invention]

本発明は検出回路の検出状態に応じてベース電流が制御
される出力トランジスタを備えた無接点スイッチにおい
て、ペースを前記出力トランジスタのペースに接続しエ
ミッタに電流制限抵抗を接続して前記出力トランジスタ
と第1の電流ミラー回路を構成するミラートランジスタ
と、ペースを共通に接続した二つのトランジスタの一方
を入力トランジスタを介して前記出力トランジスタのペ
ースに接続し他方を前記ミラートランジスタのコク シタに接続した第2の電流ミラー回路とを備えてなるも
ので、出力トランジスタが検出回路の検出状態に応じて
流れるベース電流で導通して負荷電流を流しはじめると
ミラートランジスタにも電流が流れ、第2の電流ミラー
回路の電流が増加して、この電流を出力トランジスタの
ペースに供給fるように接続し、常時出力トランジスタ
の制御回路に流れる電流をほぼOにするとともに出力ト
ランジスタが導通しはじめたときだけ、第2の電流ミラ
ー回路から比較的大きなベース電流を出力トランジスタ
に流して、出力トランジスタに飽和電流が流れるように
して、常時制御回路の消費電流を小さくしようとするも
のである。なお、出力トランジスタのペース側に入力ト
ランジスタと、前記出力トランジスタの一側との間に定
電圧回路を接続すると出力トランジスタのペースエミッ
タ電圧と入力トランジスタのベースエミッタ電圧との和
が定電圧回路の電圧に近付いたとき入力トランジスタの
ベース電流とコレクタ電流が制限され、これにつれて出
力トランジスタのベース電流も制限されるから出力トラ
ンジスタに過大な負荷電流が流れることはない。
The present invention provides a non-contact switch equipped with an output transistor whose base current is controlled according to the detection state of a detection circuit, in which a pace is connected to the pace of the output transistor, a current limiting resistor is connected to the emitter, and the output transistor is connected to the pace of the output transistor. A mirror transistor constituting a first current mirror circuit, and a second transistor whose paces are connected in common, one of which is connected to the pace of the output transistor via an input transistor, and the other is connected to the coxister of the mirror transistor. When the output transistor is made conductive by the base current that flows according to the detection state of the detection circuit and begins to flow a load current, current also flows to the mirror transistor, and a second current mirror circuit is formed. As the current increases, this current is supplied to the output transistor's control circuit, and the current that constantly flows through the output transistor's control circuit becomes almost O, and only when the output transistor begins to conduct, the second A relatively large base current is caused to flow from the current mirror circuit to the output transistor so that a saturation current flows to the output transistor, thereby reducing the current consumption of the control circuit at all times. Note that if a constant voltage circuit is connected between the input transistor on the pace side of the output transistor and one side of the output transistor, the sum of the pace emitter voltage of the output transistor and the base emitter voltage of the input transistor becomes the voltage of the constant voltage circuit. When approaching , the base current and collector current of the input transistor are limited, and accordingly the base current of the output transistor is also limited, so that no excessive load current flows to the output transistor.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の実施例を第1図と第2図に示す結の役目を
する部品には同一の符号を付して詳細な説明の重複を避
けた。第1図において、出力トランジスタ3は従来と同
様に図示しない負荷を介して電源に接続されている。こ
の回路が従来のものと異なる点はエミッタに電流制限抵
抗6を接続したミラートランジスタ7のペースを出力ト
ランジスタ3のペースに接続して出力トランジスタ3と
第1の電流ミラー回路を構成しておシ、ペースを共通に
接続した第2の電流ミラー回路を構成する二つのトラン
ジスタ8,9のうちの一方のトランジスタ9のコレクタ
をミラートランジスタのコレクタに接続したことである
Hereinafter, the embodiments of the present invention will be described with reference to FIGS. 1 and 2, in which parts serving as connections are given the same reference numerals to avoid duplication of detailed description. In FIG. 1, the output transistor 3 is connected to a power source via a load (not shown) as in the conventional case. The difference between this circuit and the conventional one is that the pin of the mirror transistor 7 whose emitter is connected to the current limiting resistor 6 is connected to the pin of the output transistor 3 to form a first current mirror circuit with the output transistor 3. , the collector of one transistor 9 of the two transistors 8 and 9 constituting the second current mirror circuit whose paces are commonly connected is connected to the collector of the mirror transistor.

電流ミラー回路は、回路構成ブロックの一つの枝路に生
じた電流値を、他の枝路に正確にそのまま、あるいは定
数倍して与えるものであり、ミラートランジスタ7のエ
ミッタには比較的高い電流制限抵抗6を接続してこの電
流値を十分低い値に設定しである。
In the current mirror circuit, the current value generated in one branch of the circuit block is given to the other branch exactly as it is or multiplied by a constant, and a relatively high current is applied to the emitter of the mirror transistor 7. A limiting resistor 6 is connected to set this current value to a sufficiently low value.

常時入力電圧Vが00ときは入力トランジスタ10のベ
ース電流よりiは流れないから出力トランジスタ3のペ
ース電流I、も流れず、出力トランジスタ3は導通せず
、ミラートランジスタ7にも電流は流れない。しかし入
力電圧Vが高くなり入力トランジスタ10にペース電流
IBiが流れはじめると出力トランジスタ3にベース電
流工3が流れはじめ、出力トランジスタ3が導通しはじ
めてコレクタ電流(負荷電流■。)が流れる。この時同
時にミラートランジスタ7にもコレクタを流が流れる。
When the input voltage V is always 00, the base current i of the input transistor 10 does not flow, so the pace current I of the output transistor 3 also does not flow, the output transistor 3 is not conductive, and no current flows through the mirror transistor 7 either. However, when the input voltage V increases and the pace current IBi begins to flow through the input transistor 10, the base current 3 begins to flow through the output transistor 3, and the output transistor 3 begins to conduct and a collector current (load current 2) flows. At this time, a current also flows through the collector of mirror transistor 7 at the same time.

このことはトランジスタ9に電流が流れることで、当然
トランジスタ8にも入力トランジスタ10を介して電流
Icが流れる。このようにして出力トランジスタ3に電
流が流れはじめミラートランジスタ7にコレクタ電流が
流れると、第2の電流ミラー回路のトランジスタ8,9
を介して出力トランジスタ3にベース電流工、が流れ込
み、出力トランジスタ3のコレクタ電流(負荷電流IO
)を十分飽和するまで流す。したがって、常時回路に流
れる電流はOで、入力電圧Vがあるときだけ、入力電流
よりiと第2の電流ミラー回路の電流が流れる。
This means that a current flows through the transistor 9, and naturally a current Ic also flows through the transistor 8 via the input transistor 10. In this way, when a current starts to flow to the output transistor 3 and a collector current flows to the mirror transistor 7, the transistors 8 and 9 of the second current mirror circuit
The base current flows into the output transistor 3 through the collector current of the output transistor 3 (load current IO
) until sufficiently saturated. Therefore, the current flowing through the circuit at all times is O, and only when the input voltage V is present, the current of i and the second current mirror circuit flows from the input current.

しかもこの電流ミラー回路のトランジスタ9側の電流は
電流制限抵抗6で制限されているから非常に小さい。
Moreover, since the current on the transistor 9 side of this current mirror circuit is limited by the current limiting resistor 6, it is very small.

第2図は第1図と異なる実施例を示し、出力トランジス
タ3、出力トランジスタ3と第1の電流ミラー回路を構
成するミラートランジスタ7、第2の電流ミラー回路を
構成する両トランジスタ8゜9、入力トランジスタ10
は従来と同様であるが、トランジスタ8と入力トランジ
スタ1oの接続点と出力トランジスタ3の一側との間に
3個のトランジスタ11,12,13をダーリントン接
続してその残留電圧を利用した定電圧回路14を接続し
た点が異なる0なお入力側にはダイオード14.15を
接続して電流の逆流を防止している。
FIG. 2 shows an embodiment different from FIG. 1, in which an output transistor 3, a mirror transistor 7 forming a first current mirror circuit together with the output transistor 3, both transistors 8°9 forming a second current mirror circuit, input transistor 10
is the same as the conventional one, but three transistors 11, 12, and 13 are Darlington connected between the connection point of transistor 8 and input transistor 1o and one side of output transistor 3, and the residual voltage is used to create a constant voltage. The difference is that the circuit 14 is connected. Furthermore, diodes 14 and 15 are connected to the input side to prevent reverse current flow.

この回路の動作Fi第1図に示すものとほぼ同じで、常
時消費電流はほぼ0であるからこの説明は省略する。入
力電圧Vが与えられると、入力トランジスタ10にペー
ス電流よりiか流れ、第1図について説明したように第
2の電流ミラー回路から出力トランジスタ3にベース電
流工、が流れ込んで出力トランジスタ3のコレクタ電流
が増加し、入力トランジスタエ0のベースエミッタ電圧
と出力トランジスタ3のベースエミッタ電圧の和が定電
圧回路14の電圧に近くなると入力トランジスタ100
ペース電流IBiとコレクタ電流ICが制限され、轟然
出力トランジスタ3のペース電流よりが制限されるから
出力トランジスタ3のコレクタ電流(負荷電流Io)が
制限され過電流が防止される。
The operation Fi of this circuit is almost the same as that shown in FIG. 1, and the constant current consumption is almost 0, so a description thereof will be omitted. When an input voltage V is applied, a pace current flows through the input transistor 10, and as explained with reference to FIG. When the current increases and the sum of the base-emitter voltage of the input transistor E0 and the base-emitter voltage of the output transistor 3 approaches the voltage of the constant voltage circuit 14, the input transistor 100
Since the pace current IBi and the collector current IC are limited and the pace current of the output transistor 3 is limited, the collector current (load current Io) of the output transistor 3 is limited and overcurrent is prevented.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によればこの無接点スイッチに
は常時無駄な電流が流れない。そして入力電圧が与えら
れたときだけ入力電流に加えて出力トランジスタと第1
の電流ミラー回路t−構成するミラートランジスタを介
して第2の電流ミラー回路から出力トランジスタにペー
ス電流が流れるか、ミラートランジスタには電流制限抵
抗を直列に接続して、このコレクタ電流をなるべく小さ
くして全体の制御電流を小さくしているから出力トラン
ジスタの動作時にも消費電流は非常に小さい0また出力
トランジスタは過電流から保護するように接続すること
もでき、回路のIC化に適している。
As described above, according to the present invention, no unnecessary current flows through the non-contact switch at all times. Then, only when the input voltage is given, in addition to the input current, the output transistor and the first
Either a pace current flows from the second current mirror circuit to the output transistor through the mirror transistor that constitutes the current mirror circuit t, or a current limiting resistor is connected in series to the mirror transistor to make this collector current as small as possible. Since the overall control current is small, the current consumption is very small even when the output transistor is in operation.The output transistor can also be connected to protect it from overcurrent, making it suitable for IC implementation.

【図面の簡単な説明】[Brief explanation of drawings]

第1図と第2図はそれぞれ異なる本発明による無接点ス
イッチの実施例を示す結線図、第3図と第4図はそれぞ
れ異なる無接点スイッチの従来例を示す結線図である。 3・・・・・・出カド2ンジスタ、6・・・・・・電流
制限抵抗、7・・・・・・ミラートランジスタ、8,9
・・・・・・二つのトランジスタ、lO・・・・・・入
力トランジスタ、14・・・・・・定電圧回路。 ヤ゛、y+’j2二山口 八
FIGS. 1 and 2 are connection diagrams showing different embodiments of non-contact switches according to the present invention, and FIGS. 3 and 4 are connection diagrams showing different conventional examples of non-contact switches. 3... Output 2 transistor, 6... Current limiting resistor, 7... Mirror transistor, 8, 9
...Two transistors, lO...Input transistor, 14... Constant voltage circuit. Ya, y+'j2 Niyamaguchi 8

Claims (1)

【特許請求の範囲】 1)検出回路の検出状態に応じてベース電流が制御され
る出力トランジスタを備えた無接点スイッチにおいて、
ベースを前記出力トランジスタのベースに接続しエミッ
タに電流制限抵抗を接続して前記出力トランジスタと第
1の電流ミラー回路を構成するミラートランジスタと、
ベースを共通に接続した二つのトランジスタの一方を入
力トランジスタを介して前記出力トランジスタのベース
に接続し他方を前記ミラートランジスタのコレクタに接
続した第2の電流ミラー回路とを備えてなることを特徴
とする無接点スイッチ。 2)特許請求の範囲第1項に記載の無接点スイッチにお
いて、出力トランジスタのベース側に入力トランジスタ
を介して接続した第2の電流ミラー回路の一方のトラン
ジスタと、前記出力トランジスタの一側との間に定電圧
回路を接続してなることを特徴とする無接点スイッチ。
[Claims] 1) A non-contact switch equipped with an output transistor whose base current is controlled according to the detection state of a detection circuit,
a mirror transistor whose base is connected to the base of the output transistor and whose emitter is connected to a current limiting resistor to form a first current mirror circuit with the output transistor;
and a second current mirror circuit in which one of two transistors whose bases are commonly connected is connected to the base of the output transistor via an input transistor, and the other is connected to the collector of the mirror transistor. Non-contact switch. 2) In the non-contact switch according to claim 1, one transistor of the second current mirror circuit connected to the base side of the output transistor via the input transistor and one side of the output transistor A non-contact switch characterized by having a constant voltage circuit connected between them.
JP24999384A 1984-11-27 1984-11-27 Contactless switch Pending JPS61128625A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24999384A JPS61128625A (en) 1984-11-27 1984-11-27 Contactless switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24999384A JPS61128625A (en) 1984-11-27 1984-11-27 Contactless switch

Publications (1)

Publication Number Publication Date
JPS61128625A true JPS61128625A (en) 1986-06-16

Family

ID=17201240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24999384A Pending JPS61128625A (en) 1984-11-27 1984-11-27 Contactless switch

Country Status (1)

Country Link
JP (1) JPS61128625A (en)

Similar Documents

Publication Publication Date Title
US3735151A (en) Output circuit for comparators
KR950003140B1 (en) Circuit for amplifier
USRE37778E1 (en) Current limiting circuit
KR930007095A (en) Regulated Bipolar CMOS Output Buffer
US4528463A (en) Bipolar digital peripheral driver transistor circuit
US5343165A (en) Amplifier having a symmetrical output characteristic
CA1208313A (en) Differential amplifier
JPS61128625A (en) Contactless switch
US4160944A (en) Current amplifier capable of selectively providing current gain
JP3250169B2 (en) Switch having a first switching element configured as a bipolar transistor
KR100195527B1 (en) Circuit for protection against negative overvoltage across the power supply of an integrated curcuit comprising a power device with a related control circuit
US4926073A (en) Negative voltage clamp
JPH02177724A (en) Output buffer circuit
JPH033000Y2 (en)
JPH03112214A (en) Voltage comparator
SU684714A1 (en) Switch-type power amplifier
JPH01305609A (en) Output circuit
KR930006085Y1 (en) 3 state logic conversion circuit
SU1693715A1 (en) Differential current amplifier
EP0443238A2 (en) Precision switched current source
JPH025042B2 (en)
JPH10150331A (en) Power amplifier
JPH0113228B2 (en)
JPH01220517A (en) Switching circuit
JPH01137707A (en) High impedance circuit with current on/off function