JPS61121086A - Driving of phase shift type liquid crystal display unit - Google Patents

Driving of phase shift type liquid crystal display unit

Info

Publication number
JPS61121086A
JPS61121086A JP24240184A JP24240184A JPS61121086A JP S61121086 A JPS61121086 A JP S61121086A JP 24240184 A JP24240184 A JP 24240184A JP 24240184 A JP24240184 A JP 24240184A JP S61121086 A JPS61121086 A JP S61121086A
Authority
JP
Japan
Prior art keywords
voltage
liquid crystal
row
rewriting
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24240184A
Other languages
Japanese (ja)
Other versions
JPH0652468B2 (en
Inventor
権藤 浩之
高原 和博
久 山口
安藤 倭士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59242401A priority Critical patent/JPH0652468B2/en
Publication of JPS61121086A publication Critical patent/JPS61121086A/en
Publication of JPH0652468B2 publication Critical patent/JPH0652468B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、蓄積型液晶と呼ばれている表示のメモリ機能
を有するコレステリック・ネマティック相転移型液晶で
構成された表示装置の駆動方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for driving a display device composed of a cholesteric-nematic phase change type liquid crystal, which has a display memory function and is called a storage type liquid crystal.

〔従来の技術〕[Conventional technology]

第5図は相転移型液晶を用いて表示を行う場合の過程を
説明する為のフロー・チャートである。
FIG. 5 is a flow chart for explaining the process of displaying using a phase change type liquid crystal.

図から明らかなように、 (1)  初期化 (2)書き込み (3)メモリ表示 の順に行われる。As is clear from the figure, (1) Initialization (2) Writing (3) Memory display This is done in the following order.

第6図は前記表示を行う場合に於いて、液晶セルの光透
過率と液晶セルに印加される電圧との関係を説明する線
図である。
FIG. 6 is a diagram illustrating the relationship between the light transmittance of the liquid crystal cell and the voltage applied to the liquid crystal cell when performing the above display.

図では、縦軸に透過率を、横軸にセル印加電圧をそれぞ
れ採っである。
In the figure, the vertical axis represents transmittance, and the horizontal axis represents cell applied voltage.

先ず、初期化を行う場合、全セルに2■。なる電圧を印
加して全て透明な状s (H)にする。
First, when initializing, set 2■ to all cells. A voltage of s (H) is applied to make the entire structure transparent.

次いで、書き込みを行う場合、白濁させようとするセル
、即ち、書き込むセルには電圧Oを、また、透明なまま
を維持するセルには電圧2voをそれぞれ印加する。
Next, when writing is performed, a voltage O is applied to the cell to be clouded, that is, a cell to be written, and a voltage 2vo is applied to the cell to be kept transparent.

次いで、メモリ表示を行う場合、全セルにメモリ電圧で
あるvoを印加する。
Next, when performing memory display, a memory voltage vo is applied to all cells.

第6図に於いて黒円(・)は透明なセルを、内円(0)
は白濁したセルをそれぞれ表している。
In Figure 6, the black circle (・) indicates a transparent cell, and the inner circle (0)
represent cloudy cells.

尚、この・とOの関係は以下の記述でも同じである。Incidentally, the relationship between . and O is the same in the following description.

第7図はセルがマトリクス配置されている液晶パネルか
ら4個のセルを抜き出して表した要部説明図である。
FIG. 7 is a diagram illustrating the main parts of four cells extracted from a liquid crystal panel in which cells are arranged in a matrix.

図に於いて、Y+及びY2は行ライン(Yで代表される
)、X+及びX2は列ライン(Xで代表される)をそれ
ぞれ示している。
In the figure, Y+ and Y2 indicate row lines (represented by Y), and X+ and X2 indicate column lines (represented by X), respectively.

第8図は第7図に見られるような表示を行う場合に各セ
ルに印加されるパルスのタイミング・チャートである。
FIG. 8 is a timing chart of pulses applied to each cell when displaying as shown in FIG. 7.

ここでも、(1)初期化、(2)書き込み、(3)メモ
リ表示のフローは変わらず、また、各セルに印加される
電圧の関係も前記説明の通りである。尚、第8図では、
列ラインXI及び行ラインY、に関連するセルと、列ラ
インXz及び行ラインY1に関連するセルをそれぞれ透
明、白濁の各動作を代表するものとして掲示しである。
Here again, the flow of (1) initialization, (2) writing, and (3) memory display remains unchanged, and the relationship between the voltages applied to each cell is also as described above. In addition, in Figure 8,
Cells related to column line XI and row line Y, and cells related to column line Xz and row line Y1 are displayed as representing transparent and cloudy operations, respectively.

 図から明らかなように、書き込み時に於いて、列ライ
ンX、及び行ラインY、に関連するセルに対しては、初
期化されて以降は、電圧2v0が印加され続け、その後
は電圧■。が印加されてメモリ表示に移行し、そして、
列ラインXz及び行ラインY、に関連するセルに対して
は、一旦、電圧0が印加されてセルは白濁し、その後は
電圧■。が印加されてメモリ表示に移行していることが
認識できる。
As is clear from the figure, during writing, voltage 2v0 continues to be applied to cells associated with column line X and row line Y after initialization, and thereafter voltage 2v0 is applied. is applied to move to memory display, and
A voltage of 0 is once applied to the cells related to the column line Xz and the row line Y, and the cells become cloudy, and then the voltage is applied to the cell. It can be recognized that is applied and the display shifts to memory display.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、前記液晶の書き込みをするには、−ライン当
り数〔m秒〕から数十〔m秒〕程度を要し、例えば、4
50 〔本〕の走査ラインを持つ液晶パネルでは一画面
を書き換えるのに1 〔秒〕から数〔秒〕程度にも達す
る長い時間を必要とし、また、表示された画面の一部を
書き換える場合であっても、全画面の書き換えを必要と
している。
By the way, to write on the liquid crystal, it takes several [m seconds] to several tens [m seconds] per line, for example, 4
On an LCD panel with 50 [lines] of scanning lines, it takes a long time ranging from 1 [second] to several [seconds] to rewrite one screen, and it takes a long time to rewrite a part of the displayed screen. Even if there is, it requires rewriting the entire screen.

従って、表示された画面の一部を書き換える必要を生じ
た場合に前記(1)乃至(3)のステップを踏襲して全
画面を書き換えていたのでは、例えばキーボード入力の
場合、その入力に全く追従できない旨の問題を生じる。
Therefore, when it becomes necessary to rewrite a part of the displayed screen, if the entire screen is rewritten by following steps (1) to (3) above, for example, in the case of keyboard input, it is difficult to A problem arises in that it cannot be followed.

そこで本発明者等は、さきに、相転移型液晶に依る表示
を書き換えるに際し、その書き換えを必要とするイ〒の
みを選択走査して行単位の書き換えを行う技術を提供し
たが、この技術に依っても未だ十分な書き換えスピード
は得られていない。
Therefore, the inventors of the present invention previously provided a technology in which when rewriting a display using a phase change type liquid crystal, rewriting is performed line by line by selectively scanning only the squares that require rewriting. However, sufficient rewriting speed has not yet been obtained.

その理由を第6図と同様な図である第9図及び第10図
を参照しつつ説明する。
The reason for this will be explained with reference to FIGS. 9 and 10, which are similar to FIG. 6.

即ち、第9図に見られるように、透明なセルを白濁させ
る場合は前記した通り数〔m秒〕で動作が完了するが、
第10図に見られるように白濁したセルを透明にする場
合は数十〔m秒〕を必要とするから、例えば、書き換え
行が10ラインあるとすると全部で数百〔m秒〕も掛か
ってしまい、行単位の書き換えとは言え、キー人力に依
る書き込みをする場合には矢張り追随することが困難で
ある。尚、書き換えを行う行の全部を、一旦、初期化す
ることも考えられるが、このようにすると行全体が一瞬
ではあるが透明になり、これは十分に視認することがで
きるので、表示品質上好ましくない。
That is, as shown in FIG. 9, when a transparent cell is made cloudy, the operation is completed in several milliseconds as described above;
As shown in Figure 10, it takes several tens of milliseconds to make a cloudy cell transparent, so if there are 10 lines to rewrite, it will take several hundred milliseconds in total. However, even though it is rewriting line by line, it is difficult to follow the key manually when writing. It is also possible to initialize the entire line to be rewritten, but if you do this, the entire line becomes transparent for a moment, and this can be seen clearly, so it may be a problem in terms of display quality. Undesirable.

本発明では、相転移型液晶パネルに於ける表示画面の一
部を書き換える場合、その書き換えを必要とするブロッ
ク(例えば1文字分)に対して初期化と書き込みとを併
用することに依り、高速の書き換え及び品質良好な表示
を実現する。
In the present invention, when rewriting a part of the display screen of a phase change type liquid crystal panel, it is possible to perform high-speed processing by using both initialization and writing for the block that requires rewriting (for example, one character). rewriting and displaying with good quality.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に依る相転移型液晶表示装置の駆動方法では、相
転移型液晶に依る表示を書き換える場合に於いて、その
書き換えを必要とするブロック、例えば1文字分のみの
初期化を行い、その後、前記ブロックを含む行のみを選
択走査することに依り書き込みを行うようにしている。
In the method for driving a phase change type liquid crystal display device according to the present invention, when rewriting a display using a phase change type liquid crystal, only a block that requires rewriting, for example, one character, is initialized, and then, Writing is performed by selectively scanning only the rows that include the block.

〔作用〕[Effect]

このようにすると、従来の駆動方法、例えば行単位で書
き換えをする駆動方法に比較しても、かなり高速の書き
換えが可能になる。
In this way, it is possible to perform rewriting at a much higher speed than a conventional driving method, for example, a driving method in which rewriting is performed row by row.

〔実施例〕〔Example〕

第1図(al乃至(C)は本発明一実施例を解説する為
のマトリクス液晶パネルを表す要部平面説明図である。
FIGS. 1A to 1C are explanatory plan views of essential parts of a matrix liquid crystal panel for explaining one embodiment of the present invention.

図に於いてLPは液晶パネル、b、、、bz□はブロッ
ク、’II+C2□は行を示している。
In the figure, LP indicates a liquid crystal panel, b, . . . bz□ indicate blocks, and 'II+C2□ indicates a row.

今、第1図(a)に見られるように、液晶パネルLPに
アルファベットが表示してあり、この表示のうち、破線
で囲んだNをMに書き換える場合にういて説明する。
Now, as shown in FIG. 1(a), alphabets are displayed on the liquid crystal panel LP, and the case where N, which is surrounded by a broken line, is to be rewritten to M will be described.

第1図(blに見られるように、書き換えるべきブロッ
クbllに含まれるセル群に対して共通の初期化を行い
すべて透明にする。
As shown in FIG. 1 (bl), a common initialization is performed on the cells included in the block bll to be rewritten and all are made transparent.

第1図(C1に見られるように、書き換えるべきブロッ
クbl+が含まれている行C11の書き込みを行うて終
了する。
As shown in FIG. 1 (C1), the process ends by writing the row C11 that includes the block bl+ to be rewritten.

前記した一連の動作は、次の第2図に関する説明を見れ
ば更に良く理解することができる。
The series of operations described above can be better understood by referring to the following description of FIG.

第2図に見られる4X4マトリクス・セルからなる相転
移型液晶パネルに於いて、破線で囲んだブロックall
の表示をブロックa、に見られるような表示に書き換え
る場合を同じく第2図のタイミング・チャート及び第3
図の透過率対セル印加電圧の関係を示す線図を参照しつ
つ説明しよう。
In the phase change type liquid crystal panel consisting of 4x4 matrix cells shown in Fig. 2, all blocks surrounded by broken lines
The case where the display of block a is rewritten to the display shown in block a is also shown in the timing chart of FIG.
This will be explained with reference to a diagram showing the relationship between transmittance and cell applied voltage.

尚、第2図及び第3図に於いては、第5図乃至第10図
に関して説明した部分と同部分は同記号で指示してあり
、また、Y3及びY4は行ライン、X3及びX4は列ラ
インであることは云うまでもない。
In FIGS. 2 and 3, the same parts as those explained with respect to FIGS. 5 to 10 are indicated by the same symbols, and Y3 and Y4 are row lines, and X3 and X4 are Needless to say, it is a column line.

この場合も前記説明した従来例と同様に、(11初期化
=(2)書き込み−(3)メモリ表示の過程を経て、現
在、全セルに電圧■。が印加されて静止表示を行ってい
るものとする。
In this case as well, as in the conventional example described above, after the process of (11 initialization = (2) writing - (3) memory display), voltage ■ is currently applied to all cells to perform static display. shall be taken as a thing.

さて、書き換えを行う為には、(4)ブロック初期化=
(5)部分書き込み−(6)メモリ表示の過程を経るこ
とになるが、ここでブロックallの表示のみをブロッ
クazzに見られるように書き換える場合について考え
る。
Now, in order to rewrite, (4) block initialization =
The process of (5) partial writing and (6) memory display will be performed, but here we will consider the case where only the display of block all is rewritten so that it appears in block azz.

この場合、第1図乃至第3図の外に部分書き換えの原理
を波形で示した第4図を参照すると理解が容易になる。
In this case, in addition to FIGS. 1 to 3, it will be easier to understand by referring to FIG. 4, which shows the principle of partial rewriting using waveforms.

先ず、(4)ブロック初期化に依り書き換える行ライン
Y、及びY2、列ラインX1及びx2に対して(0,3
v、)或いは(3V、、O)なる電圧を印加することに
依り、書き換えを行うセル群に共通に±3Voなる電圧
を掛けて初期化を行う。
First, (0, 3
By applying a voltage of (v, ) or (3V,,O), a voltage of ±3Vo is commonly applied to the group of cells to be rewritten to perform initialization.

この時、他の行ライン及び列ラインには第2図に見られ
るような電圧2■。或いは■。を印加することに依り、
セル自体には第3図に見られるように±vOの電圧が加
わるようにして表示の維持を行う。
At this time, the other row lines and column lines have a voltage of 2■ as shown in FIG. Or ■. By applying
As shown in FIG. 3, a voltage of ±vO is applied to the cell itself to maintain the display.

次に、(5)部分書き込みに依り書き換えを行うべきブ
ロックallは行ラインY、及びY2上に存在している
為、この2本の走査ラインについてのみ選択走査を行い
、列ラインX1及びX2など全てのデータ・ラインには
所定の信号を加え、行ラインY1及びY2上の全セルに
書き込みを行って第2図に見られるブロックa2□の状
態にする。
Next, (5) Since the block all to be rewritten by partial writing exists on row lines Y and Y2, selective scanning is performed only on these two scan lines, and column lines X1 and X2, etc. Predetermined signals are applied to all data lines and all cells on row lines Y1 and Y2 are written to the state of block a2□ as seen in FIG.

この際、行Y、及びY4上のセルは書き換えを行わない
ので、【3)メモリ表示の段階と同様に電圧v0を印加
し続けるものとする。
At this time, since the cells on rows Y and Y4 are not rewritten, the voltage v0 is continued to be applied as in the step (3) of memory display.

前記の実施例の場合、第9図に見られるようなセルの動
作、即ち、透明状態から白濁状態とするのに必要な時間
をT、とし、第10図に見られるようなセルの動作、即
ち、白濁状態から透明状態とするのに必要な時間をl0
TI とし、書き換え行を10ラインとすると、 10TI  + (TI  XIOライン)=20TI
で済むことになり、因に、従来技術に依れば、10T、
Xl0−100T。
In the case of the above embodiment, the cell operation as shown in FIG. 9, that is, the time required to change from a transparent state to a cloudy state is T, and the cell operation as shown in FIG. In other words, the time required to change from a cloudy state to a transparent state is l0
TI and the number of lines to be rewritten is 10, then 10TI + (TI XIO line) = 20TI
By the way, according to the conventional technology, 10T,
Xl0-100T.

となる。また、書き換え時は、画面の限られた領域のみ
のアドレス動作が目につくだけであり、従来のように、
全画面に亙り白い線が走るなどの現象は現れず、表示品
質は良好である。
becomes. In addition, when rewriting, the address operation is only visible in a limited area of the screen, unlike the conventional method.
There are no phenomena such as white lines running across the entire screen, and the display quality is good.

さて、次に、本発明の駆動方法を実施する場合を具体的
且つ詳細に説明しよう。
Now, next, a case in which the driving method of the present invention is implemented will be explained specifically and in detail.

前記実施例に於いて説明した駆動方法を具現させるには
、CMO5(c omp 1 eme n t a r
y  metal  oxide  semicond
uctor)装置からなるアナログ・スイッチなどを用
いて列電極や行電極にO〜3voの電圧を出力するよう
にしても良いが、ここでは、通常のオン・オフ2値出力
のスイッチング素子を用いて行う方法を採用し、前記説
明した駆動波形を実現する駆動回路構成を4×4マトリ
クスについて説明する。
In order to realize the driving method explained in the above embodiment, CMO5 (comp 1 emmen t a r
y metal oxide semiconductor
Although it is also possible to output a voltage of 0 to 3 vo to the column electrodes and row electrodes using an analog switch consisting of a The drive circuit configuration for realizing the above-described drive waveform will be described with reference to a 4×4 matrix.

第11図は液晶パネル及びそれを駆動する具体的な電圧
波形のタイミング・チャートを表している。
FIG. 11 shows a timing chart of a liquid crystal panel and a specific voltage waveform for driving it.

第12図は第11図に示した電圧波形を実現する為の駆
動回路構成を示す回路図を表している。
FIG. 12 is a circuit diagram showing a drive circuit configuration for realizing the voltage waveform shown in FIG. 11.

第13図は駆動電圧波形の1周期を示す波形図であり、
液晶パネルを駆動するため、前記1周期が前半周期と後
半周期とからなっていることを表している。
FIG. 13 is a waveform diagram showing one cycle of the drive voltage waveform,
This indicates that the one cycle consists of a first half cycle and a second half cycle for driving the liquid crystal panel.

第12図に於いて、b=J(1rJ−1〜4)は液晶セ
ル、X、−X4は列電極、Y I”” Y 4は行電極
、QxiJ  (r 、J = 1〜4)は列電極に電
圧を与えるスイッチング素子、Qy=j (i、j=1
〜4)は行電極に電圧を与えるスイッチング素子、V、
は列駆動回路の電源、V7は行駆動回路の電源、XB及
びYmは基準電圧パルサーをそれぞれ示している。
In Fig. 12, b=J (1rJ-1 to 4) is a liquid crystal cell, X and -X4 are column electrodes, Y4 is a row electrode, and QxiJ (r, J = 1 to 4) is A switching element that applies voltage to the column electrode, Qy=j (i, j=1
~4) is a switching element that applies voltage to the row electrode, V,
is the power supply of the column drive circuit, V7 is the power supply of the row drive circuit, and XB and Ym are the reference voltage pulsers, respectively.

この回路に於いて、列電極X l−X 4に与える電圧
はスイッチング素子Qえ=j (i+  J=1〜4)
に依ってスイッチングされ、また、行電極Y、〜Y4に
与える電圧はスイッチング素子Qy=j (1゜j−1
〜4)に依ってスイッチングされる。
In this circuit, the voltage applied to the column electrode Xl-X4 is the switching element Q = j (i + J = 1 to 4)
The voltage applied to the row electrodes Y, ~Y4 is switched by the switching element Qy=j (1゜j-1
~4).

スイッチング素子QX、、  (r = l〜4)及び
スイッチング素子Qyi+  (i −1〜4)はそれ
ぞれ列及び行駆動回路の電源VX及びVvと基準電位と
の間に接続され、その基準電位は基準電圧パルサーX、
及びY、が発生するようになっていて、その基準電圧パ
ルサーX++及びYBは周期的或いは非周期的にVoな
るパルスを出力するようになっている。尚、電源VVは
行駆動回路群の電源をvo及び2voに切り換える為の
電圧選択回路にもなっている。
The switching elements QX, , (r = l to 4) and the switching elements Qyi+ (i -1 to 4) are connected between the power supplies VX and Vv of the column and row drive circuits, respectively, and a reference potential, and the reference potential is the reference potential. Voltage pulser X,
and Y are generated, and the reference voltage pulsers X++ and YB output a pulse Vo periodically or non-periodically. Note that the power supply VV also serves as a voltage selection circuit for switching the power supply of the row drive circuit group between VO and 2VO.

さて、第11図は第2図と同様の駆動電圧波形を表すタ
イミング・チャートであり、駆動回路からの電圧の出力
方法を説明する為のものである。
Now, FIG. 11 is a timing chart showing a drive voltage waveform similar to that in FIG. 2, and is for explaining the method of outputting voltage from the drive circuit.

図に於いて、ハツチング部分及び黒部骨は基準電圧パル
サーX3及びYllから出力される電圧成分を示してい
る。
In the figure, the hatched parts and black parts indicate the voltage components output from the reference voltage pulsers X3 and Yll.

即ち、本具体例では、基準電圧に所定の電圧を重畳する
ことに依り、2値出力のスイッチング素子で0〜3■。
That is, in this specific example, by superimposing a predetermined voltage on the reference voltage, a binary output switching element is used to generate a voltage of 0 to 3.

の4種の電圧を出力できる構成になっていて、第13図
に見られるように、接地或いはパルス状の基準電位の1
周期に対して、前半周期(la、2a、3a)でスイッ
チング素子からの電圧を重畳するか、或いは、後半周期
で重畳するかによって各電極へ選択、非選択の信号を振
り分けることができる。
It has a configuration that can output four types of voltage, and as shown in Figure 13, one of the ground or pulsed reference potentials can be output.
Selection and non-selection signals can be distributed to each electrode depending on whether the voltage from the switching element is superimposed in the first half cycle (la, 2a, 3a) or in the second half cycle.

ここで、第11図を参照しつつ、ブロック初期化から説
明する。
Here, block initialization will be explained with reference to FIG.

列及び行の基準電圧パルサーvX及びVVから図示のパ
ルスv0を出力する。ここで、書き換えをするブロック
a33を含む列及び行駆動回路のスイッチング素子QX
=+  (i= 1〜2)及びスイッチング素子Q□、
(i=1〜2)を基準電圧パルスが■Qのときにオンと
して3■。を出力し、残る°半周期では基準電圧パルス
が零(V)のときにスイッチング素子Q、1.  (i
 = l〜2)及びスイッチング素子Q□2  (i=
1〜2)をオンとして図示のように3v、と零〔■〕を
列及び行電極に与える。
The illustrated pulse v0 is output from the column and row reference voltage pulsers vX and VV. Here, the switching element QX of the column and row drive circuit including the block a33 to be rewritten is
=+ (i=1-2) and switching element Q□,
(i = 1 to 2) is turned on when the reference voltage pulse is Q. 3). is output, and in the remaining ° half cycle, when the reference voltage pulse is zero (V), the switching elements Q, 1. (i
= l~2) and switching element Q□2 (i=
1 to 2) are turned on and 3V and zero [■] are applied to the column and row electrodes as shown.

他の列及び行電極に対しては、基準電圧パルスが零(V
)の時にスイッチング素子QX、、  (i !3゛〜
4)及びスイッチング素子Qy++  (i = 3〜
4)をオンとし、基準電圧パルスが■。の時にスイッチ
ング素子Q−tz  (i = 3〜4)及びスイッチ
ング素子Q−iz  (j=3〜4)をオンとして図示
のように■。と2■。の電圧を出力することができる。
For other column and row electrodes, the reference voltage pulse is zero (V
), the switching element QX,, (i !3゛~
4) and switching element Qy++ (i = 3~
4) is turned on, and the reference voltage pulse is ■. At the time of , switching element Q-tz (i = 3 to 4) and switching element Q-iz (j = 3 to 4) are turned on, as shown in the figure. and 2■. It is possible to output a voltage of .

尚、このブロック初期化では電源■Yである電圧選択回
路は行電極のスイッチング素子の電源電圧として2Vo
を与えるようVV□側にスイッチングされている。
In addition, in this block initialization, the voltage selection circuit which is the power supply
It is switched to the VV□ side so as to give .

続く部分書き込みでは、列駆動回路の基準電圧パルサー
Xiは常に零(V)とし、行駆動回路の基準電圧パルサ
ーYBはブロック初期化時と同様にvo とv (V)
のパルスを出力する。尚、この場合、電源■7である電
圧選択回路はVVI側にスイッチングしておくものとす
る。
In the subsequent partial writing, the reference voltage pulser Xi of the column drive circuit is always set to zero (V), and the reference voltage pulser YB of the row drive circuit is set to vo and v (V) as in the block initialization.
outputs a pulse of In this case, it is assumed that the voltage selection circuit, which is the power source 7, is switched to the VVI side.

選択走査を行う行電極Y1及びY2のうち、先ず、行電
極Y、の走査時には、行電極Y1のみに基準電圧パルサ
ーYBがパルスv0を出力するのと同じタイミングでス
イッチング素子Q、、、をオンとし、他の行電極Y2及
びY3に対してはスイッチング素子Qyiz  (i=
 2〜3)をオンとする。
Of the row electrodes Y1 and Y2 that perform selective scanning, first, when scanning the row electrode Y, the switching elements Q are turned on at the same timing as the reference voltage pulser YB outputs the pulse v0 only to the row electrode Y1. For the other row electrodes Y2 and Y3, the switching element Qyiz (i=
2 to 3) are turned on.

基準電圧パルサーYllが零(V)となるタイミングで
は前記と逆に行うものとする。この時、列電極には、透
明或いは白濁に応じて第11図に見られる所定のタイミ
ングでスイッチング素子から2■。を出力すると良い。
At the timing when the reference voltage pulser Yll becomes zero (V), the above procedure is performed in the opposite manner. At this time, the column electrodes are exposed to 2 cm from the switching element at a predetermined timing as shown in FIG. 11 depending on whether the column electrodes are transparent or cloudy. It is good to output .

行電極Y2の走査時にも前記と同様にして部分書き込み
を行うことができる。
Partial writing can be performed in the same manner as described above also when scanning the row electrode Y2.

尚、第11図に示されている“初期化”、“書き込み”
、“メモリ表示”も前記と同様な過程で所定の電圧を各
電極に出力することができる。
In addition, "initialization" and "writing" shown in Fig. 11
, "Memory display" can also output a predetermined voltage to each electrode in the same process as described above.

〔発明の効果〕〔Effect of the invention〕

本発明に於ける相転移型液晶表示装置の駆動方法では、
表示を書き換えるに際し、先ず、その書き換えを必要と
するブロックのみの初期化を行い、次いで、前記ブロッ
クを含む行のみを選択走査して行単位の書き換えを行う
ようにしている。
In the method for driving a phase change type liquid crystal display device according to the present invention,
When rewriting the display, first, only the blocks that need to be rewritten are initialized, and then only the rows that include the blocks are selectively scanned to perform row-by-row rewriting.

従って、表示の一部を書き換える場合に於いても全画面
の書き換えを行ったり、或いは、単なる行単位の書き換
えを行う従来の駆動方法に比較すると極めて高速の書き
換えが可能になると共に書き換え時の表示品質も良好で
ある。
Therefore, when rewriting a part of the display, the entire screen is rewritten, or compared to conventional drive methods that simply rewrite line by line, extremely high-speed rewriting is possible, and the display at the time of rewriting is The quality is also good.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施して書き換えを行う場合の概略を
説明する為の液晶パネルの要部説明図、第2図は本発明
一実施例を説明する為の液晶パネルとそれを駆動する電
圧波形のタイミング・チャート、第3図は透過率対セル
印加電圧の関係を示す線図、第4図は部分書き換えを印
加電圧の波形で説明する為の図、第5図は液晶を用いて
表示をする過程のフロー・チャート、第6図は液晶の透
過率対セル印加電圧の関係を示す線図、第7図は液晶パ
ネルの要部説明図、第8図は第7図に見られる液晶パネ
ルを駆動する電圧波形のタイミング・チャート、第9図
及び第10図は液晶の透過率対セル印加電圧の関係を示
す線図、第11図は本発明に於ける具体例を説明する為
の液晶パネルととそれを駆動する電圧波形のタイミング
・チャート、第12図は具体的な駆動回路構成を示す回
路図、第13図は駆動電圧波形の一周期を示す波形図を
それぞれ表している。 図に於いて、LPは液晶パネル、X+、Xz。 X3.X4 は列ライン、Yl 、  Yz 、  ’
Y:l 、  Y4は行ラインをそれぞれ示している。 特許出願人   冨士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − 第5図   第7図 第6図 vo2i/。 乞ル叩加電圧 第8図 第12  区 菓13図 2a      2b
Fig. 1 is an explanatory diagram of the main parts of a liquid crystal panel for explaining the outline of rewriting by implementing the present invention, and Fig. 2 is a diagram showing a liquid crystal panel and driving it for explaining an embodiment of the present invention. Timing chart of voltage waveform, Figure 3 is a diagram showing the relationship between transmittance and cell applied voltage, Figure 4 is a diagram to explain partial rewriting using the applied voltage waveform, and Figure 5 is a diagram showing the relationship between transmittance and cell applied voltage. A flow chart of the display process, Figure 6 is a diagram showing the relationship between liquid crystal transmittance and cell applied voltage, Figure 7 is an explanatory diagram of the main parts of the liquid crystal panel, and Figure 8 can be seen in Figure 7. A timing chart of the voltage waveform that drives the liquid crystal panel, FIGS. 9 and 10 are diagrams showing the relationship between liquid crystal transmittance and cell applied voltage, and FIG. 11 is for explaining a specific example of the present invention. 12 is a circuit diagram showing a specific drive circuit configuration, and FIG. 13 is a waveform diagram showing one cycle of the drive voltage waveform. . In the figure, LP is a liquid crystal panel, X+, and Xz. X3. X4 is the column line, Yl, Yz, '
Y:l and Y4 indicate row lines, respectively. Patent Applicant Fujitsu Co., Ltd. Representative Patent Attorney Shoji Aitani Representative Patent Attorney Hiroshi Watanabe - Figure 5 Figure 7 Figure 6 vo2i/. Voltage applied Fig. 8 Fig. 12 Fig. 13 Fig. 2a 2b

Claims (1)

【特許請求の範囲】[Claims] 相転移型液晶に依る表示を書き換えるに際し、先ず、そ
の書き換えを必要とするブロックのみの初期化を行い、
次いで、前記ブロックを含む行のみを選択走査して書き
込みを行うことを特徴とする相転移型液晶表示装置の駆
動方法。
When rewriting the display using phase-change liquid crystal, first initialize only the blocks that require rewriting.
Next, a method for driving a phase change type liquid crystal display device, characterized in that writing is performed by selectively scanning only the row including the block.
JP59242401A 1984-11-19 1984-11-19 Driving method of phase transition type liquid crystal display device Expired - Lifetime JPH0652468B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59242401A JPH0652468B2 (en) 1984-11-19 1984-11-19 Driving method of phase transition type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59242401A JPH0652468B2 (en) 1984-11-19 1984-11-19 Driving method of phase transition type liquid crystal display device

Publications (2)

Publication Number Publication Date
JPS61121086A true JPS61121086A (en) 1986-06-09
JPH0652468B2 JPH0652468B2 (en) 1994-07-06

Family

ID=17088591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59242401A Expired - Lifetime JPH0652468B2 (en) 1984-11-19 1984-11-19 Driving method of phase transition type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0652468B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230197A (en) * 1985-04-04 1986-10-14 株式会社精工舎 Driving of electrooptic display unit
JPS6363094A (en) * 1986-09-03 1988-03-19 キヤノン株式会社 Display device
JPH01241599A (en) * 1988-03-23 1989-09-26 Sony Corp Liquid crystal driving device
US6734863B1 (en) 1999-03-31 2004-05-11 Nec Corporation Display controller for display apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538581A (en) * 1978-09-12 1980-03-18 Nippon Electric Co Driving phaseetransformation* accumulation type liquid crystal panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538581A (en) * 1978-09-12 1980-03-18 Nippon Electric Co Driving phaseetransformation* accumulation type liquid crystal panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61230197A (en) * 1985-04-04 1986-10-14 株式会社精工舎 Driving of electrooptic display unit
JPS6363094A (en) * 1986-09-03 1988-03-19 キヤノン株式会社 Display device
JPH01241599A (en) * 1988-03-23 1989-09-26 Sony Corp Liquid crystal driving device
US6734863B1 (en) 1999-03-31 2004-05-11 Nec Corporation Display controller for display apparatus

Also Published As

Publication number Publication date
JPH0652468B2 (en) 1994-07-06

Similar Documents

Publication Publication Date Title
US4317115A (en) Driving device for matrix-type display panel using guest-host type phase transition liquid crystal
US4778260A (en) Method and apparatus for driving optical modulation device
KR100368853B1 (en) Active Matrix Liquid Crystal Display
US4395709A (en) Driving device and method for matrix-type display panel using guest-host type phase transition liquid crystal
JPS6238709B2 (en)
JP2003140114A (en) Driver for cholesteric liquid crystal display
CN103998981B (en) The driving method of electrophoretic display apparatus, electrophoretic display apparatus, electronic equipment and electronic watch
JPH04165329A (en) Driving method for liquid crystal display device
JPH09504618A (en) Electrophoretic display device with short writing time
JP5118293B2 (en) Driving circuit and display device
JPH05341734A (en) Liquid crystal display device
JP3854329B2 (en) Drive circuit for matrix display device
JPS61121086A (en) Driving of phase shift type liquid crystal display unit
KR20110112214A (en) Electrooptic device, method of driving the same, control circuit of electrooptic device, and electronic instrument
US4636784A (en) Process for the control of an alternating current plasma panel and apparatus for performing the same
KR100272714B1 (en) Method of collectively neutralizing plural rows and liquid crystal display apparatus for the same
JP2011186147A (en) Method of driving electrophoretic display device, electrophoretic display device, and electronic device
JPS61138991A (en) Driving of phase shift type liquid crystal display unit
JPS61256387A (en) Phase transfer type liquid crystal display unit
JPS6020764B2 (en) matrix display device
JP3482646B2 (en) Liquid crystal element driving method, liquid crystal element driving circuit, and display device
JP2011186146A (en) Method of driving electrophoretic display device, electrophoretic display device, and electronic device
JP2599359B2 (en) Display control device
JPH02250030A (en) Display driving method
JP3136078B2 (en) Display device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term