JPS61120579A - Picture reader - Google Patents

Picture reader

Info

Publication number
JPS61120579A
JPS61120579A JP59241102A JP24110284A JPS61120579A JP S61120579 A JPS61120579 A JP S61120579A JP 59241102 A JP59241102 A JP 59241102A JP 24110284 A JP24110284 A JP 24110284A JP S61120579 A JPS61120579 A JP S61120579A
Authority
JP
Japan
Prior art keywords
white reference
signal
reading
scanning
reference memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59241102A
Other languages
Japanese (ja)
Inventor
Hidehiko Kawakami
秀彦 川上
Wataru Fujikawa
渡 藤川
Katsuo Nakazato
中里 克雄
Kunio Sannomiya
三宮 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59241102A priority Critical patent/JPS61120579A/en
Publication of JPS61120579A publication Critical patent/JPS61120579A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

PURPOSE:To obtain a proper shading correction even when the light intensity of a light source is lowered while being immune to dust and dirt by storing a maximum output as the result of white reference face scanning and reading a white reference value being the storage contents in reading a picture signal on an original so as to apply correction. CONSTITUTION:A digital picture signal 30 of an A/D converter 23 is stored in a white reference memory 41 via a latch 42 and a buffer 34 in the 1st white reference read scanning. Then a control signal 55 is a clock controlling the write of the white reference memory 41 for the 2nd and succeeding scannings, and only when the signal is logical H, a write signal 47 actuates the write of the white reference memory 41. The write on the white reference memory 41 is conducted when a scanning trigger signal 16a is logical H and the write on the white reference memory 41 is inhibited and the reader is brought into the normal picture signal read state. Thus, the shading correction of the picture signal at reading of an original is attained normally with high accuracy by writing the maximum value of white reference on the white reference memory 41 by several times of scanning.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はファクシミリ装置などに用いられる画像読取装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an image reading device used in a facsimile machine or the like.

従来例の構成とその問題点 以下、従来の画像読取装置について説明する。Conventional configuration and its problems A conventional image reading device will be described below.

第1図は、従来の画像読取装置におけるブロック構成を
示したものである。
FIG. 1 shows a block configuration of a conventional image reading device.

第1図において、1は原稿、2は原稿保持板、3は原稿
1を照明するだめの螢光灯、4は螢光灯カバー、Sはレ
ンズ系、6はレンズ系5を介して原稿1の情報をアナロ
グ信号として取り出すための固体撮像素子、7はA/D
 変換部である。8はA/D 変換部7の出力を記憶す
る記憶回路で、具体的には、ランダムアクセスメモリ(
RAM)で構成される。9は後述する逆係数感度値を記
憶する記憶回路で、具体的にはリードオンリメモリ(R
OM)で構成される。1oは乗算回路である。
In FIG. 1, 1 is a document, 2 is a document holding plate, 3 is a fluorescent lamp for illuminating the document 1, 4 is a fluorescent lamp cover, S is a lens system, and 6 is a document that is illuminated through a lens system 5. A solid-state image sensor for extracting information as an analog signal, 7 is an A/D
This is the conversion section. 8 is a storage circuit that stores the output of the A/D converter 7, specifically, a random access memory (
RAM). 9 is a storage circuit for storing inverse coefficient sensitivity values, which will be described later; specifically, it is a read-only memory (R
OM). 1o is a multiplication circuit.

なお、原稿保持板2の内面部は塗装などの手段で均一な
白色に処理されている。
Note that the inner surface of the document holding plate 2 is treated to have a uniform white color by means of painting or the like.

上記の様な構成において、原稿1の情報を固体撮像素子
6により画像信号に光電変換する前に、原稿保持板2の
白色基準内面を読み取る。この光電変換信号は均一な白
色面の走査により得られた信号であるから、原稿面照明
のむら、レンズ5の周辺光の減量分、固体撮像素子6の
感度不均一性など、光電変換系全体の感度の不均一性を
示すものとなる。
In the above configuration, the white reference inner surface of the document holding plate 2 is read before the information on the document 1 is photoelectrically converted into an image signal by the solid-state image sensor 6. Since this photoelectric conversion signal is a signal obtained by scanning a uniform white surface, there are many factors that affect the entire photoelectric conversion system, such as uneven illumination of the original surface, loss of peripheral light from the lens 5, and nonuniform sensitivity of the solid-state image sensor 6. This indicates non-uniformity in sensitivity.

今、白色基準面の光電変換信号より、A/D 変換部7
を介し、デジタル画信号に変換された各素子6の感度係
数値を記憶回路8に記憶させておき、次に原稿面を光電
変換するとき、光電変換の主走査と同期して、記憶回路
8から固体撮像素子6に対応した感度係数値を読み取り
、この画信号に対応する逆係数感度値をあらかじめテー
ブル化した記憶回路9より取り出し、この値と原稿面の
光電変換信号を乗算回路10で乗算すれば、所要の光電
変換系の不均一性が取り除かれ、原稿面の光電変換信号
が得られる。
Now, from the photoelectric conversion signal of the white reference plane, the A/D converter 7
The sensitivity coefficient value of each element 6 converted into a digital image signal is stored in the storage circuit 8 via the storage circuit 8. Next, when photoelectrically converting the document surface, the storage circuit 8 The sensitivity coefficient value corresponding to the solid-state image sensor 6 is read from the image signal, and the inverse coefficient sensitivity value corresponding to this image signal is retrieved from the storage circuit 9 which has been tabulated in advance, and this value is multiplied by the photoelectric conversion signal of the document surface in the multiplication circuit 10. Then, the required non-uniformity of the photoelectric conversion system is removed, and a photoelectric conversion signal on the surface of the document can be obtained.

ところで、原稿保持板2の内面は白色に塗装されている
が、原稿読取作業の動作を行っている時に、この白色面
に小さい塵や汚れが付着する事がある。
By the way, although the inner surface of the document holding plate 2 is painted white, small dust and dirt may adhere to this white surface during the operation of reading the document.

この様な塵や汚れがあると、白色基準信号を得る場合に
塵や汚れの部分だけが等測的に光電変換系の感度が低い
事になり、適正な白色基準信号が得られないという欠点
を有していた。
If there is such dust or dirt, when obtaining a white reference signal, the sensitivity of the photoelectric conversion system will be isometrically low only in the dust or dirt area, which is a disadvantage of not being able to obtain an appropriate white reference signal. It had

更に、螢光灯の光強度が使用中に低下すると、白色基準
信号も低下する事になり、原稿を走査して得られる光電
変換信号の不均一除去能力も低下して、適正な画信号出
力が得られない欠点を有していた。
Furthermore, if the light intensity of the fluorescent lamp decreases during use, the white reference signal will also decrease, and the ability to remove unevenness in the photoelectric conversion signal obtained by scanning the document will also decrease, making it difficult to output an appropriate image signal. It had the disadvantage that it could not be obtained.

発明の目的 本発明は上記の欠点に鑑み、塵や汚れの影響を受けるこ
となく、かつ照明用光源の光強度が低下しても適正な白
色基準面の光電変換信号を得る事のできる画像読取装置
を提供するものである。
Purpose of the Invention In view of the above-mentioned drawbacks, the present invention provides an image reading system that is not affected by dust or dirt and can obtain an appropriate photoelectric conversion signal of a white reference surface even if the light intensity of the illumination light source decreases. It provides equipment.

発明の構成 本発明は、上記目的を達するために、原稿面読取の間に
、不均一補正(以降シューデング補正という)のための
白色基準面を一定時間複数うイン分走査する事により、
その最大値出力を保持し、引き続いて行なわれる前記白
色基準面の走査に対しては、その最大値出力により、入
力光電゛変換゛信号の増幅率を変える事によって得られ
た白色基準面走査の最大値出力を記憶し、原稿面の光電
変換時に前記記憶した内容を読み出して補正する事によ
り、前述の塵や汚れ等の影響を受けなく、かつ光源の光
強度が低下しても、適正な白色基準信号を得られるよう
な構成としたものである。
Structure of the Invention In order to achieve the above-mentioned object, the present invention scans a white reference surface for non-uniformity correction (hereinafter referred to as Schudeng correction) for a certain period of time by multiple increments during document surface reading.
When the maximum value output is held and the white reference surface is scanned subsequently, the white reference surface scan obtained by changing the amplification factor of the input photoelectric conversion signal is determined by the maximum value output. By memorizing the maximum output value and reading out and correcting the memorized content during photoelectric conversion of the document surface, it is not affected by the dust or dirt mentioned above, and even if the light intensity of the light source decreases, it can maintain the proper level. The configuration is such that a white reference signal can be obtained.

実施例の説明 以下、図面を参照しながら本発明の一実施例について説
明する。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

第2図は、本発明の一実施例における画像読取装置のブ
ロック構成を示すものである。
FIG. 2 shows a block configuration of an image reading device in an embodiment of the present invention.

第2図の1から6迄のものは、前述の第1図で示した同
じ番号のものと同様の構成のものである。
Items 1 to 6 in FIG. 2 have the same structure as those shown in FIG. 1 with the same numbers.

7aは増幅・A/D 変換部で、乗算型D/A変換器及
び増幅器等で構成された可変増幅部7bと、A/D 変
換器7Cと、白基準値の最大値を検出するラッチ回路及
びコンパレータ回路等で構成された最大値検出部7dよ
り構成されている。8aは補正部で、白基準メモリと白
基準メモリを制御するカウンター及び各走査毎の白基準
値の最大値を検出するコンパレータ回路より構成された
白基準メモリ制御部8bと、逆係数感度値を記憶するR
○M8c、乗算器8d等で構成される。
7a is an amplification/A/D conversion section, which includes a variable amplification section 7b composed of a multiplier type D/A converter and an amplifier, an A/D converter 7C, and a latch circuit that detects the maximum value of the white reference value. and a maximum value detection section 7d composed of a comparator circuit and the like. Reference numeral 8a denotes a correction section, which includes a white reference memory control section 8b composed of a white reference memory, a counter for controlling the white reference memory, a comparator circuit for detecting the maximum value of the white reference value for each scan, and a white reference memory control section 8b for detecting the inverse coefficient sensitivity value. R to remember
○ Consists of M8c, multiplier 8d, etc.

9aは走査開始信号等の走査タイミング信号を発生する
走査カウンタータイミング発生部である。
Reference numeral 9a denotes a scan counter timing generator that generates a scan timing signal such as a scan start signal.

以下、上記各ブロック了a、8a、9aのさらに詳細な
構成例をそれぞれ面図を用いて説明する。
Hereinafter, more detailed configuration examples of each of the blocks a, 8a, and 9a will be explained using plan views.

第3図は走査カウンタータイミング発生部9aのより詳
細なブロック構成を示すものである。
FIG. 3 shows a more detailed block configuration of the scan counter timing generator 9a.

第3図において、11は固体撮像素子6による主走査方
向の読取周期を表わす信号、10は白基準面読取のだめ
の駆動信号で、それぞれ外部マイクロプロセッサ等から
送出される信号(白基準開始信号)である。12,13
.14はそれぞれクリップフロップ、15は白基準面の
最大値出力を得るための走査時間用のカウンター、15
aはその走査開始トリガー信号でちる。16は引き続い
て行なわれる白基準面走査により得られだ/ユーデング
補正のだめの白基準信号の最大値をROM8cへ記憶さ
せるための走査時間用のカウンター、1e5aはその走
査開始トリガー信号である。
In FIG. 3, 11 is a signal representing the reading period in the main scanning direction by the solid-state image sensor 6, and 10 is a drive signal for reading the white reference surface, each of which is a signal sent from an external microprocessor (white reference start signal). It is. 12,13
.. 14 is a clip flop, 15 is a counter for scanning time to obtain the maximum value output of the white reference plane, 15
a is the scan start trigger signal. 16 is a scanning time counter for storing in the ROM 8c the maximum value of the white reference signal obtained by the subsequent white reference plane scanning/Udeng correction, and 1e5a is the scanning start trigger signal.

次に増幅A/D 変換部7aについて説明する。Next, the amplification A/D conversion section 7a will be explained.

第4図は増幅・A/D変換部了aのブロック構成を示す
ものである。
FIG. 4 shows the block configuration of the amplification/A/D conversion section Ryoa.

第4図において、20は固体撮像素子6より得られたア
ナログ画信号、21は乗算型D/A変換器、22は増幅
器、23はA/D変換器、24はラッチ26の出力によ
り乗算型D/A変換器21の利得を可変するだめの係数
用のROM、26はフリップフロップ、27はゲート部
、28はコンパレータである。29は増幅器22のアナ
ログ画信号出力、3oはA/D変換器23より得られた
デジタル画信号出力、31はA/D 変換用サンプル人
力クロック、32はサンプリング出力クロック、33は
デジタル画信号3oがラッチ部25よりの画信号出力3
6より大きい時にコンパレータ28より出力される比較
信号、34はラッチ部26へのトリガー信号、36は乗
算型D/A変換器21へのデジタルレベル信号である。
In FIG. 4, 20 is an analog image signal obtained from the solid-state image sensor 6, 21 is a multiplication type D/A converter, 22 is an amplifier, 23 is an A/D converter, and 24 is a multiplication type signal obtained by the output of the latch 26. 26 is a flip-flop, 27 is a gate section, and 28 is a comparator. 29 is the analog image signal output of the amplifier 22, 3o is the digital image signal output obtained from the A/D converter 23, 31 is the sample manual clock for A/D conversion, 32 is the sampling output clock, and 33 is the digital image signal 3o. is the image signal output 3 from the latch section 25
34 is a trigger signal to the latch unit 26, and 36 is a digital level signal to the multiplication type D/A converter 21.

次に補正部8aについて説明する。Next, the correction section 8a will be explained.

第6図は補正部8aの詳細なブロック構成を示すもので
ある。
FIG. 6 shows a detailed block configuration of the correction section 8a.

第6図において、40は記憶回路41(以降、白基準メ
モリと呼ぶ)のアドレスを発生するカウンター、43は
バッファ、42.44はラッチ、46はシューデング補
正係数用のROM、46はコンパレータ、47はフリッ
プフロップ、48a〜48cはゲート部、4っけフリッ
プフロップ、父はデジタル乗算器である。
In FIG. 6, 40 is a counter that generates an address for a storage circuit 41 (hereinafter referred to as white reference memory), 43 is a buffer, 42, 44 is a latch, 46 is a ROM for Schuden correction coefficients, 46 is a comparator, and 47 is a flip-flop, 48a to 48c are gate sections, 4-wire flip-flops, and the father is a digital multiplier.

以上の第3図、第4図、及び第5図の如く構成された画
像読取装置について、以下その動作を説明する。
The operation of the image reading apparatus configured as shown in FIGS. 3, 4, and 5 will be described below.

まず、第3図において、マイクロプロセッサ−(図示せ
ず)より白基準開始信号1oが入力されると、フリップ
フロップ12.13がセントされ、走査開始トリガー信
号15aが″H″状態になる。
First, in FIG. 3, when a white reference start signal 1o is input from a microprocessor (not shown), the flip-flops 12 and 13 are turned on, and the scan start trigger signal 15a becomes "H" state.

このとき、カウンター15は所定の主走査方向の周期を
計数し、それを終了するとフリップフロップ12がリセ
ットされ、走査開始トリガー信号16aも″L″状態に
なる。この走査開始トリガー信号16aは、第4図のゲ
ート部27と乗算型D/A変換器21の利得を可変する
ための係数を記憶するROM24に接続されているため
、”H“状態の時にROM24の出力データを示すレベ
ル36が、16進表示でXaOである様に設定しそおく
となる。この時、増幅器22の利得を2倍になる様に設
定しておくとA/D 変換器23への入力アナログ画信
号29のレベルは入力アナログ信号20のレベルに等し
くなる。
At this time, the counter 15 counts a predetermined cycle in the main scanning direction, and when it ends, the flip-flop 12 is reset and the scan start trigger signal 16a also becomes "L" state. Since this scan start trigger signal 16a is connected to the gate section 27 in FIG. 4 and the ROM 24 that stores coefficients for varying the gain of the multiplier type D/A converter 21, when it is in the "H" state, the ROM 24 The level 36 indicating the output data of is set to be XaO in hexadecimal notation. At this time, if the gain of the amplifier 22 is set to double, the level of the input analog image signal 29 to the A/D converter 23 becomes equal to the level of the input analog signal 20.

ところで、この時、ラッチ26の入力デジタル画信号3
0と以前に取り込まれたデジタル画信号35をコンパレ
ータ28で比較する事により入力デジタル画信号30の
方が大きい出力レベルの際には比較信号33が出力され
、ゲート27を介して、7リツプヲロツプ2θに加わる
。一方A/D 変換用のサンプリング出力32は常にフ
リップ70ツブ26のクロック入力に加わっているので
、前述の比較信号33があるときのみ、ラッチ25の入
力デジタル画信号30を更新し、記憶する。この様にし
て、ラッチ25において、A/D 変換器23よりの白
基準値はその最大値が保持される様に動作する。この時
、入力アナログ画信号29のレベルはA/D変換器23
の基準電圧以下に調整しておくことは言うまでもない。
By the way, at this time, the input digital image signal 3 of the latch 26
By comparing the input digital image signal 30 with the previously captured digital image signal 35 in the comparator 28, a comparison signal 33 is output when the input digital image signal 30 has a higher output level, and via the gate 27, the 7 ripple drop 2θ join. On the other hand, since the sampling output 32 for A/D conversion is always applied to the clock input of the flip 70 knob 26, the input digital image signal 30 of the latch 25 is updated and stored only when the comparison signal 33 mentioned above is present. In this way, the latch 25 operates so that the white reference value from the A/D converter 23 is held at its maximum value. At this time, the level of the input analog image signal 29 is
It goes without saying that the voltage must be adjusted to below the reference voltage of the voltage.

一方、白基準値のレベルが設定され、走査開始トリガー
信号15aがL状態になると、フリップフロップ14が
セットされ、走査開始トリガー信号16aが″H″状態
になる。このときも同様に、カウンター16は所定の主
走査方向の周期を計数し、それを終ると7リツプ70ツ
ブ14がリセットされ、走査開始トリガー信号16aも
″L″状態になる。この走査開始トリガー信号16aが
″H″状態になると、走査開始トリガー信号15aはL
状態であるから、ROM24はラッチ25からのデジタ
ル画信号35の最大値に応じた利得制御の係数値を出力
する様になる。即ち、ラッチ25のデジタル画信号のレ
ベルを”A I+で表わし、このときのROM24の係
数値を”B“とじてその出力レベル36を次式で制御さ
れる様に係数値をA−B=一定 設定にしておけば、白基準時において、入力アナログレ
ベル20の値が不足しても、乗算型D/A変換器21の
利得は、前記ラッチ26よりの最大値出力に応じたRO
M24の係数値出力36により制御されるため、A/D
 変換器23の入力アナログレベル29は、常にA/D
 変換器23の基準電圧迄の振幅に調整される。
On the other hand, when the level of the white reference value is set and the scan start trigger signal 15a goes to the L state, the flip-flop 14 is set and the scan start trigger signal 16a goes to the "H" state. At this time as well, the counter 16 counts a predetermined period in the main scanning direction, and when it ends, the 7-rip 70-tub 14 is reset and the scan start trigger signal 16a also goes to the "L" state. When this scan start trigger signal 16a becomes "H" state, the scan start trigger signal 15a goes low.
In this state, the ROM 24 comes to output a gain control coefficient value corresponding to the maximum value of the digital image signal 35 from the latch 25. That is, the level of the digital image signal of the latch 25 is expressed as "A I+", the coefficient value of the ROM 24 at this time is set as "B", and the coefficient value is A-B= so that the output level 36 is controlled by the following formula. If the settings are set constant, even if the value of the input analog level 20 is insufficient during the white reference period, the gain of the multiplier type D/A converter 21 will be RO according to the maximum value output from the latch 26.
Since it is controlled by the coefficient value output 36 of M24, the A/D
The input analog level 29 of the converter 23 is always the A/D
The amplitude is adjusted to the reference voltage of the converter 23.

例えば、走査開始トリガー信号15aがH“状態の時、
ラッチ25の最大値出力が16進表示で“KO”に記憶
されると、走査開始トリガー信号16aがH状態ではR
OM24により16進表示で91“が36に出力される
ため、乗算型D/A変換器21の利得は= 1.13倍
される。
For example, when the scan start trigger signal 15a is in the H" state,
When the maximum value output of the latch 25 is stored as "KO" in hexadecimal notation, when the scan start trigger signal 16a is in the H state, it is R
Since 91" is output to 36 in hexadecimal notation by OM 24, the gain of multiplication type D/A converter 21 is multiplied by 1.13.

従って、入力アナログ画信号2oのA/D 変換器入力
レベルは、同A/D 変換器23の基準電圧値迄の振幅
に増幅されることになる。
Therefore, the A/D converter input level of the input analog image signal 2o is amplified to an amplitude up to the reference voltage value of the A/D converter 23.

これによシ、光源の光強度が低下しても、乗算型D/A
変換器21でその低下分を自動補正する事になり、適正
な白基準値の読取が行なえる事になる0 更に、走査開始トリガー信号16aが″H状態の時は、
白基準メモリ41に、白基準値を記憶させるが、このと
きの動作を、第6図、第6図を参照して説明する。
As a result, even if the light intensity of the light source decreases, the multiplication type D/A
The converter 21 automatically corrects the decrease, making it possible to read the appropriate white reference value.Furthermore, when the scan start trigger signal 16a is in the "H" state,
The white reference value is stored in the white reference memory 41, and the operation at this time will be explained with reference to FIGS.

まず、1回目の白基準読取走査で、A/D 変換器23
のデジタル画信号30は、ラッチ42、バッファ43を
経て、白基準メモリ41に記憶される。
First, in the first white reference reading scan, the A/D converter 23
The digital image signal 30 is stored in a white reference memory 41 via a latch 42 and a buffer 43.

このとき、サンプリング出力クロノク32と同期したク
ロックパルス54で、カウンター40を計数し、その出
力により、白基準メモリ41のアドレス指定を行う。
At this time, a counter 40 counts using a clock pulse 54 synchronized with the sampling output clock 32, and the address of the white reference memory 41 is specified based on its output.

次に、2回目の白基準読取では、読取りロック53と、
これに同期したラッチクロック62により、A/D 変
換後のデジタル画信号3oとラッチ42を経て、コンパ
レータ46の入力デジタル信号56を作る。一方、クロ
ックパルス64によりアドレス指定された白基準メモリ
41の内容はランチ44を介してコンパレータ46の他
方のデジタル信号67として読出されている。
Next, in the second white reference reading, the reading lock 53,
Using the latch clock 62 synchronized with this, the digital image signal 3o after A/D conversion passes through the latch 42, and an input digital signal 56 to the comparator 46 is generated. On the other hand, the contents of the white reference memory 41 addressed by the clock pulse 64 are read out via the lunch 44 as the other digital signal 67 of the comparator 46 .

このとき、ラッチクロック52より少し位相の遅れた比
較クロック48の入力により、前述のデータを比較し、
入力デジタル信号66が大きい場合は、比較出力58が
立ち、これにより白基準メモリ書き込み状態4了を与え
る様に動作する。
At this time, the aforementioned data is compared by inputting the comparison clock 48 whose phase is slightly delayed from the latch clock 52,
If the input digital signal 66 is large, the comparison output 58 will rise, thereby operating to provide the white reference memory write state 4 completed.

これによシ、バッファ43は開かれるので、白基準メモ
リ41には、白基準信号の最大値が走査同期毎に更新さ
れ、書き替えられて行く。
As a result, the buffer 43 is opened, and the maximum value of the white reference signal is updated and rewritten in the white reference memory 41 every scan synchronization.

制御信号66は2回目以降の走査に対し、白基準メモリ
41の書き込みを制御するクロックで、この信号が″H
″状態のときのみ、前述の書込み信号47により白基準
メモリ41の書込みが動作する。
The control signal 66 is a clock that controls writing to the white reference memory 41 for the second and subsequent scans, and this signal is set to "H".
Only in this state, writing to the white reference memory 41 is performed by the write signal 47 described above.

前述の如く、この白基準メモリ41への書込み動作は、
走査トリガー信号16aが″H″状態の時桁なわれ、″
L″状態になると白基準メモリ41への書込みは禁止さ
れ、通常の画信号読取り状態になる。従って、白基準メ
モリ41として、白基準値の最大値を数回の走査により
書込む事により、通常、原稿の読取時における画信号の
シューデング補正が高精度に行なわれる事になる。
As mentioned above, the writing operation to the white reference memory 41 is as follows:
When the scanning trigger signal 16a is in the "H" state, the signal is activated.
When the state is set to L'', writing to the white reference memory 41 is prohibited and the image signal reading state becomes normal. Therefore, by writing the maximum value of the white reference value as the white reference memory 41 by scanning several times, Normally, the schudeng correction of the image signal is performed with high precision when reading a document.

このシューデング補正は、従来と同様に、白基準メモリ
41からの信号レベルを読取り、この白基準値に対する
逆係数感度値をあらかじめテーブル化したROM 45
の内容と原稿面の読取りにより得られたデジタル画信号
を乗算回路5oにより行なう事により、均一なデジタル
画信号を得ることができる。
As in the conventional case, this Schuden correction is performed by reading the signal level from the white reference memory 41 and using the ROM 45 in which the inverse coefficient sensitivity values for the white reference value are previously tabulated.
A uniform digital image signal can be obtained by multiplying the digital image signal obtained by reading the content and the surface of the document using the multiplication circuit 5o.

発明の効果 シューデング補正を行うための白基準面を一定時間複数
ラインの走査によりその最大値を保持し、引き続いて行
なう前記白基準面の複数回の走査読取り対しては、その
最大値出力により入力アナログ信号の増幅率を変える事
によって得られた白基準面走査の最大値出力を記憶し、
原稿面の画信号読取時に前照記憶内容の白基準値を読み
出して補正する事により、塵や汚れ等の影響を受けなく
、かつ光源の光強度が低下しても、適正なシューデング
補正が得られ、その効果は大きい。
Effects of the Invention The maximum value of the white reference plane for performing Schuden correction is held by scanning multiple lines for a certain period of time, and the maximum value output is used as input for the subsequent scanning and reading of the white reference plane several times. The maximum value output of white reference plane scanning obtained by changing the amplification factor of the analog signal is memorized,
By reading out and correcting the white reference value of the forelight memory contents when reading the image signal on the document surface, it is not affected by dust or dirt, and even if the light intensity of the light source decreases, appropriate shoden correction can be achieved. The effect is great.

【図面の簡単な説明】 第1図は従来の画像読取装置のブロック結線図、第2図
は本発明の一実施例における画像読取装置のブロック結
線図、第3図は第2図における走査カウンタータイミン
グ発生部のブロック結線図、第4図は第2図における増
幅・A/D変換部のブロック結線図、第5図は第2図に
おける乗算部のブロック結線図、第6図は第6図におけ
る要部のタイミングチャートである。 1・・・・・・原稿、5・・・・・・レンズ系、6・・
・・・・固体撮像素子、7a・・・・・・増幅・A/D
 変換部、7b・・・・・・可変増幅部、7C・・・・
・・A/D変換部、7d・・・・・・最大値検出部、8
a・・・・・・補正部、8b・・・・・・白基準メモリ
制御部、8C・・・・・・ROM、8d・:・・・・乗
算器、9a・・・・・・走査カウンタータイミング発生
器。
[Brief Description of the Drawings] Fig. 1 is a block wiring diagram of a conventional image reading device, Fig. 2 is a block wiring diagram of an image reading device according to an embodiment of the present invention, and Fig. 3 is a scanning counter in Fig. 2. 4 is a block wiring diagram of the timing generation section, FIG. 4 is a block wiring diagram of the amplification/A/D conversion section in FIG. 2, FIG. 5 is a block wiring diagram of the multiplication section in FIG. 2, and FIG. 6 is a block wiring diagram of the multiplication section in FIG. 2 is a timing chart of the main parts of . 1... Original, 5... Lens system, 6...
...Solid-state image sensor, 7a...Amplification/A/D
Conversion section, 7b...Variable amplification section, 7C...
...A/D conversion section, 7d... Maximum value detection section, 8
a: Correction unit, 8b: White reference memory control unit, 8C: ROM, 8d: Multiplier, 9a: Scanning counter timing generator.

Claims (1)

【特許請求の範囲】[Claims] 原稿の画像情報を読み取るとともに、第1、第2の走査
期間内に前記原稿の近傍に設けられた白基準面の白基準
情報を読み取る読取手段と、前記読取手段が読み取った
読取情報を可変増幅する増幅手段と、前記第1の走査期
間内に前記読取手段が読み取った白基準情報の最大値を
求めるとともに、その白基準情報の最大値に応じて前記
増幅手段の増幅率を前記第1の走査期間以外で制御する
増幅率制御手段と、前記第2の走査期間内に前記増幅手
段から送出されてくる前記白基準情報の各画素毎の最大
値を求めるとともに、その最大値に応じて前記読取手段
が読み取った前記原稿の画像情報を補正する補正手段と
を具備する画像読取装置。
a reading means for reading image information of a document and reading white reference information on a white reference surface provided near the document during first and second scanning periods; and a variable amplification of the read information read by the reading means. and determining the maximum value of the white reference information read by the reading means within the first scanning period, and adjusting the amplification factor of the amplifying means according to the maximum value of the white reference information. an amplification factor control means for controlling outside the scanning period, and determining the maximum value for each pixel of the white reference information sent from the amplification means within the second scanning period, and determining the maximum value of the white reference information for each pixel according to the maximum value. An image reading device comprising: a correction means for correcting image information of the document read by the reading means.
JP59241102A 1984-11-15 1984-11-15 Picture reader Pending JPS61120579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59241102A JPS61120579A (en) 1984-11-15 1984-11-15 Picture reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59241102A JPS61120579A (en) 1984-11-15 1984-11-15 Picture reader

Publications (1)

Publication Number Publication Date
JPS61120579A true JPS61120579A (en) 1986-06-07

Family

ID=17069312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59241102A Pending JPS61120579A (en) 1984-11-15 1984-11-15 Picture reader

Country Status (1)

Country Link
JP (1) JPS61120579A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639279A (en) * 1986-06-30 1988-01-14 Ricoh Co Ltd Shading correction system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639279A (en) * 1986-06-30 1988-01-14 Ricoh Co Ltd Shading correction system

Similar Documents

Publication Publication Date Title
EP0150329B1 (en) Video data signal digitization and correction system
JPS6153868A (en) Calibration in picture scan signal processing
JPH0219672B2 (en)
GB2192114A (en) Method of processing image signal
KR100193795B1 (en) Shading Correction Circuit and Method
JPS61120579A (en) Picture reader
JPS60246176A (en) Picture reader
JP2804568B2 (en) Image reading device
JPS61123361A (en) Image read device
JPH03201774A (en) Multi-value picture input device
JPS60180377A (en) Picture signal correcting method in picture input device
JP2808814B2 (en) Defective pixel position detection device
JPH1141424A (en) Image reader
JPH0270170A (en) Original reader
JP2618923B2 (en) Document reading device
JP3250253B2 (en) Reading sensor sensitivity correction method
JPH01185075A (en) Picture processing circuit
JPH0453356A (en) Picture reader
JPS6214576A (en) Picture information detecting and reading method
JPS6243265A (en) Shading correcting circuit
JPH03109870A (en) Original reader
JPH10327322A (en) Picture reader
KR960009795B1 (en) Shading compensation circuit and method
JP2505906B2 (en) Document reader
JPH01177278A (en) Picture reader