JPS61120289U - - Google Patents

Description

【図面の簡単な説明】

第１図は本発明に係る自励振形スイツチングレ
ギユレータの一実施例を示す回路図、第２図は従
来例の回路図、第３図ａ〜ｂは第２図に示す各部
の電圧または電流の波形図、第４図ｂ，ｂ′，ｃ
，ｄ，ｅ，ｇ，ｈは第１図に示す各部の電圧また
は電流の波形図である。 １…バイアス回路、２…第１の制御回路、３…
第２の制御回路、Ｑ_１′…ＦＥＴ、Ｑ_２，Ｑ_３…
制御用トランジスタ、Ｒ_１…起動抵抗、Ｒ_２，Ｒ
_３′，Ｒ_５，Ｒ_６，Ｒ_７…抵抗、Ｃ_１′，Ｃ_３．
Ｃ_４…コンデンサ、Ｄ_１，Ｄ_３，Ｄ_５…整流ダイ
オード、Ｔ_１…コンバータトランス、Ｎ_１…１次
巻線、Ｎ_２…２次巻線、Ｎ_３…リバース巻線、Ｎ
_４…バイアス巻線、Ｌ_１…チヨークコイル、Ｄ_６
…帰還用ダイオード、Ｒｌ…負荷。

補正 昭６０．５．２１ 図面の簡単な説明を次のように補正する。 明細書の第１５頁第１５行目から第１７行目「
第４図ｂ，ｂ′……である。」とあるを「第４図
は第１図に示す各部の電圧または電流の波形図で
あつて、ａは制御用トランジスタＱ_２のベース電
圧ＶＢＥの波形図、ｂは制御用トランジスタＱ_３
のベース電圧ＶＢＥの波形図、ｃはＦＥＴＱ_１′
のゲート電圧ＶＧＳまたは制御用トランジスタＱ
_２，Ｑ_３のコレクタ電圧ＶＣＥの波形図、ｄはＦ
ＥＴＱ_１′のドレイン電圧ＶＤＳの波形図、ｅは
ＦＥＴＱ_１′のドレイン電流ＩＤの波形図、ｆは
整流ダイオードＤ_５のＩＤ_５の波形図、ｇはＩＬ
_１の波形図である。」と補正する。

Claims (1)

【実用新案登録請求の範囲】
1. コンバータトランスに同一極性になるように１
   次巻線と２次巻線を巻回すると共に、互いに反対
   極性になるようにバイアス巻線と補助巻線を巻回
   して、このコンバータトランスのバイアス巻線に
   誘起されるバイアス電圧によりＯＮ，ＯＦＦする
   スイツチング素子であるトランジスタを、前記コ
   ンバータトランスの１次巻線に直列に接続し、コ
   ンバータトランスの１次巻線に印加される直流電
   圧をスイツチ制御する自励振形スイツチングレギ
   ユレータにおいて、スイツチング素子として電界
   効果トランジスタを１次巻線に接続したコンバー
   タトランスによりバイアス巻線から前記電界効果
   トランジスタのゲートを高速に正または負バイア
   スするバイアス回路と、前記電界効果トランジス
   タからの一定のドレイン電流を検出してこの検出
   により電界効果トランジスタを瞬時にＯＦＦする
   第１の制御回路と、この第１の制御回路により電
   界効果トランジスタがＯＦＦしたことを検出する
   と共に、このＯＦＦ時間を維持する第２の制御回
   路とを具備したことを特徴とする自励振形スイツ
   チングレギユレータ。