JPS6111548B2 - - Google Patents

Info

Publication number
JPS6111548B2
JPS6111548B2 JP54146604A JP14660479A JPS6111548B2 JP S6111548 B2 JPS6111548 B2 JP S6111548B2 JP 54146604 A JP54146604 A JP 54146604A JP 14660479 A JP14660479 A JP 14660479A JP S6111548 B2 JPS6111548 B2 JP S6111548B2
Authority
JP
Japan
Prior art keywords
signal
cosine
wave
thyristor
cosine wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54146604A
Other languages
Japanese (ja)
Other versions
JPS5568885A (en
Inventor
Uirubaato Wagenaa Hooru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPS5568885A publication Critical patent/JPS5568885A/en
Publication of JPS6111548B2 publication Critical patent/JPS6111548B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Control Of Eletrric Generators (AREA)

Description

【発明の詳細な説明】 この発明は、静止電力コンバータにおけるサイ
リスタ・ゲートパルスを発生するための基準余弦
波導出装置に関する。余弦波交叉タイミング原理
は静止電力コンバータの技術分野においては一般
に知られている。例えば、1976年、ジヨン・ウイ
リイ(John Wiley)版、ギユギイ(Gyugyi)及
びペリー(Pelly)共著の“静止電力周波数の変
更(Static Power Frequency Changes)”、第
279−298頁を参照していたヾきたい。時間基準と
して余弦波を使用することの既に知られている利
点は、余弦電圧とサイリスタ・ブリツジの出力電
圧との間に直接関数をもたらすことである。電源
から受けた基準正弦波を変形して余弦波を発生
し、その余弦波を可変直流制御電圧と比較してサ
イリスタ導電角を決定することも知られている。
入力された正弦波を特別の方法で取扱う従来技術
にはいくつかの問題があつた。従つて、米国特許
第3983494号においては、正弦波から余弦波への
変換を行なつて、これを周波数に不感にすること
が目的とされた。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a reference cosine wave derivation device for generating thyristor gate pulses in a static power converter. The cosine cross timing principle is generally known in the static power converter art. For example, in 1976, “Static Power Frequency Changes” by Gyugyi and Pelly, edited by John Wiley, Vol.
I would like to refer to pages 279-298. A known advantage of using a cosine wave as a time reference is that it provides a direct function between the cosine voltage and the output voltage of the thyristor bridge. It is also known to transform a reference sine wave received from a power supply to generate a cosine wave, and to compare the cosine wave with a variable DC control voltage to determine the thyristor conduction angle.
Prior art techniques that handle input sine waves in special ways have had several problems. Therefore, in US Pat. No. 3,983,494, the aim was to convert a sine wave into a cosine wave to make it frequency insensitive.

この発明の目的は、共通位相の電源正弦波か
ら、連続する位相線路と順次組合わされた一連の
余弦波を次々に発生し、各余弦波がサイリスタの
点弧の順序に所要の移相を有し、点弧が単一かつ
共通の比較器の下で行なわれるようにすることで
ある。
It is an object of the present invention to generate from a common phase power supply sine wave a series of cosine waves, one after the other, which are combined in sequence with successive phase lines, each cosine wave having a required phase shift in the sequence of firing of the thyristors. and that the ignition takes place under a single and common comparator.

この発明の一実施例によれば、単一の電源周波
数同期信号が複数の余弦波交叉型ゲート角基準波
を導出するために利用され、その各々が数箇のサ
イリスタと順に組合わされた電力トランスのよう
な装置によりもたらされる移相を補償する附加的
な移相を有している。共通の可変電圧制御信号及
び比較器が、サイリスタ・マルチプレクサ及び駆
動回路に各種のゲート信号を印加するために用い
られる。点弧論理回路により制御される複数のス
イツチが、発生されるべき複数の余弦基準波間の
選択の順序を定める。
According to one embodiment of the invention, a single line frequency synchronization signal is utilized to derive a plurality of cosine-crossed gate angle reference waves, each of which is coupled to a power transformer in turn associated with several thyristors. It has an additional phase shift to compensate for the phase shift provided by devices such as. A common variable voltage control signal and comparators are used to apply various gating signals to the thyristor multiplexer and drive circuits. A plurality of switches controlled by firing logic sequence the selection between the plurality of cosine reference waves to be generated.

以下、図面を参照しつゝ実施例によりこの発明
を詳述する。
Hereinafter, the present invention will be explained in detail by way of examples with reference to the drawings.

6サイリスタ電力コンバータにおけるゲート角
αを制御する一つの常套的方法は、60゜づつ等間
隔に離れた6つの独立した余弦波電圧を発生さし
そして各余弦波電圧を1つの基準電圧と比較する
ことである。各余弦波電圧が順に基準電圧と等し
くなるとき、特定の余弦波と組合されているサイ
リスタが点弧される。6つのサイリスタは通常、
常套的な3相整流ブリツジ内にありそしてそのブ
リツジからの平均電圧はゲート角αを変えること
により変化させられる。これは基準電圧を変える
ことにより行なわれる。そのような従来技術の構
成が第1図に示されている。典型的には6サイリ
スタ・ブリツジよりなる静止電力コンバータ1は
電力トランスTより交流電力が供給される。サイ
リスタは、比較器4が決定する導電角で順にサイ
リスタを点弧させるゲートパルス発生器
(GPG)3により線路2を介してゲートされる。
従来技術に示されるように、余弦波交叉パルスタ
イミング法は、直流の基準電圧vcを参照して点
弧角を決定するために用いられる。この点に関し
ては、1971年にジヨン・ウイリイ親子(John
Wiley & Sons)社から発行されたビー・アー
ル・ペリイ(B.R.Pelly)著の“サイリスタ位相
制御式コンバータおよびサイクロコンバータ
(Thyristor Phase−Controlled Converters and
Cylcoconverters)”の第229−240頁を参照された
い。余弦波は、三角結線された一次巻線と6つの
巻線が等しく配分された二次巻線とを有する補助
トランスT1から導出される。二次巻線は互に
π/3離れた6つの基準正弦波を各線路7に発生
し、各正弦波は比較器4に対し意図された余弦時
間波を発生する対応した波変換器(wave
converter)8に印加される。従つて、このよう
な構成においては6つのサイリスタを点弧するの
に6つの波変換器及び6つの比較器が必要とな
る。ゲート信号GATE1〜GATE6はこのように
して導出されそしてゲートパルス発生器3に次々
に印加される。
One conventional method to control the gate angle α in a six-thyristor power converter is to generate six independent cosine voltages equally spaced by 60° and compare each cosine voltage to a reference voltage. That's true. When each cosine wave voltage in turn equals the reference voltage, the thyristor associated with the particular cosine wave is fired. The six thyristors are typically
It is in a conventional three-phase rectifying bridge and the average voltage from the bridge is varied by varying the gate angle α. This is done by changing the reference voltage. Such a prior art configuration is shown in FIG. A static power converter 1, typically consisting of a six thyristor bridge, is supplied with alternating current power from a power transformer T. The thyristors are gated via line 2 by a gate pulse generator (GPG) 3 which fires the thyristors in turn at a conduction angle determined by a comparator 4.
As shown in the prior art, a cosine crossed pulse timing method is used to determine the firing angle with reference to a DC reference voltage v c . In this regard, in 1971 John Willy
“Thyristor Phase-Controlled Converters and Cycloconverters” by B R Pelly, published by Wiley & Sons.
The cosine wave is derived from an auxiliary transformer T1 having a triangularly connected primary winding and a secondary winding with six windings equally distributed. The secondary winding generates six reference sine waves on each line 7, spaced π/3 apart from each other, each sine wave being connected to a corresponding wave converter ( wave
converter) 8. Thus, in such a configuration six wave converters and six comparators are required to fire six thyristors. The gate signals GATE1 to GATE6 are thus derived and applied to the gate pulse generator 3 one after another.

米国特許第4017744号には、6つの時間波を個
別に発生する代りに、傾斜関数すなわち直線時間
関数によりデイジタル技術を利用して各々がゲー
トパルス発生器の論理により予じめ規定される適
正な位相をもつた複数の時間基準を単一の波発生
器から直接選択する方法が示されている。
U.S. Pat. No. 4,017,744 uses digital technology to generate six time waves by means of a ramp or linear time function, each of which has a proper waveform predetermined by the logic of the gate pulse generator. A method for selecting multiple time references with phase directly from a single wave generator is shown.

この発明によれば、第2図に示すように、単一
の波変換器8が、補助トランスT′からの正弦波
を余弦波に変換するために用いられる。1本の出
力線路9における余弦波が線路12における基準
電圧Vcと共に単一の比較器4に印加され、比較
器4の閾値を越えた瞬間にゲートパルス発生器3
用のゲート信号を線路13に発生する。波変換器
8は線路10によりゲートパルス発生器3の論理
に従つて制御される。その結果、波変換器8は、
補助トランスT′から線路11により入力される
正弦波を参照して幾つかの固有の余弦波のうちの
1つを瞬時的に形成する。
According to the invention, as shown in FIG. 2, a single wave converter 8 is used to convert the sine wave from the auxiliary transformer T' into a cosine wave. The cosine wave on one output line 9 is applied to a single comparator 4 together with the reference voltage V c on line 12, and at the moment the threshold of comparator 4 is exceeded, the gate pulse generator 3
A gate signal for this purpose is generated on line 13. Wave converter 8 is controlled by line 10 according to the logic of gate pulse generator 3. As a result, the wave converter 8 is
One of several unique cosine waves is instantaneously formed with reference to the sine wave input from the auxiliary transformer T' via the line 11.

第3図を参照すると、6つの各サイリスタと組
合された6つの余弦波が基準電圧Vcとの関係で
示されている。各導電期間が、曲線上に実線で示
されかつ順に点弧されるべき“次”のサイリスタ
の転流の瞬間における関係により示されている。
次々に発生する余弦波は下記のように表わされ
る: Vcos(2πfLt+φ);Vcos(2πfLt+
φ)……… Vcos(2πfLt+φ) 但し、φ=φ+π/3……… これらの6つの余弦波は、通常個別に発生さ
れ、即ち、多くの場合3相一次巻線と6つの余弦
波を発生するための6つの巻線を有する二次巻線
とをもつたトランジスタから発生される。このよ
うな方法は、6つの整合フイルタ、6つの比較器
及び複雑なトランスを必要とする。この発明によ
れば、6つの余弦波のすべてを発生するのに、
たゞ1つの単相正弦同期信号が要るだけである。
この方法では秀れたフイルタ作用がそれ自体に固
有のものとして備つている。
Referring to FIG. 3, six cosine waves associated with each of the six thyristors are shown in relation to a reference voltage Vc . Each conduction period is indicated by a solid line on the curve and is indicated by its relationship at the instant of commutation of the "next" thyristor to be fired in turn.
The cosine waves that occur one after another are expressed as follows: Vcos (2πf L t+φ 1 ); Vcos (2πf L t+
φ 2 )...... Vcos (2πf L t+φ 6 ) where φ 2 = φ 1 + π/3... These six cosine waves are usually generated individually, i.e. often in a three-phase primary winding. and a secondary winding having six windings for generating six cosine waves. Such a method requires six matched filters, six comparators and a complex transformer. According to this invention, in order to generate all six cosine waves,
Only one single phase sinusoidal synchronization signal is required.
This method inherently has excellent filtering properties.

第4図を参照すると、第1組、第2組の2組の
スイツチS1−S6,S′1−S′6は、それぞれ積分器2
2から線路25への出力積分器24から線路26
への出力を第1組のスイツチ用の異なる利得L1
−L6の複数個の増幅器、第2組のスイツチ用の
異なる利得K1−K6の複数個の増幅器へ多重印加
する。そして利得と対応する組のスイツチとの間
に1:1の関係をもたせる。各組のすべての並列
の線路は1つの接続点を有し、それは(L1
L6)に対しJ1であり(K1−K6)に対してはJ2であ
る。2組のスイツチは並列に動作させられ、J1
ら線路27への出力とJ2から線路28への出力と
は加算器29で加算されて所望の余弦波信号を線
路9上に発生する。この余弦波信号は比較器4と
して用いられる演算増幅器の非反転入力端子に印
加される。比較器4はその反転入力端子に印加さ
れる、線路12上の基準電圧vcにより規定され
る閾値を有している。線路13上のゲート信号は
ゲートパルス発生器3に入力される。ゲートパル
ス発生器3は、周知のように、サイリスタの順序
を決定するリングカウンタ及びサイリスタを駆動
するパルス形成回路を有している。6つのゲート
パルスGP1−GP6は線路2により各サイリスタに
印加される。2組のスイツチS1−S6及びS′1−S′6
は、ゲートパルス発生器3内でサイリスタ点弧の
ための論理に従つて、第1組は線路10から線路
17より、第2組は線路10から線路18より制
御される。
Referring to FIG. 4, two sets of switches S 1 -S 6 and S' 1 -S' 6 , the first set and the second set, are connected to the integrator 2, respectively.
2 to line 25 output integrator 24 to line 26
The outputs to the first set of switches have different gains L 1
-L 6 to multiple amplifiers with different gains K 1 -K 6 for the second set of switches. A 1:1 relationship is established between the gain and the corresponding set of switches. All parallel lines of each set have one connection point, which is (L 1
J 1 for L 6 ) and J 2 for (K 1 −K 6 ). The two sets of switches are operated in parallel, and the output from J 1 to line 27 and the output from J 2 to line 28 are summed in adder 29 to produce the desired cosine wave signal on line 9. This cosine wave signal is applied to a non-inverting input terminal of an operational amplifier used as a comparator 4. Comparator 4 has a threshold defined by the reference voltage v c on line 12 applied to its inverting input terminal. The gate signal on line 13 is input to gate pulse generator 3. As is well known, the gate pulse generator 3 includes a ring counter that determines the order of the thyristors and a pulse forming circuit that drives the thyristors. Six gate pulses GP 1 -GP 6 are applied by line 2 to each thyristor. Two sets of switches S 1 −S 6 and S′ 1 −S′ 6
The first set is controlled by lines 10 to 17 and the second set by lines 10 to 18 according to the logic for thyristor firing in gate pulse generator 3.

簡単な三角法によりcos(ωt+φ)=cosω
tcosφ−sinωtsinφの関係が成立つ。この等式よ
り、加算器29が各積分器22及び24より導出
される2つの三角関数を下記のように加算するこ
とがわかる。すなわち、線路11上のAsin2πf
Ltは、積分器22の積分により90゜移相されて
−AIAcos2πfLtとなる。積分器24はこの関
数をもう一度90゜移相して−AI 2Asin2πfLtに
変換する。このようにして、線路25及び26上
に、2つの関数cosωt及び−sinωtが導出され
るが、特定の位相φの関数であるcosφ及びsinφ
の係数を決定することが残されている。各利得
L1−L6及びK1−K6は1対1の関係になつてい
て、線路25及び26上の信号と組合される6対
の係数を発生する。
By simple trigonometry, cos(ωt+φ)=cosω
The relationship tcosφ−sinωtsinφ holds true. From this equation, it can be seen that the adder 29 adds the two trigonometric functions derived from each integrator 22 and 24 as follows. That is, Asin2πf on line 11
L t is phase-shifted by 90° by the integration of the integrator 22 and becomes -A I Acos2πf L t. The integrator 24 once again shifts the phase of this function by 90 degrees and converts it into -A I 2 Asin2πf L t. In this way, two functions cos ωt and -sin ωt are derived on the lines 25 and 26, cos φ and sin φ, which are functions of a particular phase φ.
It remains to determine the coefficients of . each gain
L 1 -L 6 and K 1 -K 6 are in a one-to-one relationship to produce six pairs of coefficients that are combined with the signals on lines 25 and 26.

スイツチS1−S6,S′1−S′6は線路17及び18
より順次制御されて、L1,K1:L2,L2………又
はL6,K6の各対において“次の”サイリスタと
の正確な相関々係になるように所要の共通の移相
がおこなわれる。
Switches S 1 -S 6 , S' 1 -S' 6 connect lines 17 and 18
The required common thyristors are more sequentially controlled so that in each pair L 1 , K 1 :L 2 , L 2 . . . A phase shift takes place.

ある与えられた時刻において、関連するサイリ
スタの対に対して線路11での電力の正確な瞬時
値がわかれば、第3図の曲線の1つに対応する信
号が比較器4に印加される。従つてt0から曲線が
cを横切る時刻t1までは曲線に従うことにな
り、t1で線路13によりサイリスタ1THが点弧さ
れる。t1からt2までは線路9上で曲線に従つて
変化し、時刻t2において、サイリスタ2THが線路
13のゲート信号に応答して点弧される。以下同
様の動作が続く。vcはREFminからREFmaxま
で変化しゲート角αをゼロからπまでの範囲で変
化させる。
If, at a given time, the exact instantaneous value of the power on the line 11 is known for the associated pair of thyristors, a signal corresponding to one of the curves of FIG. 3 is applied to the comparator 4. Therefore, the curve is followed from t 0 to time t 1 when the curve crosses v c , and at t 1 the thyristor 1TH is fired by the line 13. The period from t 1 to t 2 changes according to a curve on the line 9, and at time t 2 the thyristor 2TH is fired in response to the gate signal on the line 13. The same operation continues below. v c changes from REFmin to REFmax and changes the gate angle α in the range from zero to π.

第4図に示すように、線路11上で受けられる
同期(SYNC)信号は、サイリスタ・ブリツジに
電力を供給する3相交流電源と同じ周波数の正弦
波すなわちAsin2πfLtである。但しfLは電源
周波数である。この信号は、SYNC信号を正確に
ほゞ0゜移相させると共に誤つてゲートを生じさ
せるおそれのある高い周波数の電圧スパイク及び
ノツチを波する第1の積分器22に入力され
る。この積分器22の出力は線路23を介して
SYNC信号を更に90゜移相させる第2の積分器2
4に供給される。一対のスイツチが閉成されて、
利得Kn及びLnをそれぞれ導入する。信号(−
A・Al2・Kn)sin2πfLt及び(A・AI・Ln)
cos2πfLtが得られ加算されて一つの実質的な
余弦波Vcos(2πfLt+φn)が得られ、これ
が基準電圧vcと比較されて次のサイリスタが点
弧されるべき時を決定する。比較器4は等しいこ
と検知したときゲート作用が開始される。次のス
イツチ対が閉成され先のスイツチ対が開放される
と、それによつて新しい余弦波Vcos(2πft
φn+1)=Vcos(2πfL+φn+π/3)が比較
器4に送られ、次のサイリスタが点弧されるべき
時を決定する。正弦及び余弦の値は電圧として説
明して来たが、すべての正弦、余弦及び係数の値
が一つの処理器で取われる2進数となるように
SYNC信号がたゞちにそして継続的に2進数に変
換されることもまた考えられる。従つてすべての
加算、乗算及び論理もまたその処理器で取扱われ
る。
As shown in FIG. 4, the synchronization (SYNC) signal received on line 11 is a sine wave, Asin2πf L t, at the same frequency as the three-phase AC power supply that powers the thyristor bridge. However, f L is the power supply frequency. This signal is input to a first integrator 22 which precisely phase shifts the SYNC signal by approximately 0 degrees and waves high frequency voltage spikes and notches that may cause false gating. The output of this integrator 22 is transmitted via a line 23.
A second integrator 2 that further phase-shifts the SYNC signal by 90°
4. A pair of switches are closed,
Introduce gains Kn and Ln, respectively. Signal (−
A・Al 2・Kn) sin2πf L t and (A・AI・Ln)
cos2πf L t are obtained and summed to yield one effective cosine wave V cos (2πf L t+φn), which is compared with the reference voltage v c to determine when the next thyristor should be fired. When the comparator 4 detects equality, the gating operation is started. When the next switch pair is closed and the previous switch pair is opened, it causes a new cosine wave V cos (2πf t +
φn +1 )=Vcos(2πf L +φn+π/3) is sent to comparator 4 to determine when the next thyristor should be fired. Although the sine and cosine values have been explained as voltages, it is important to understand that all sine, cosine and coefficient values are binary numbers taken by one processor.
It is also conceivable that the SYNC signal is immediately and continuously converted to binary. Therefore all additions, multiplications and logic are also handled by that processor.

再び数学的関係asinθ+bcosθ=Ccos(θ+
φ)を考えると、定数Ki及びLiは、得られる余
弦波の所望の移相φn及び振幅Vが発生される6
つの余弦波の各々に対して所要のものとなるよう
に、対で選定されなければならない。
Again the mathematical relationship asinθ+bcosθ=Ccos(θ+
φ), the constants Ki and Li are such that the desired phase shift φn and amplitude V of the resulting cosine wave are generated6
must be selected in pairs to be the one required for each of the three cosine waves.

あらゆるアナログ積分器と同様に、一定のサン
プリング周波数をもつた数値積分器は入力周波数
に逆比例する利得を有する傾向がある。そのよう
な場合、AIの値は電源周波数に逆比例するであ
ろう。これは可変電源周波数を用いて補償されな
ければならないであろう。
Like all analog integrators, numerical integrators with constant sampling frequency tend to have a gain that is inversely proportional to the input frequency. In such a case, the value of A I will be inversely proportional to the power supply frequency. This would have to be compensated for using a variable power supply frequency.

第3図の実線は各瞬間において比較器の(+)
入力端子にゆく実際の値を示している。サイリス
タは図示のように点弧される。ゲート角はvc
変えることにより0゜から180゜まで変化させる
ことができる。連続する電流をもつて動作するコ
ンバータ・ブリツジからの電圧はほゞcosαに比
例する。ゲート角αはarc cos(vc)に比例す
る。従つて、ブリツジからの直流電圧はvcに直
線的に比例し、そのことは前述したように余弦交
叉型ゲートパルス発生器の典型的な利点である。
The solid line in Figure 3 indicates the (+) of the comparator at each moment.
It shows the actual value going to the input terminal. The thyristor is fired as shown. The gate angle can be varied from 0° to 180° by changing v c . The voltage from a converter bridge operating with continuous current is approximately proportional to cos α. Gate angle α is proportional to arc cos(v c ). Therefore, the DC voltage from the bridge is linearly proportional to v c , which is a typical advantage of a cosine-cross gate pulse generator, as discussed above.

一定の係数Ki及びLiは、電力トランスT及び
補助トランスT′或は他の要素に起因するSYNC信
号とブリツジ交流電圧との間の附加的な移相を考
慮するために計算される。しかし、移相は、ゲー
ト回路が動作しなければならない電源周波数の範
囲にわたつて一定でなければならない。
Constant coefficients Ki and Li are calculated to account for the additional phase shift between the SYNC signal and the bridge AC voltage due to the power transformer T and auxiliary transformer T' or other factors. However, the phase shift must be constant over the range of power supply frequencies over which the gate circuit must operate.

アナログ技術で実施する場合、廉価な増幅器や
アナログスイツチが存在する。アナログスイツチ
は、6つの利得定数Lnを与えるために増幅器の
利得を連続的に変化させるように用いることがで
きる。Knの各種の値に対しても同様である。2
つの積分増幅器、2つの利得増幅器(Kn及びLn
定数のための)、1つの加算増幅器及び1つの比
較器は、回路の要求を満すために最低6つの増幅
器が必要となろう。これは、従来の方法において
用いられる6つの比較器と比較すれば有利であ
る。従つて、利得スイツチング論理は一つのプロ
グラム可能な読出し専用メモリ(PROM)によつ
て取扱うことができる。このようなやり方は第5
図に示されている。
When implemented with analog technology, inexpensive amplifiers and analog switches exist. Analog switches can be used to continuously vary the gain of the amplifier to provide six gain constants Ln. The same applies to various values of Kn. 2
one integrating amplifier, two gain amplifiers (Kn and Ln
(for constants), one summing amplifier and one comparator, a minimum of six amplifiers would be required to meet the circuit requirements. This compares favorably to the six comparators used in conventional methods. Therefore, the gain switching logic can be handled by a single programmable read only memory (PROM). This method is the fifth
As shown in the figure.

第5図は第4図を参照して理解されよう。3箇
の固体装置例えば型式IH4019がスイツチ(S1
S6)及び(S′1−S′6)を形成するために用いられ
る。これらの固体装置の各々は4つのFETスイ
ツチを有しており、これらはゲートパルス発生器
3内に配備された、型式IM5600である復号論理
回路30の論理に従つて線路C1−C4;C5,C6
C1,C2及びC3−C6により制御される。比較器4
は3ビツトのカウンタ31にクロツクパルスを与
え、カウンタ31は復号論理回路30及びもう1
つの復号論理回路32(これはゲートパルスGP
1−GP6を発生する)を制御する。復号論理回
路30からの制御信号はC1−C6、並びに信号PS
(正弦波選択、例えば線路26及び28用)とPC
(余弦波選択例えば線路25及び27用)であ
る。信号PS及びPCはFET及び34を制御する。
第5図に示すように、演算増幅器35は正弦波側
のスイツチS′1−S′6と組合され、一方演算増幅器
36は余弦波側のスイツチS1−S6と組合されてい
る。これらの演算増幅器は回路内に抵抗RX及び
Sと共に挿入されて、C1−C6による選択と共に
例えばRXの値に従つて一つの利得を与える。こ
のようにして、演算増幅器35の出力側の線路2
8上には±RS/RX・SINを表わす波Vが導出さ
れ、一方、演算増幅器36の出力側には±RS
X・COSを表わす波が導出される。
FIG. 5 may be understood with reference to FIG. Three solid-state devices, e.g. model IH4019, are connected to a switch (S 1 -
S 6 ) and (S′ 1 −S′ 6 ). Each of these solid-state devices has four FET switches, which according to the logic of the decoding logic circuit 30, of type IM5600, arranged in the gate pulse generator 3, connect the lines C 1 -C 4 ; C 5 , C 6 ,
Controlled by C1 , C2 and C3 - C6 . Comparator 4
provides a clock pulse to a 3-bit counter 31, which in turn provides a clock pulse to a 3-bit counter 31, which is in turn connected to a decoding logic circuit 30 and another
one decoding logic circuit 32 (this is a gate pulse GP
1-Generates GP6). The control signals from the decoding logic circuit 30 are C 1 -C 6 as well as the signal PS
(sine wave selection, e.g. for lines 26 and 28) and PC
(cosine wave selection eg for lines 25 and 27). Signals PS and PC control FET and 34.
As shown in FIG. 5, operational amplifier 35 is associated with switches S' 1 -S' 6 on the sine wave side, while operational amplifier 36 is associated with switches S 1 -S 6 on the cosine wave side. These operational amplifiers are inserted in the circuit with resistors R x and R s to give a gain depending on the value of eg R x with selection by C 1 -C 6 . In this way, the line 2 on the output side of the operational amplifier 35
On the output side of the operational amplifier 36, a wave V representing ±R S /R X · SIN is derived.
A wave representing R x COS is derived.

以上の説明中余弦波の形態をもつ信号は“次
の”サイリスタが点弧されるべき時を決定するも
のと仮定して説明されて来た。しかし、この発明
の範囲内で、信号を直接かつ連続的に2進数に変
換して、全ての正弦、余弦及び係数の値が2進数
であるようにすることができる。これは、上述し
たように加算、乗算及び他の論理演算を取扱うマ
イクロプロセツサ内でのデータ処理によつて達成
することができる。
In the above discussion a signal in the form of a cosine wave has been described assuming that it determines when the "next" thyristor is to be fired. However, within the scope of this invention, the signal may be directly and continuously converted to binary numbers such that all sine, cosine and coefficient values are binary. This can be accomplished by data processing within a microprocessor that handles addition, multiplication, and other logical operations as described above.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来技術のサイリスタ・ゲートパルス
発生装置を示すブロツク図、第2図はこの発明を
使用するサイリスタ・ゲートパルス発生装置のブ
ロツク図、第3図はこの発明を使用する点弧順序
を示す曲線図、第4図はこの発明の余弦波発生器
を使用してサイリスタの点弧角を制御するための
サイリスタ・ゲートパルス発生装置の概略回路
図、そして第5図は、この発明の好ましい実施例
を示す概略回路図である。 3……ゲートパルス発生器、4……比較器、2
2,24……積分器、29……加算器、vc……
基準電圧、S1−S6,S′1−S′6……スイツチ、L1
L6,K1−K6……増幅器の利得、35,36……
演算増幅器。
Fig. 1 is a block diagram showing a conventional thyristor gate pulse generator, Fig. 2 is a block diagram of a thyristor gate pulse generator using the present invention, and Fig. 3 shows the firing sequence using the present invention. FIG. 4 is a schematic circuit diagram of a thyristor gate pulse generator for controlling the firing angle of a thyristor using the cosine wave generator of the present invention, and FIG. 5 is a preferred curve diagram of the present invention. FIG. 2 is a schematic circuit diagram showing an example. 3... Gate pulse generator, 4... Comparator, 2
2, 24... Integrator, 29... Adder, v c ...
Reference voltage, S 1 −S 6 , S′ 1 −S′ 6 ... switch, L 1
L 6 , K 1 −K 6 ...amplifier gain, 35, 36...
operational amplifier.

Claims (1)

【特許請求の範囲】 1 1つの単相正弦波信号を、1つの余弦波から
次の余弦波へと順に移相が等しく配分された複数
の多相余弦波に変換するために、前記正弦波信号
に応答し、この正弦波信号を積分して余弦状の第
1信号を形成するための手段、前記第1信号に応
答し、この第1信号を積分して正弦状の第2信号
を形成するための手段、前記第1信号に応答し、
この第1信号を選ばれた量だけ増幅して前記正弦
波信号の周波数で第1周期性信号を発生するため
の手段、前記第2信号に応答し、この第2信号を
前記選ばれた量だけ増幅して前記正弦波信号の周
波数で第2周期性信号を発生するための手段、及
び前記第1周期性信号と前記第2周期性信号とを
加算して前記複数の余弦波のうちの1つの余弦波
を発生するための手段を含み、前記選ばれた量は
前記複数の余弦波を発生するために所定のステツ
プで変化させられる余弦波発生器と、 この余弦波発生器及び基準制御電圧に応答する
比較器と、 この比較器によつて作動されて複数のサイリス
タを順次点弧するゲート回路と、 を備え、 前記余弦波発生器は前記ゲート回路によつて制
御され、次に点弧されるべきサイリスタとの関係
において前記余弦波発生器中の対応する所定量の
利得を選択するようになされた、 サイリスタ・ゲートパルス発生装置。
[Claims] 1. In order to convert one single-phase sine wave signal into a plurality of polyphase cosine waves in which phase shifts are equally distributed sequentially from one cosine wave to the next cosine wave, the sine wave means for responsive to a signal and integrating the sinusoidal signal to form a cosine-shaped first signal; responsive to the first signal, means for integrating the first signal to form a sinusoidal second signal; means for, responsive to said first signal;
means for amplifying the first signal by a selected amount to generate a first periodic signal at the frequency of the sinusoidal signal; means for adding the first periodic signal and the second periodic signal to generate a second periodic signal at the frequency of the sine wave signal, and adding the first periodic signal and the second periodic signal to generate one of the plurality of cosine waves. a cosine wave generator comprising means for generating a cosine wave, the selected quantity being varied in predetermined steps to generate the plurality of cosine waves; the cosine wave generator and a reference control; a comparator responsive to voltage; and a gate circuit operated by the comparator to sequentially fire a plurality of thyristors, the cosine wave generator being controlled by the gate circuit and then firing a plurality of thyristors. A thyristor gate pulse generator adapted to select a corresponding predetermined amount of gain in the cosine wave generator in relation to the thyristor to be arced.
JP14660479A 1978-11-14 1979-11-14 Cosine wave generator and thyristor gate pulse generator using same Granted JPS5568885A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US96069078A 1978-11-14 1978-11-14

Publications (2)

Publication Number Publication Date
JPS5568885A JPS5568885A (en) 1980-05-23
JPS6111548B2 true JPS6111548B2 (en) 1986-04-03

Family

ID=25503486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14660479A Granted JPS5568885A (en) 1978-11-14 1979-11-14 Cosine wave generator and thyristor gate pulse generator using same

Country Status (5)

Country Link
JP (1) JPS5568885A (en)
BR (1) BR7907319A (en)
ES (1) ES8100574A1 (en)
IT (1) IT1124478B (en)
MX (1) MX147998A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125953U (en) * 1985-01-26 1986-08-07
JPS61129745U (en) * 1985-01-30 1986-08-14
JPS6311338U (en) * 1986-07-09 1988-01-25

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125953U (en) * 1985-01-26 1986-08-07
JPS61129745U (en) * 1985-01-30 1986-08-14
JPS6311338U (en) * 1986-07-09 1988-01-25

Also Published As

Publication number Publication date
BR7907319A (en) 1980-07-22
ES485876A0 (en) 1980-11-01
IT1124478B (en) 1986-05-07
JPS5568885A (en) 1980-05-23
ES8100574A1 (en) 1980-11-01
MX147998A (en) 1983-02-22
IT7941644A0 (en) 1979-11-14

Similar Documents

Publication Publication Date Title
US4377779A (en) Pulse width modulated inverter machine drive
CA1292770C (en) Apparatus and method for controlling a force commutated inverter
JPS5683284A (en) Variable speed operating device for induction motor
US4352156A (en) AC to AC Power converter with a controllable power factor
US4468724A (en) Method and apparatus for controlling load current
KR900007696B1 (en) Driving device for ac motor
GB1492782A (en) Methods and apparatus for speed-control of induction motors
EP1333568A2 (en) Direct conversion programmable power source controller
US4274042A (en) AC Motor drive system having clamped command error signal
EP0267915A1 (en) Modulation method and apparatus for static power frequency changers
JPS6111548B2 (en)
EP1333569A2 (en) Direct conversion programmable power source controller:three phase input with programmable single-phase output
US3704408A (en) Controlled rectifier firing system with voltage compensation
US4385242A (en) Phase line derived cosine-wave generator and gate pulse generator for thyristor control using such generator
Olivier et al. Digitally controlled thyristor current source
US4074348A (en) Circuit arrangement with a number of cycloconverters, particularly direct cycloconverters in y-connection
GB1532031A (en) Three phase load controlling system
US4156275A (en) Power conversion unit
US4538220A (en) Adjustable frequency AC motor drive using an unrestricted frequency changer system
GB1451223A (en) Elecrrical converter apparatus with an integrating type control means for determining firing points and an end-stop firing pulse control means
SU974548A1 (en) Method of control of reversible gate-type converter
US3959712A (en) Phase converter
CA1153063A (en) Ac motor drive system having clamped command error signal
JP2531590B2 (en) PWM signal generation method
JPS62222166A (en) Ac signal detector