JPS61107422A - Table input device - Google Patents

Table input device

Info

Publication number
JPS61107422A
JPS61107422A JP22838984A JP22838984A JPS61107422A JP S61107422 A JPS61107422 A JP S61107422A JP 22838984 A JP22838984 A JP 22838984A JP 22838984 A JP22838984 A JP 22838984A JP S61107422 A JPS61107422 A JP S61107422A
Authority
JP
Japan
Prior art keywords
signal
electrode
electrode line
group
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22838984A
Other languages
Japanese (ja)
Other versions
JPH0417524B2 (en
Inventor
Minoru Saito
実 齊藤
Norimasa Ikeda
憲正 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentel Co Ltd
Original Assignee
Pentel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pentel Co Ltd filed Critical Pentel Co Ltd
Priority to JP22838984A priority Critical patent/JPS61107422A/en
Publication of JPS61107422A publication Critical patent/JPS61107422A/en
Publication of JPH0417524B2 publication Critical patent/JPH0417524B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the number of times of required scanning of electrode lines, to attain high speed, simplicity in structure and more cost reduction by specifying a coordinate to be commanded depending on the quantity of a charging current of the group electrode line. CONSTITUTION:A CPU applies an address signal AD to a driver DX1 via a multiplexer MPX1. The driver DX1 applies a sequential scanning pulse to the group electrode line according to the address AD. A charging current flows to each group electrode line, a signal SS according to the quantity is generated across a resistor RS and stored in a prescribed number of a RAM via an amplifier AMP, an AD converter and an IO. The CPU activates sequentially drivers DS2, DY1, DY2 to store the signal to a prescribed address of a RAM. The CPU discriminates the contact positionof an input pen 12 based on a digital value of the detection signal SS.

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明はタブレット入力装置に関し、特に容量結合方式
タブレット入力装置における電極線配置及び座標特定手
法の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a tablet input device, and more particularly to improvements in the electrode wire arrangement and coordinate identification method in a capacitively coupled tablet input device.

〔従来の技術〕[Conventional technology]

商品開発において機能向上及び原価低減はいわば普遍的
テーマである。容量結合方式のタブレット入力装置の場
合、そのようなテーマの一つに座標検出速度の向上と組
立工数1部品点数の削減がある。
Improving functionality and reducing costs are universal themes in product development. In the case of capacitively coupled tablet input devices, one such theme is improving coordinate detection speed and reducing assembly man-hours and the number of parts per unit.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、この2つのテーマの同時解決はなかなか難しい
。例えば本願人が先に出願した昭和56年特許願第21
4501号および昭和58年特許願第113442号で
は、走査時間の短縮を図るため1通常の座標特定用の電
極線の間に更にブロック特定用の桁電極線を配置する。
However, it is difficult to solve these two issues simultaneously. For example, patent application No. 21 filed in 1982 by the applicant
No. 4,501 and Patent Application No. 113,442 of 1981, in order to shorten the scanning time, digit electrode lines for block specification are further arranged between one electrode line for normal coordinate specification.

ところがこの方式では1例えば要求されるセグメントの
間隔が6mであったとすると1通常の電極線を6Kl&
間隔で配置し、更にその間に桁電罹を配置することにな
るから、結局のところ。
However, with this method, if the required segment spacing is 6 m, then 1 normal electrode wire is 6 Kl &
After all, you will have to place them at intervals and then place electric beams between them.

電極線の間隔はセグメントの間隔の半分の3mとなって
し壕う。その結果1間隔が侠く々る分。
The interval between the electrode wires is 3 m, which is half the interval between the segments. As a result, one interval is a lot of chivalry.

パターン作成工数の増大、加工の困難性の増大。Increased man-hours for pattern creation and increased difficulty in processing.

上側の電極のンールド効果増大による下側電極の信号出
力減少に対応するための電極線パターンの変更の必要性
等を招き、原価の上昇を惹き起こす。
This results in the need to change the electrode line pattern in order to cope with the decrease in the signal output of the lower electrode due to the increased curling effect of the upper electrode, resulting in an increase in cost.

〔問題点を解決するための手段〕[Means for solving problems]

そこで本発明では、第1及び第2の電極線を交互に千行
く配置し、第1の電極線をm本おきに、第2の電極線を
m + n本おきに並列接続して群電極線と成し、この
群電極線に走査パルスを印加し、その除これら群電極線
に流れる充電を流の大きさの違いを基にそのときの被指
示座標を特定するようにする。
Therefore, in the present invention, the first and second electrode wires are arranged alternately in 1,000 rows, and the first electrode wires are connected in parallel every m and the second electrode wires are connected in parallel every m + n to form a group electrode. A scanning pulse is applied to the group electrode wires, and the designated coordinates at that time are specified based on the difference in the magnitude of the charge flowing through the group electrode wires.

〔作 用〕[For production]

即ち、このように第1の電極線と第2の電極線とを異な
った本数毎に並列接続すると1例えばm=7.n=−1
とするとき、第1の電極線の1番目、8番目、15番目
、・・山・・・・が同一の電ffl、fM群に属する一
方で、それらの隣に位ヱ1する第2の電極線の1′4i
目、8番目、15番目・・・・は1例えば8番目は2番
目と、15番目は5番目と1・・・・・・というように
、それぞれ異なった電極線群に属することと々る。
That is, when different numbers of first electrode wires and second electrode wires are connected in parallel in this way, 1, for example, m=7. n=-1
Then, while the 1st, 8th, 15th, ... peaks, etc. of the first electrode line belong to the same electrode ffl, fM group, the second electrode line next to them belongs to the same electrode ffl, fM group. 1'4i of electrode wire
The 8th, 15th, etc. belong to different electrode wire groups, for example, the 8th is the 2nd, the 15th is the 5th, and so on. .

従って、各電極線群を走査し、その際の検出パルスのタ
イミングから当接位置に最も近い第極線群の番号を割シ
出ぜば、その組み合わせから当該当接位置がいずれの第
1の電極線と第2の電極線の間にあるかを判断すること
が可能となる。
Therefore, if each electrode wire group is scanned and the number of the first electrode wire group closest to the contact position is determined from the timing of the detection pulse at that time, the contact position will be determined from the combination of It becomes possible to judge whether the position is between the electrode line and the second electrode line.

また発明者の研究によれば、容量結合タブレットでは、
検出棒先端をアースした入力ペン或いは指先で所望の座
標を指示すると、該指示座標付近を通る電極線の対地静
電容量がそれ以外の電極線のそれよシも犬きくなり、走
査した際にこれら電極線に流れる充電電流がそれ以外の
電極線に流れる充電電流よシ大きくなるという特性があ
る。
Also, according to the inventor's research, in capacitively coupled tablets,
When you specify the desired coordinates with an input pen or fingertip with the tip of the detection rod grounded, the ground capacitance of the electrode wire passing near the specified coordinates becomes higher than that of other electrode wires, and when scanning There is a characteristic that the charging current flowing through these electrode wires is larger than the charging current flowing through other electrode wires.

そこで本発明では、前者のよ−うな電極線接続を採用す
ることによって電極線走査の必要回数を削減して原価上
昇を招くことなく高速化を達成すると共に、後者のよう
な検出方式をとることKよって入力ペンの構造の簡素化
を図シ、よシ一層の原価低減を図る。
Therefore, in the present invention, by adopting the former type of electrode line connection, the required number of electrode line scans can be reduced and high speed can be achieved without increasing the cost, and at the same time, the latter type of detection method can be adopted. Therefore, the structure of the input pen can be simplified, thereby further reducing the cost.

〔実施例〕〔Example〕

以下本発明の詳細を図示実施例に基いて説明する。第1
図はX方向の電極線配置の一例を示す。図において、1
は第1の電極線、2は第2の電極線であシ1区別のため
それぞれ左から順にAからLtでの添字を付す。(電極
線2ZICついては後述 )本実施例では、第1の電極
線1は左から5本おきに並列接続されて群電極線3.4
,5.6とされ、また第2の電極線2は左から2本おき
に接続されて群電極)97,8゜9とされてbる。
The details of the present invention will be explained below based on illustrated embodiments. 1st
The figure shows an example of the electrode line arrangement in the X direction. In the figure, 1
1 indicates the first electrode line, and 2 indicates the second electrode line.To distinguish them, suffixes A to Lt are added to them in order from the left. (The electrode wire 2ZIC will be described later.) In this embodiment, the first electrode wires 1 are connected in parallel every five from the left to form a group electrode wire 3.4.
, 5.6, and the second electrode wires 2 are connected every second from the left to form a group electrode) 97,8°9.

第2図にブロック構成例を示す。図において11はタブ
レット基板であシ、第1図に示したX方向の電極線群3
〜9に加え、これと同様の電極線群21〜27をY方向
についても配置したものである。12は入力ペンで、そ
の検出先端15はアースされている。14は該入力ペン
に内蔵されたペンスイッチである。
FIG. 2 shows an example of the block configuration. In the figure, 11 is a tablet board, and the electrode wire group 3 in the X direction shown in FIG.
In addition to electrode lines 21 to 9, similar electrode wire groups 21 to 27 are also arranged in the Y direction. 12 is an input pen, the detection tip 15 of which is grounded. 14 is a pen switch built into the input pen.

DXlはドライバで、後述の中央処理装置CPUから供
給されるアドレス信号に従い、X方向第1電極線1の群
電極線、5〜6に走査パルスを供給する。DX2.DY
l、DY2もドライバで、DXlと同様、各群電極線 
7〜9゜り1〜24.25〜27にそれぞれ走査パルス
を供給する。これらドライバの各電源入力端子PTには
、検出抵抗R8を介して電源電圧VCCが供給されてお
シ、前記走査パルス印加時に各群電極線3〜9.21〜
271CrNれる充電電流によシこの抵抗R8の両端に
検出信号SSが発生する。
DXl is a driver that supplies scanning pulses to the group electrode lines 5 to 6 of the first electrode line 1 in the X direction in accordance with an address signal supplied from a central processing unit CPU to be described later. DX2. D.Y.
l, DY2 are also drivers, and like DXl, each group electrode line
Scanning pulses are supplied at 7-9 degrees 1-24, and 25-27 degrees, respectively. A power supply voltage VCC is supplied to each power input terminal PT of these drivers via a detection resistor R8, and when the scanning pulse is applied, each group electrode line 3 to 9, 21 to
A detection signal SS is generated across this resistor R8 due to the charging current of 271CrN.

AMPは増幅器で、前記検出信号SSを増幅する。A/
Dはアナログデジタル変換器で、増幅された検出信号の
アナログ値をデジタル値に変換する。M P Xはマル
チプレクサで各ドライバDX1.DX2.DYE、DY
2にアドレス信号を切替供給する。
AMP is an amplifier that amplifies the detection signal SS. A/
D is an analog-to-digital converter that converts the analog value of the amplified detection signal into a digital value. M P X is a multiplexer for each driver DX1. DX2. DYE, DYE
The address signal is switched and supplied to 2.

中央処理装置CPUは2例えばインテル社Z80等で構
成されリードオンリメモリROMに書き込まれたプログ
ラムに従い、ランダムアクセスメモリRAMを使用して
所定の処理を実行する。IOは入出力ポートでこれを介
して中央処理装置CPUと外部回路とのデータのやシと
シが行なわれる。なお、以下の説明では各ブロックの名
称は省略する。
The central processing unit (CPU) is composed of, for example, an Intel Corporation Z80, and executes predetermined processing using a random access memory RAM according to a program written in a read-only memory ROM. IO is an input/output port through which data is exchanged between the central processing unit CPU and external circuits. Note that in the following explanation, the name of each block will be omitted.

ドライバDX1の詳細を第3図に示す。図に於て101
はデコーダで、端子ADT、 マルチプレクサMPXを
介しCPUから供給されるアドレス信ADをデコードす
る。T5〜T7は電界効果トンンジスタで、それぞれの
ゲートは。
Details of the driver DX1 are shown in FIG. 3. In the figure 101
is a decoder that decodes the address signal AD supplied from the CPU via the terminal ADT and the multiplexer MPX. T5 to T7 are field effect transistors, each with a gate.

デコーダ101の対応する出力端子D3〜D6に、また
、それぞれのソースは対応するX群電極線5〜6に、そ
して七れぞれのドレインは端子FTを介して抵抗R8に
接続されている。R3−R7は各ソースとアースとの間
に接続されたディスチャージ抵抗である。
The respective sources are connected to the corresponding output terminals D3 to D6 of the decoder 101, the respective sources are connected to the corresponding X group electrode lines 5 to 6, and the seven drains are connected to the resistor R8 via the terminal FT. R3-R7 are discharge resistors connected between each source and ground.

なお、ドライバDX2.DY、DY2の構造もこのドラ
イバDX1と同様である。
In addition, driver DX2. The structures of DY and DY2 are also similar to this driver DX1.

而して入力ペン12がタブレット11に当接されると、
ペンスイッチ14が動作し、信号PSWがIOを介して
CPUに供給される。CPUはこの信号P S Wの到
来に応動してM P Xに対して切替信号OHを供給し
、その接続先をまずDXlとする。次いでCPUはMP
Xを介してDXlに対し、一定の時間間隔でその値が0
から3まで順に変化するアドレス信号ADを供給する。
Then, when the input pen 12 comes into contact with the tablet 11,
The pen switch 14 operates and the signal PSW is supplied to the CPU via IO. In response to the arrival of this signal PSW, the CPU supplies a switching signal OH to MPX, and first sets the connection destination to DXl. Then the CPU
For DXl via X, its value becomes 0 at regular time intervals.
An address signal AD that changes sequentially from 3 to 3 is supplied.

DXlはこのアドレス信号ADに従い前述のとおり群電
極線5〜6に順次走査パルスSP3〜SP6を供給する
。この走査パルスSP5〜SP6印加によシ各群電極線
3〜6には充電電流が流れ、その大きさに応じた信号S
Sが抵抗I’LSに発生し、これがAMPに供給され縦
軸はパルス高H1横軸は時間tを示し、4号S83〜S
S6はそれぞれ群電極線5〜6に走査パルスSP5〜S
P6が印加されたときに検出される信号SSである。そ
してこの信号SSはAMPで増幅され、ADでそれぞれ
のパルス高Hに応じたデジタル値に変換される。
DXl sequentially supplies scanning pulses SP3 to SP6 to group electrode lines 5 to 6 in accordance with this address signal AD as described above. By applying these scanning pulses SP5 to SP6, a charging current flows through each group electrode line 3 to 6, and a signal S corresponding to the magnitude of the charging current flows through each group electrode line 3 to 6.
S is generated in the resistor I'LS, and this is supplied to the AMP. The vertical axis shows the pulse height H1, the horizontal axis shows the time t, and No. 4 S83 to S
S6 applies scanning pulses SP5 to S to group electrode lines 5 to 6, respectively.
This is the signal SS detected when P6 is applied. This signal SS is then amplified by the AMP and converted into a digital value according to each pulse height H by the AD.

CPUはIOを介して供給されるこのデジタル値をRA
 Mの所定番地に格納する。次1CCPUは、MPXを
切替えて、DX2にアドレス信号ADを供給する。DX
2がこのアドレス信号ADに従って各群電極線7〜9に
走査パルスSP7〜SP9を印加すると、前述と同様、
抵抗R8に信号SSが発生する。このときの検出信号S
Sの例を第5図に示す。この図におhて信号SS7〜S
S9はそれぞれ群電極線7〜9に走査パルスが印加され
たときの信号SSを示し。
The CPU uses this digital value supplied via IO as RA
Store it at a predetermined location in M. The next 1CCPU switches MPX and supplies address signal AD to DX2. DX
2 applies scanning pulses SP7 to SP9 to each group electrode line 7 to 9 in accordance with this address signal AD, as described above,
A signal SS is generated at resistor R8. Detection signal S at this time
An example of S is shown in FIG. In this figure, signals SS7 to S
S9 indicates a signal SS when a scanning pulse is applied to group electrode lines 7 to 9, respectively.

この信号SS7〜SS9もデジタル変換されRAMの所
定番地に格納される。
These signals SS7 to SS9 are also digitally converted and stored at a predetermined location in the RAM.

以下同様にしてY方向の第1.第2に極線による群電極
線21〜27についても走査パルスが印加され、そのと
きの検出信号SS(不図刑のデジタル値がRAMの所定
番地に格納される。
Thereafter, in the same manner, the 1st column in the Y direction. Second, a scanning pulse is also applied to the group electrode lines 21 to 27 formed by polar lines, and the detection signal SS (unindicated digital value) at that time is stored in a predetermined location of the RAM.

次にCPUは、この検出信号SSのデジタル値を基に、
入力ペン12の当接位置の判定を行なう。
Next, the CPU, based on the digital value of this detection signal SS,
The contact position of the input pen 12 is determined.

X方向の当接位置判定の手順を第1図、第4の組合せで
表現することとし1例えば電極線11Aと2人の間はh
 Aと表現する。
The procedure for determining the contact position in the X direction is expressed by the fourth combination of FIG.
Expressed as A.

而してまずCPUは、X方向の第1を極線による群電極
線3〜6を走査したときに検出された信号SS3〜SS
6のデジタル値を比較し。
First, the CPU detects the signals SS3 to SS detected when the group electrode lines 3 to 6 are scanned by the first polar line in the X direction.
Compare the digital values of 6.

その中の最大値の信号SSを抽出する。第4図の例では
信号SS4が抽出される。この最大値の信号がSS4で
あるということは入力ペン12が第1図に示す群電極線
4のエリアZ4内に当接されていることを意味する。次
いでCPUはX方向の第2電極線による群電極線7〜9
の走査の際検出された信号SS7〜SS9から最大のも
のおよび2番目のものを抽出する。第5図の例では最大
のものとして信号S88が。
The signal SS having the maximum value among them is extracted. In the example of FIG. 4, signal SS4 is extracted. The fact that this maximum value signal is SS4 means that the input pen 12 is in contact with the area Z4 of the group electrode line 4 shown in FIG. Next, the CPU detects the group electrode lines 7 to 9 by the second electrode line in the X direction.
The largest one and the second one are extracted from the signals SS7 to SS9 detected during scanning. In the example of FIG. 5, the signal S88 is the largest one.

また2誉目のものとして信号SS7が検出される。最大
のものがSS8であるということは。
Also, the signal SS7 is detected as the second signal. The biggest one is SS8.

第1図のZ8の範囲に入力ペン12が当接されているこ
とを意味し、更に2番目のものがSS7であるというこ
とは、その中でも群電極線S87に近い方の半分Z87
に入力ペン12が当接されていることを意味する。
This means that the input pen 12 is in contact with the range Z8 in FIG.
This means that the input pen 12 is in contact with.

従って、この結果から第4図および第5図に示すような
信号SSを検出しうる領域は、上記Z4とZ87が重複
する領域:即ち領域BBがこのときの入力ペン12の当
接領域となる。なお1 この領域の特定は、第6図に示
すようなテーブルを予じめROMに格納しておき、上記
判定結果を該テーブルに当てはめることによって為し得
る。(第6図においては信号の頭文字SSは省略)なお
1領域AAについては、第1電極線による群電極線走査
時最大信号SSS、第2電極線による群電極線走査時最
大信号SS7同じくそのときの2番目の信号SS8とな
シ。
Therefore, from this result, the area where the signal SS shown in FIGS. 4 and 5 can be detected is the area where Z4 and Z87 overlap, that is, the area BB is the contact area of the input pen 12 at this time. . Note 1: This area can be specified by previously storing a table as shown in FIG. 6 in the ROM and applying the above determination result to the table. (In Fig. 6, the initial letter SS of the signals is omitted.) Regarding one area AA, the maximum signal SSS when the group electrode line is scanned by the first electrode line, and the maximum signal SS7 when the group electrode line is scanned by the second electrode line. When the second signal SS8 and Nasi.

領域DEのそれと同じになる。そこで本実施例では、ゐ
1図のようにダミー電極線2Zを電極線1Aの隣シに配
置し、これを群電極線9に接続することKよって領域A
Aにおける第2の電極線群走査時の2番目の信号がSS
9となるようにして領域DEとの区別を行なっている。
It will be the same as that of area DE. Therefore, in this embodiment, the dummy electrode line 2Z is arranged next to the electrode line 1A as shown in Fig. 1, and it is connected to the group electrode line 9.
The second signal when scanning the second electrode line group in A is SS
9 to distinguish it from the area DE.

なお、領域AAを不使用領域とするときはこのようなダ
ミー電極2Zを設ける必要はない。
Note that when the area AA is made an unused area, it is not necessary to provide such a dummy electrode 2Z.

以上の処理は、Y方向電極線による群電極線21〜27
を走査したときに得られる信号SSについても同様に行
なわれ、Y方向についての当接領域AA−LLが特定さ
れる。
The above process is performed by group electrode lines 21 to 27 using Y-direction electrode lines.
The same process is performed for the signal SS obtained when scanning the contact area AA-LL in the Y direction.

セしてCPUはこれらX方向、Y方向のそれぞれの当接
領域を示すデータTDをIOを介して不図示データ処理
装置等へ送出する。
Then, the CPU sends data TD indicating the respective contact areas in the X direction and the Y direction to a data processing device (not shown) or the like via the IO.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明によればパターンを複雑化
することなく検出速度の向上が図れ。
As explained above, according to the present invention, the detection speed can be improved without complicating the pattern.

しかも電極線をま、とめて走査するので走査のための部
品点数も減少する。加えて本発明では入力ペンの検出先
端が単にアースされていれば足シるため、この点でも部
品点数が減少する。なお1人間の身体も不完全ながらア
ースされておシ、入力ベンによらず指先でタブレット上
の座標を指示して入力することも可能で、このようにし
たときは入力ペンそのものも不要となる。
Moreover, since the electrode wires are tied together for scanning, the number of parts for scanning is also reduced. In addition, in the present invention, the detection tip of the input pen can be simply grounded, so the number of parts can be reduced in this respect as well. Although the human body is imperfectly grounded, it is also possible to input the coordinates on the tablet with your fingertips without relying on the input pen, and in this case, the input pen itself is not required. .

また本実施例では、当接位置特定のために第1電極線に
よる群電極線走査時の信号のうち最大のもの、第2電極
線による群電極線走査時の信号のうちの最大のものおよ
び2番目のものを用いたが、第1電極線による群電極線
に係る信号の最大のものおよび2番目のもの、第2電極
線による群電極線に係る信号の最大のものを用いても同
様に領域の特定ができる。
In addition, in this embodiment, in order to specify the contact position, the largest signal among the signals when the first electrode wire scans the group electrode wire, the largest signal among the signals when the second electrode wire scans the group electrode wire, and Although the second one was used, the same result can be obtained by using the maximum signal related to the group electrode line caused by the first electrode line, the second one, and the largest signal related to the group electrode line caused by the second electrode line. The area can be specified.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明タブレット入力装置の一実施例を示し、第1
図はX方向の電極線の配置図、第2図は装置のブロック
図、第3図は第2図のドライバDX1の回路図、第4図
は群電極線5〜6を走査した際の出力信号を示す波形図
、第5図は群電極線7〜9を走査した際の出力信号を示
す波形図、第6図は当接領域を特定するためのテーブル
を示す線図である。 1・・・・・・・・・第1の電極線、  2・・・・・
・・・・第2の電極線。 3〜9.21〜27・・・・・・・・・群電極線。 11・・・・・・・・・タブレット、   DXl、D
X2.DYl、DY2・・・・・・・・・パルス印加手
段、    R8・・・・・・・・・電流検出手段、 
  CPU、ROM、ILAM・・・・・・・・・座標
特定手段。 第4図 え:nオコシ季*y、9イ言竺iンく形5り第5図 当ぢピ袴田収Tシξ用テーフ゛1し 第6区
The figure shows one embodiment of the tablet input device of the present invention.
The figure shows the arrangement of electrode lines in the X direction, Figure 2 is a block diagram of the device, Figure 3 is a circuit diagram of driver DX1 in Figure 2, and Figure 4 is the output when scanning group electrode lines 5 and 6. FIG. 5 is a waveform diagram showing the output signal when the group electrode lines 7 to 9 are scanned, and FIG. 6 is a diagram showing a table for specifying the contact area. 1...First electrode wire, 2...
...Second electrode wire. 3-9.21-27...Group electrode wire. 11......Tablet, DXl, D
X2. DYl, DY2...Pulse application means, R8... Current detection means,
CPU, ROM, ILAM...Coordinate identification means. Figure 4: n okoshi season * y, 9 words in the form 5 Figure 5 Figure 5 Hakamada collection T-shi ξ tape 1 and 6th ward

Claims (1)

【特許請求の範囲】[Claims] 第1及び第2の電極線が交互に平行に配置され、第1の
電極線がm本おきに、第2の電極線がm+n本おきに夫
々並列接続され群電極線とされたタブレットと、該群電
極線に走査パルスを、印加するパルス印加手段と、該走
査パルス印加時に前記群電極線に流れる充電電流を検出
する電流検出手段と、該電流の大きさに基づいて前記タ
ブレット上の被指示座標を特定する座標特定手段とを備
えたことを特徴とするタブレット入力装置。
A tablet in which first and second electrode wires are alternately arranged in parallel, the first electrode wires are connected in parallel every m, and the second electrode wires are connected in parallel every m+n, forming a group electrode wire; pulse application means for applying a scanning pulse to the group electrode wire; current detection means for detecting a charging current flowing through the group electrode wire when the scanning pulse is applied; A tablet input device comprising coordinate specifying means for specifying designated coordinates.
JP22838984A 1984-10-30 1984-10-30 Table input device Granted JPS61107422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22838984A JPS61107422A (en) 1984-10-30 1984-10-30 Table input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22838984A JPS61107422A (en) 1984-10-30 1984-10-30 Table input device

Publications (2)

Publication Number Publication Date
JPS61107422A true JPS61107422A (en) 1986-05-26
JPH0417524B2 JPH0417524B2 (en) 1992-03-26

Family

ID=16875700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22838984A Granted JPS61107422A (en) 1984-10-30 1984-10-30 Table input device

Country Status (1)

Country Link
JP (1) JPS61107422A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564927U (en) * 1992-01-31 1993-08-27 ぺんてる株式会社 Information input device
US5522037A (en) * 1993-09-20 1996-05-28 Fujitsu Limited Backup control apparatus and method of data processing system
JP2011198320A (en) * 2010-03-24 2011-10-06 Nec Corp Data linkage definition creating device
JP2012243299A (en) * 2011-05-17 2012-12-10 Trendon Touch Technology Corp Drive system adaptable to matrix scanning device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0564927U (en) * 1992-01-31 1993-08-27 ぺんてる株式会社 Information input device
US5522037A (en) * 1993-09-20 1996-05-28 Fujitsu Limited Backup control apparatus and method of data processing system
JP2011198320A (en) * 2010-03-24 2011-10-06 Nec Corp Data linkage definition creating device
JP2012243299A (en) * 2011-05-17 2012-12-10 Trendon Touch Technology Corp Drive system adaptable to matrix scanning device

Also Published As

Publication number Publication date
JPH0417524B2 (en) 1992-03-26

Similar Documents

Publication Publication Date Title
US3999012A (en) Graphic entry tablet with improved addressing
CN103649888B (en) Linear device value method of estimation, capacitance determining method, integrated circuit, touch sensor system and electronic equipment
TWI546722B (en) Control-point sensing panel and design method of control-point sensing panel
EP0375328A3 (en) Tablet integrated with display
JPH0434778B2 (en)
JPH11118415A (en) Fingerprint reader and method therefor
CN107506091A (en) Touch control detection chip, contact panel and touch control detecting method
DE68906295T2 (en) Active matrix color screen without crossing the conductor tracks for addressing and column control.
JPS61107422A (en) Table input device
WO1998003934A3 (en) Capacitive sensing array device
JPH07160401A (en) Coordinate input device
DE68923067T2 (en) EPROM memory matrix with network-like structure, with improved capacitive behavior and method for its production.
US20030020495A1 (en) Surface capacitance sensor system using buried stimulus electrode
JPH0417457B2 (en)
CN110807421B (en) Display panel and display device
JPH06222872A (en) Coordinate inputting device
JPH0417456B2 (en)
JPH0353318Y2 (en)
JPS6145545Y2 (en)
JPS6145546Y2 (en)
CN219831803U (en) Capacitive touch screen sensor pattern structure and capacitive touch screen
JPS6028978Y2 (en) information input device
JPS58117028A (en) Capacitive coupling tablet
JPH0439695B2 (en)
US20210199834A1 (en) Method for operating a sensor system, sensor element and sensor system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term