JPS61100850A - System for diagnosing intermediate device - Google Patents

System for diagnosing intermediate device

Info

Publication number
JPS61100850A
JPS61100850A JP59221507A JP22150784A JPS61100850A JP S61100850 A JPS61100850 A JP S61100850A JP 59221507 A JP59221507 A JP 59221507A JP 22150784 A JP22150784 A JP 22150784A JP S61100850 A JPS61100850 A JP S61100850A
Authority
JP
Japan
Prior art keywords
interface
signals
level
section
interface section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59221507A
Other languages
Japanese (ja)
Other versions
JPH0318219B2 (en
Inventor
Kazeo Sugiyama
杉山 風夫
Kenichi Yokoyama
賢一 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59221507A priority Critical patent/JPS61100850A/en
Publication of JPS61100850A publication Critical patent/JPS61100850A/en
Publication of JPH0318219B2 publication Critical patent/JPH0318219B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To realize the wraparound test of devices which are different from each other in number and level of high-order/low-order interface signals, by supplying insufficient signals by adding inter-logical section interfaces and, at the same time, adding a signal level converting circuit. CONSTITUTION:An intermediate device A controls high-order/low-order interface signals while its microprocessor 12 handling registers 10 and 11. By adding a new register 14 which can be handled by the microprocessor 12 and operating the input/output of the register 14, the number of signals is adjusted. Moreover, since the levels of the high-order/low-order interface signals are different from each other, a level converting circuit 15 which performs level conversion and a logical interface 16 which supplies insufficient signals are provided.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電算機システム内の上位/下位装置のインタ
フェース部を夫々所有する中間装置がインタフェース接
続を切り離して装置独立に診断できるスタンドアロン診
断の中のランプ・アラウンドテスト(上位インタフェー
ス部と下位インタフェース部同士を接続して下位装置へ
送出すべき信号を上位インタフェース部に戻してドライ
バ/レシーバ回路を含めたインタフェースが正常に動作
するか、または上位装置に送出すべき信号を下位インタ
フェース部に戻してのテスト)において、上位/下位の
インタフェース信号の本数、信号レベルが異なるような
中間装置の診断方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is a stand-alone diagnosis method in which an intermediate device that owns the interface section of upper and lower devices in a computer system can disconnect the interface connection and diagnose the device independently. Internal ramp-around test (connects the upper and lower interface sections, returns signals to be sent to the lower device to the upper interface section, and checks whether the interface including the driver/receiver circuit operates normally or whether the upper The present invention relates to a method for diagnosing an intermediate device in which the number and signal level of upper/lower interface signals differ in a test in which signals to be sent to a device are returned to a lower-level interface section.

電算機システムは第3図に示すようにCPUに入出力の
チャネルCHが何個か付属していて、このチャネルCH
に幾つかの入出力装置I10が接続される。例えば何個
かのDISK、MT等が制御装置1を介してCHに接続
される。
As shown in Figure 3, a computer system has several input/output channels attached to the CPU.
Several input/output devices I10 are connected to. For example, several DISKs, MTs, etc. are connected to the CH via the control device 1.

第4図は上記制御装置を示し、該制御装置のスタンドア
ロン診断(独立してテストする)の場合、電算機システ
ムの上位/下位装置に接続しているケーブルを外しくコ
ネクタ2は上位装置との接続、コネクタ3は下位装置と
の接続)、上位インタフェース部のコネクタ2と下位イ
ンタフェース部のコネクタ3同士をケーブル4で結び、
下位装置に行く信号を上位インタフェース部のコネクタ
2に戻し恰も上位信号のように見せて動作させ、ドライ
バ/レシーバ回路を含めたインタフェース回路部5が正
常に動作するか否かをテストするか、または上位装置に
送出すべき信号を下位インタフェース部に戻してテスト
をする所謂ラップ・アラウンドテストが行われる。
Figure 4 shows the above control device. In the case of standalone diagnosis (independent testing) of the control device, disconnect the cables connected to the upper/lower device of the computer system, and connect connector 2 to the upper device. connection, connector 3 is connected to the lower device), connect connector 2 of the upper interface section and connector 3 of the lower interface section with cable 4,
The signal going to the lower-level device is returned to the connector 2 of the upper-level interface section and operated while appearing to be a higher-level signal to test whether the interface circuit section 5 including the driver/receiver circuit operates normally. A so-called wrap-around test is performed in which a signal to be sent to a higher-level device is returned to a lower-level interface section for testing.

このラップ・アラウンドテストは上位/下位のインタフ
ェース信号の本数、レベルが同じ場合に行えるが、然し
最近の制御装置の中には上位/下位のインタフェース信
号の本数、或いはレベルが異なるものが多くなっている
This wrap-around test can be performed when the number and level of the upper and lower interface signals are the same, however, in recent control devices, many of the upper and lower interface signals have different numbers or levels. There is.

上記上位/下位のインタフェース信号の本数が違う制御
装置をラップ・アラウンドテストする為、上位/下位装
置に接続しているケーブルを外し第5図のようにケーブ
ル4で上位インタフェース部・のコネクタ2と下位イン
タフェース部のコネクタ3をコネクタ同士で結んだ時、
本数不足により例えば下位装置に行く信号が上位インタ
フェース部に入力され為、ドライバ/レシーバ回路を含
めたインタフェース回路部5が動作せず、ラップ・アラ
ウンドテストが行えない。
In order to perform a wrap-around test on a control device that has different numbers of upper/lower interface signals, remove the cables connected to the upper/lower equipment and connect cable 4 to connector 2 of the upper interface section as shown in Figure 5. When the connectors 3 of the lower interface section are connected together,
Due to the lack of number, for example, a signal going to a lower-level device is input to the upper-level interface section, and the interface circuit section 5 including the driver/receiver circuit does not operate, making it impossible to perform a wrap-around test.

従って、そのような場合でもラップ・アラウンドテスト
が行えるような診断方式が望まれている。
Therefore, there is a need for a diagnostic method that can perform a wrap-around test even in such cases.

〔従来の技術〕[Conventional technology]

第6図は従来中間装置(制御装置)のスタンドアロン診
断のランプ・アラウンドテストを説明する図である。
FIG. 6 is a diagram illustrating a ramp-around test for stand-alone diagnosis of a conventional intermediate device (control device).

図において、制御装置は上位側コネクタ2と下位側コネ
クタ3が夫々2個あり、そのコネクタ2.3に接続して
DV/RV8.9を有する上位インタフェース部6と下
位インタフェース部7がある。
In the figure, the control device has two upper connectors 2 and two lower connectors 3, and an upper interface section 6 and a lower interface section 7 connected to the connectors 2.3 and having DV/RV8.9.

両インタフェース部6.7に接続したレジスタ1o、1
1と8亥レジスタ1O111をハンドリングするマイク
ロプロセッサ12とディスク等の下位装置のリード/ラ
イトデータを転送するためのデータ転送部13があり、
マイクロプロセッサ12により上位/下位のインタフェ
ース信号の制御が行われる。
Registers 1o and 1 connected to both interface sections 6.7
There is a microprocessor 12 that handles the 1 and 8 registers 1O111, and a data transfer unit 13 that transfers read/write data from a lower device such as a disk.
The microprocessor 12 controls upper/lower interface signals.

上記制御装置は下位のインタフェース信号の本数、レベ
ルが同じであるので、ラップ・アラウンドテストの場合
、第4図に示すように上位/下位装置に接続しているケ
ーブルを外しくコネクタ2は上位装置との接続、コネク
タ3は下位装置との接続)、上位インタフェース部6の
コネクタ2と下位インタフェース部7のコネクタ3同士
をケーブル4で結び、下位装置に行く信号を上位インタ
フェース部のコネクタ2に戻し恰も上位信号のように見
せて動作させる。この時、ドライバ/レシーバ回路(D
V/RV)を含めた上位、下位インクフェース回路部6
.7が正常に動作するか否かをテストする。または上位
装置に送出すべき信号を下位インタフェース部に戻して
テストする。
The above control device has the same number and level of lower interface signals, so in the case of a wrap-around test, disconnect the cables connected to the upper/lower device as shown in Figure 4. Connector 2 is connected to the upper device. (connector 3 is connected to the lower-level device), the connector 2 of the upper interface section 6 and the connector 3 of the lower-level interface section 7 are connected with the cable 4, and the signal going to the lower-level device is returned to the connector 2 of the upper interface section. It works by making it look like a higher level signal. At this time, the driver/receiver circuit (D
Upper and lower ink face circuit section 6 including V/RV)
.. 7 is working properly. Alternatively, the signal to be sent to the higher-level device is returned to the lower-level interface section for testing.

例えば、上位側コネクタ2より入ったIN線信号をDV
/RV 8で受け、上位インタフェース部6が動き、マ
イクロプロセッサ12はレジスタ10をハンドリングす
る。また下位側コネクタ3より入ったIN線信号をDV
/RV 9で受け、下位インタフェース部7が動き、マ
イクロプロセッサ12はレジスタ11をハンドリングす
る。
For example, the IN line signal input from the host connector 2 is
/RV 8, the upper interface unit 6 operates, and the microprocessor 12 handles the register 10. In addition, the IN line signal input from the lower side connector 3 is
/RV 9, the lower interface section 7 operates, and the microprocessor 12 handles the register 11.

上記のように上位インタフェースのDV/RV素子と下
位インタフェースのDV/RV素子が全く同じであるの
で、単純に戻せばマツチングがとれランプ・アラウンド
テストが行える。
As mentioned above, since the DV/RV element of the upper interface and the DV/RV element of the lower interface are exactly the same, matching can be achieved by simply returning them, and a ramp-around test can be performed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第6図に示す従来中間装置(制御装置)のランプ・アラ
ウンドテストは上位インタフェース部6のコネクタ2と
下位インタフェース部7のコネクタ3同士をケーブル4
で結び、下位装置に行く信号をグルート回して恰も上位
信号のように見せて動作させ、ドライバ/レシーバ回路
を含めた上位、下位インタフェース回路部6.7が正常
に動作するか否かによって行う。
In the ramp-around test of the conventional intermediate device (control device) shown in FIG. 6, the connector 2 of the upper interface section 6 and the connector 3 of the lower interface section
This is done depending on whether or not the upper and lower interface circuit sections 6 and 7 including the driver/receiver circuit operate normally by connecting the signal going to the lower device through a groot so that it appears to be an upper level signal and operating it.

このランプ・アラウンドテストは上位/下位のインタフ
ェース信号の本数、レベルが同じ場合に行えるが、然し
最近の制御装置の中には上位/下位のインタフェース信
号の本数、或いはレベルが異なるものが多くなっている
This ramp-around test can be performed when the number and level of the upper and lower interface signals are the same, however, in recent control devices, there are many cases where the number or level of the upper and lower interface signals is different. There is.

上記上位/下位のインタフェース信号の本数、レベルの
違う制御装置(第5図参照)の時は、ラップ・アラウン
ドテストする為上位/下位装置に接続しているケーブル
4を外し、ケーブル4で上位インタフェース部のコネク
タ2と下位インタフェース部のコネクタ3をコネクタ同
士で結んだ時、本数不足により例えば下位装置よりの信
号が上位インタフェース部に入力されないので、ドライ
バ/レシーバ回路を含めたインタフェース回路部5が動
作しない。
When using a control device with a different number and level of upper/lower interface signals (see Figure 5), remove cable 4 connected to the upper/lower device to perform a wrap-around test, and connect cable 4 to the upper/lower interface signal. When the connectors 2 and 3 of the lower interface section are connected to each other, for example, signals from the lower device cannot be input to the upper interface section due to an insufficient number of connectors, so the interface circuit section 5 including the driver/receiver circuit does not operate. do not.

従って下位インタフェースの信号の本数と上位インタフ
ェースの信号の本数、レベルが同じでないとDV/RV
 8.9の接続が出来い為、ラップ・アラウンドテスト
が出来ないという問題点がある。
Therefore, if the number of signals on the lower interface and the number and level of signals on the upper interface are not the same, DV/RV
8.9 cannot be connected, so there is a problem that wrap-around tests cannot be performed.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、上記中間装置の上位/下位のインタフェ
ース信号の信号本数及び信号レベルが相違する時、前記
処理部が前記信号本数を制御できるレジスタと、不足信
号を補給する為の論理部門インタフェースと、異なる信
号レベルを同一レベルに変換するレベル変換回路を該装
置に追加し、前記レジスタの入力/出力を操作すること
により信号本数の合わせを行い、さらに前記−上位/下
位のインタフェース信号を前記レベル変換回路を経由し
て信号レベルを合わせることにより診断可能とした本発
明の中間装置の診断方式により解決される。
The above problem is that when the number and signal level of the upper/lower interface signals of the intermediate device are different, the processing section needs a register to control the number of signals, and a logic section interface for replenishing the missing signals. , a level conversion circuit for converting different signal levels to the same level is added to the device, the number of signals is adjusted by manipulating the input/output of the register, and the above-mentioned upper/lower interface signals are converted to the above-mentioned level. This problem is solved by the intermediate device diagnostic method of the present invention, which enables diagnosis by matching signal levels via a conversion circuit.

〔作用〕[Effect]

即ち、中間装置のラップ・アラウンドテストにおいて、
信号本数及び信号レベルが相違する場合、処理部が上位
/下位のインタフェース信号を制御できるレジスタを追
加し、該レジ、スタの入力/出力を操作することにより
上位/下位のインタフェース信号の信号本数を論理部門
インタフェースを介して同数に合わせ、DV/RVの接
続を可能として上下インタフェース邪路を動かしている
That is, in the wrap-around test of the intermediate device,
If the number of signals and signal levels are different, the processing unit can add a register that can control the upper/lower interface signals, and change the number of upper/lower interface signals by manipulating the inputs/outputs of the registers and registers. The same number of logical division interfaces is used to enable DV/RV connections and to move the upper and lower interfaces.

さらに上位/下位のインタフェース信号のレベルを合わ
せる為のレベル変換回路を設け、下位インタフェース部
の信号を該変換回路を経由して上位インタフェース部へ
戻すことにより信号レベルを合わせ診断可能としている
Furthermore, a level conversion circuit is provided to match the levels of the upper/lower interface signals, and the signals from the lower interface section are returned to the upper interface section via the conversion circuit, thereby making it possible to match the signal levels and perform diagnosis.

〔実施例〕〔Example〕

第1図は本発明の一実施例のブロック図を示す。 FIG. 1 shows a block diagram of one embodiment of the invention.

なお、全図を通し同一符合は同一対象物を示す。Note that the same reference numerals throughout the figures indicate the same objects.

第1図は従来と同じようにマイクロプロセッサ12がレ
ジスタ10.11をハンドリングしながら上位/下位の
インタフェース信号の制御を行う中間装置Aである。こ
の装置Aは上位/下位のインタフェース信号の本数、レ
ベルが異なっている。(上位インタフェースのコネクタ
2と下位インタフェースのコネクタ3の信号ビン数が異
なる。)この装置Aは従来のように単純にケーブル接続
のみでラップ・アラウンドテストを行うわけにはいかな
い。そこで、マイクロプロセッサ12がハンドリングで
きる新たなレジスタ14を追加し、このレジスタ14の
入力/出力を操作することにより信号本数の合わせを行
う。また、上位/下位のインタフェース信号のレベルが
異なっているので、レベル変換するレベル変換回路15
と不足分を補うレジスタの論理インタフェース16を設
けている。なお17.18はレベル変換回路15と下位
及び上位インタフェースとを接続するコネクタである。
FIG. 1 shows an intermediate device A in which a microprocessor 12 controls upper/lower interface signals while handling registers 10 and 11, as in the prior art. This device A has different numbers and levels of upper/lower interface signals. (The number of signal bins of the connector 2 of the upper interface and the connector 3 of the lower interface are different.) This device A cannot perform a wrap-around test simply by connecting a cable as in the past. Therefore, a new register 14 that can be handled by the microprocessor 12 is added, and the number of signals is adjusted by manipulating the input/output of this register 14. In addition, since the levels of the upper and lower interface signals are different, a level conversion circuit 15 is used to convert the levels.
A logic interface 16 of registers is provided to compensate for the shortage. Note that 17 and 18 are connectors that connect the level conversion circuit 15 and the lower and upper interfaces.

例えば、上位インタフェース部6のコネクタ2にIN線
20本、OUT線20本、下位インタフェース部7(7
)=7*クタ3ニOUT 線12本、INvA12本の
場合は、OUT線8本の不足を補う為8ビツトのレジス
タ14を1個追加し、これをセットすることにより不足
分の本数合わせを行い、その後レベル変換回路15を経
由した後、上位インタフェース2のコネクタに接続する
。また、I NvAB本のはみ出しを吸収するため、や
はりレベル変換回路15を通した後に論理インタフェー
ス16を介して8ビツトのレジスタ14に入力し、マイ
クロプロセッサ12がこれをチェックすることによりテ
ストが可能となる。
For example, the connector 2 of the upper interface section 6 has 20 IN wires, 20 OUT wires, and the lower interface section 7 (7
) = 7 * In the case of 12 OUT lines and 12 INvA lines, add one 8-bit register 14 to compensate for the lack of 8 OUT lines, and set this to match the missing number of lines. Then, after passing through the level conversion circuit 15, it is connected to the connector of the upper interface 2. In addition, in order to absorb the protrusion of the I NvAB book, the data is input to the 8-bit register 14 via the logic interface 16 after passing through the level conversion circuit 15, and the microprocessor 12 checks this to enable testing. Become.

なお、上位/下位インタフェース部6.7のチェックす
る場合の流れを簡単に説明すると、第1図の上位インタ
フェース部6の矢印■向きのチェックはマイクロプロセ
ッサ12がレジスタ11にデータをセントし、下位イン
タフェース部7を矢印■方向のように通りレベル変換回
路15を経由して上位インタフェース部6に戻る。
To briefly explain the flow of checking the upper/lower interface unit 6.7, the check in the direction of the arrow ■ of the upper interface unit 6 in FIG. It passes through the interface section 7 in the direction of the arrow {circle around (2)} and returns to the upper interface section 6 via the level conversion circuit 15.

次に、上位インタフェース部6の矢印■向きのチェック
はマイクロプロセッサ12がレジスタlOにデータをセ
ントし、矢印■方向のように通りレベル変換回路15経
由で下位インタフェース部7を矢印■方向のように通り
レジスタ11に入るものと、レベル変換回路15より論
理インタフェース16経由でレジスタ14に入る2通り
となる。
Next, to check the direction of the arrow ■ of the upper interface unit 6, the microprocessor 12 sends data to the register IO, passes it in the direction of the arrow ■, and transfers the data to the lower interface unit 7 via the level conversion circuit 15 in the direction of the arrow ■. There are two types: one that enters the current register 11, and one that enters the register 14 from the level conversion circuit 15 via the logic interface 16.

又、第2図に示すように別プロセッサ(RASプロセッ
サ)19を有する装置Bで有れば、そのプロセッサ19
がマイクロプロセッサ12と同期をとりながら(通信し
ながら)レジスタ14を操作することにより、通信線の
過不足を補うことが出来る上位/下位のインタフェース
信号の本数、レベルが異っている装置でも上記のように
構成することにより、CPUと接続することなく単純に
ケーブル接続のみで、ラップ・アラウンドテストが行え
る。従って、CPUに接続する必要もないので試験工数
が節約になる。
In addition, if the device B has a separate processor (RAS processor) 19 as shown in FIG.
By manipulating the register 14 while synchronizing with the microprocessor 12 (while communicating), excess or deficiency in communication lines can be compensated for.Even in devices where the number and level of upper/lower interface signals are different, With this configuration, wrap-around tests can be performed simply by connecting a cable without connecting to the CPU. Therefore, since there is no need to connect to the CPU, testing man-hours can be saved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、論理部門間インタ
フェースを追加して不足信号の補給を行うと同時に信号
レベル変換回路を追加することにより上位/下位インタ
フェース信号の本数、レベルが異なる装置のランプ・ア
ラウンドテストが実現可能となる効果は大きい。
As explained above, according to the present invention, an inter-logical interface is added to supply missing signals, and at the same time a signal level conversion circuit is added, thereby converting the lamps of devices with different numbers and levels of upper/lower interface signals.・The effect of making around testing possible is significant.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のプロ・7り図、第2図は本
発明の実施例のブロック図、第3図は電算機システムを
説明する図・第4図は制御装置のスタンドアロン診断を
説明する図、 第5図は信号本数の異なる装置を説明する図、第6図は
従来の装置のランプ・アラウンドテストを説明する図で
ある。 図において、 2は上位インタフェースのコネクタ、 3は下位インタフェースのコネクタ、 4はケーブル、 6は上位インタフェース部、 7は下位インタフェース部、 8.9はD V/RV、 10.11.14はレジスタ、 12はマイクロプロセッサ、 13はデータ転送、 15はレベル変換回路、 16は論インタフェース、 17.18はコネクタ、 19はRASプロセッサを示す。 第1 困 茅2 岡 第3 団 第6@
Fig. 1 is a professional diagram of an embodiment of the present invention, Fig. 2 is a block diagram of an embodiment of the invention, Fig. 3 is a diagram explaining a computer system, and Fig. 4 is a stand-alone control device. FIG. 5 is a diagram for explaining diagnosis; FIG. 5 is a diagram for explaining devices with different numbers of signals; FIG. 6 is a diagram for explaining a ramp-around test of a conventional device. In the figure, 2 is the upper interface connector, 3 is the lower interface connector, 4 is the cable, 6 is the upper interface section, 7 is the lower interface section, 8.9 is the DV/RV, 10.11.14 is the register, 12 is a microprocessor, 13 is a data transfer circuit, 15 is a level conversion circuit, 16 is a logic interface, 17.18 is a connector, and 19 is a RAS processor. 1st Kumo 2 Oka 3rd Group 6 @

Claims (1)

【特許請求の範囲】[Claims] 電算機システム内の上位装置及び下位装置のインタフェ
ース部を夫々所有し、さらにデータ転送部と内部回路を
制御する処理部を持った中間装置の上位装置及び下位装
置との接続を切断し、上位インタフェース部と下位イン
タフェース部同士を接続して下位装置へ送出すべき信号
を上位インタフェース部に戻し、または上位装置に送出
すべき信号を下位インタフェース部に戻してドライバ/
レシーバ回路を含めたインタフェース部が正常な動作を
行うか否かを診断する中間装置の固有診断方式において
、上記中間装置の上位/下位のインタフェース信号の信
号本数及び信号レベルが相違する時、前記処理部が前記
信号本数を制御できるレジスタと、不足信号を補給する
為の論理部門インタフェースと、異なる信号レベルを同
一レベルに変換するレベル変換回路を該装置に追加し、
前記レジスタの入力/出力を操作することにより信号本
数の合わせを行い、さらに前記上位/下位のインタフェ
ース信号を前記レベル変換回路を経由して信号レベルを
合わせることにより診断可能としたことを特徴とする中
間装置の診断方式。
An intermediate device that has an interface section for the upper and lower devices in a computer system, and also has a data transfer section and a processing section that controls internal circuits, is disconnected from the upper and lower devices, and the upper interface By connecting the lower interface section and the lower-level interface section, signals to be sent to the lower-level device are returned to the upper-level interface section, or signals to be sent to the higher-level device are returned to the lower-level interface section and sent to the driver/lower-level interface section.
In a specific diagnosis method for an intermediate device that diagnoses whether or not an interface unit including a receiver circuit operates normally, when the number of signals and the signal level of the upper/lower interface signals of the intermediate device are different, the above-mentioned processing is performed. Adding to the device a register that allows the section to control the number of signals, a logic section interface for replenishing insufficient signals, and a level conversion circuit that converts different signal levels to the same level,
The number of signals is matched by manipulating the input/output of the register, and diagnosis is made possible by matching the signal levels of the upper/lower interface signals via the level conversion circuit. Diagnosis method for intermediate equipment.
JP59221507A 1984-10-22 1984-10-22 System for diagnosing intermediate device Granted JPS61100850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59221507A JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59221507A JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Publications (2)

Publication Number Publication Date
JPS61100850A true JPS61100850A (en) 1986-05-19
JPH0318219B2 JPH0318219B2 (en) 1991-03-12

Family

ID=16767792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59221507A Granted JPS61100850A (en) 1984-10-22 1984-10-22 System for diagnosing intermediate device

Country Status (1)

Country Link
JP (1) JPS61100850A (en)

Also Published As

Publication number Publication date
JPH0318219B2 (en) 1991-03-12

Similar Documents

Publication Publication Date Title
US5852617A (en) Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
JPS61100850A (en) System for diagnosing intermediate device
EP0099407B1 (en) Digital system including line activity detection
US5751728A (en) Semiconductor memory IC testing device
US4701917A (en) Diagnostic circuit
JP3968040B2 (en) High speed serial controller
JP2564740Y2 (en) Terminal adapter
KR100235248B1 (en) Hardware connection state checking system with signal cable
JPH0325229Y2 (en)
JP2673362B2 (en) Unbalanced / balanced converter for SCSI
JPH04339428A (en) Signal transmitting method and testing circuit
JPH087442Y2 (en) Input / output device of programmable controller
JPS63148580A (en) Input/output connector separation type printed circuit board
JPS62261970A (en) Diagnosis device
JPS58106478A (en) Testing system
JP2612636B2 (en) I / O terminal unit
JPS5838877A (en) Testing device
JPS6260860B2 (en)
JPS5924326A (en) Connection system between process computer and external process
JPS6157863A (en) Detecting circuit for cable falling
JPH05107310A (en) Electronic circuit measuring device
JPS62191953A (en) Diagnosing system for dma controller
JPH0552906A (en) Data transferring system for ic testing device
JPS64730B2 (en)
JPS5821730B2 (en) data processing equipment

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees