JPS609362A - パルストランス - Google Patents
パルストランスInfo
- Publication number
- JPS609362A JPS609362A JP11548683A JP11548683A JPS609362A JP S609362 A JPS609362 A JP S609362A JP 11548683 A JP11548683 A JP 11548683A JP 11548683 A JP11548683 A JP 11548683A JP S609362 A JPS609362 A JP S609362A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- winding
- primary
- pulse
- windings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ゲートパルス発生回路とゲートターンオフ形
サイリスタのゲートとの間の絶縁を確保するとともに、
ゲートパルスを伝送するパルストランスに関する。
サイリスタのゲートとの間の絶縁を確保するとともに、
ゲートパルスを伝送するパルストランスに関する。
一般に、ゲートターンオフ形サイリスタ（以下、単にＧ
’Ｊ’ ０と略称する。）のオフゲート電流は、オン
ゲート電流に対して約１桁大きい電流が必式とされてい
る。また、ＧＴＯ電流容量の大形化の要望に合わせて、
ゲート回路電流の大答諷化が産屋されている。さらに、
ＧＴＯ素子の高電圧化とともに、ＧＴＯを直列接続する
ことにより（） Ｔ Ｏスイッチ回路の高電圧化が要望
されている。
’Ｊ’ ０と略称する。）のオフゲート電流は、オン
ゲート電流に対して約１桁大きい電流が必式とされてい
る。また、ＧＴＯ電流容量の大形化の要望に合わせて、
ゲート回路電流の大答諷化が産屋されている。さらに、
ＧＴＯ素子の高電圧化とともに、ＧＴＯを直列接続する
ことにより（） Ｔ Ｏスイッチ回路の高電圧化が要望
されている。
これらのことから、ＧＴＯをオンオフ制作１１するゲー
トパルスを発生するゲートパルス発生回路と、ＧＴＯの
ゲートとの間に設けられる絶縁パルストランスにあって
も、その電流容量の大８Ｒ化と絶線耐力の筒耐圧化が要
望されている。
トパルスを発生するゲートパルス発生回路と、ＧＴＯの
ゲートとの間に設けられる絶縁パルストランスにあって
も、その電流容量の大８Ｒ化と絶線耐力の筒耐圧化が要
望されている。
しかしながら、単に絶縁パルストランスの大容量化及び
高耐圧化を図ると、巻線サイズが太くなると同時に１次
２仄間の絶縁寸法が増大してしまう。これによって、イ
ンダクタンスが高くなり、パルス電流の急峻度が低下し
て、ＧＴＯの消弧特性が悪くなってし壕うという處れが
ある。また、絶縁パルストランスの外形が大形なものと
なり、被数のＧＴＯから形成されるＧＴＯ装置にあって
は、装置全体が大形になってしまうとともに、ゲート回
路のｌ！ｉｉｌ！ｉが長くなって配線インダクタンスが
増大し、パルス電流の急峻度が一１７４低下してしまう
という虞れがある。
高耐圧化を図ると、巻線サイズが太くなると同時に１次
２仄間の絶縁寸法が増大してしまう。これによって、イ
ンダクタンスが高くなり、パルス電流の急峻度が低下し
て、ＧＴＯの消弧特性が悪くなってし壕うという處れが
ある。また、絶縁パルストランスの外形が大形なものと
なり、被数のＧＴＯから形成されるＧＴＯ装置にあって
は、装置全体が大形になってしまうとともに、ゲート回
路のｌ！ｉｉｌ！ｉが長くなって配線インダクタンスが
増大し、パルス電流の急峻度が一１７４低下してしまう
という虞れがある。
他方、一般にＧＴＯ装行全行全体ての電流容量又は電圧
を高くするため、複数のＧ’ｌ”０を並列又は直列に接
続して構成することが多い。このような場合には、各Ｇ
ＴＯのゲートに印加されるゲートパルスを同期させなけ
ればならない。しかし、各ＧＴＯのゲート回路のインダ
クタンスが一致していないと、各ゲートパルスの波形が
乱れ、ＧＴ０過大電流が流れたり、又は過大電圧が印加
され、これによってＧ Ｔ Ｏが破損してしまうという
虞れがある。
を高くするため、複数のＧ’ｌ”０を並列又は直列に接
続して構成することが多い。このような場合には、各Ｇ
ＴＯのゲートに印加されるゲートパルスを同期させなけ
ればならない。しかし、各ＧＴＯのゲート回路のインダ
クタンスが一致していないと、各ゲートパルスの波形が
乱れ、ＧＴ０過大電流が流れたり、又は過大電圧が印加
され、これによってＧ Ｔ Ｏが破損してしまうという
虞れがある。
本発明の目的は、インダクタンスの低減された大容量、
高１１圧のパルストランスを提供することにある。また
、他の目的は、複数のＧＴＯが並列又は直列接続されて
なるＧＴＯ妓置装あって、それらのＧＴＯのオンオフ制
御を容易に同期させることができる構造を有し、且つ小
形のパルストランスを提供することにある。
高１１圧のパルストランスを提供することにある。また
、他の目的は、複数のＧＴＯが並列又は直列接続されて
なるＧＴＯ妓置装あって、それらのＧＴＯのオンオフ制
御を容易に同期させることができる構造を有し、且つ小
形のパルストランスを提供することにある。
本発明は、オフゲートパルスの印加されるオフゲート用
１次巻線とＧＴＯのゲートに接続される２次巻線の巻数
を等しくするとともに、そｉＬらの巻線の素線を同一層
に且っ１ターンごとに互いに隣シ合わせて巻回し、前記
２次巻線を所要の電流容量に応じて複数に分割して並列
接続したものとすることによシ、インダクタンスを低減
するとともに大答量化且つ高耐圧化しようとするもので
ある。
１次巻線とＧＴＯのゲートに接続される２次巻線の巻数
を等しくするとともに、そｉＬらの巻線の素線を同一層
に且っ１ターンごとに互いに隣シ合わせて巻回し、前記
２次巻線を所要の電流容量に応じて複数に分割して並列
接続したものとすることによシ、インダクタンスを低減
するとともに大答量化且つ高耐圧化しようとするもので
ある。
さらに、不発明は、ロｉ］記オフゲート用１次巻線と２
次巻線を一対とする巻線を、同一磁心に複数対巻回した
ものとすることによシ、複数のＧＴＯが並列又は直列接
続されてなる各ＧＴＯのオンオフ制御を、容易に同期さ
せるとともに小形化しようとするものである、 〔発明の実施例〕 以下、本発明を実施例に基づいて説明する。
次巻線を一対とする巻線を、同一磁心に複数対巻回した
ものとすることによシ、複数のＧＴＯが並列又は直列接
続されてなる各ＧＴＯのオンオフ制御を、容易に同期さ
せるとともに小形化しようとするものである、 〔発明の実施例〕 以下、本発明を実施例に基づいて説明する。
？＋ｒ １図に本発明の一実施例パルストランスを模式
的に示すとともに、そのパルストランスが適用されたＧ
ＴＯ装置とゲート回路の要部を示す。
的に示すとともに、そのパルストランスが適用されたＧ
ＴＯ装置とゲート回路の要部を示す。
第１図図示のように、ＧＴＯ装置１は２つのＧＴＯＩＡ
、ＩＢが直列接続されて形成されている。パルストラン
ス２はオフゲート用ｌ仄巻線４、オンゲト用１次巻線５
及びチェック用１次巻線６からなる１次巻線と、２組の
２次巻線７Ａ。
、ＩＢが直列接続されて形成されている。パルストラン
ス２はオフゲート用ｌ仄巻線４、オンゲト用１次巻線５
及びチェック用１次巻線６からなる１次巻線と、２組の
２次巻線７Ａ。
７Ｂとを１つの磁心３に巻回して形成されている。
巻線４の端子Ｐ＋ 、Ｐ２にはオフゲートパルスが、巻
線５の端子Ｐｓ 、Ｐ４にはオンゲートパルスが、巻線
６の端子Ｐｓ 、Ｐｓにはチェックパルスが、それぞれ
図示していないゲートパルス発生回路〃・ら、図示極性
の如く入力されるようになっている。
線５の端子Ｐｓ 、Ｐ４にはオンゲートパルスが、巻線
６の端子Ｐｓ 、Ｐｓにはチェックパルスが、それぞれ
図示していないゲートパルス発生回路〃・ら、図示極性
の如く入力されるようになっている。
２次巻線７Ａの端子Ｓ】は逆極性に並列接続されたサイ
リスタＴＩＩＩＡ 、Ｔｈ２Ａを介して、ＧＴＯＩＡの
ゲートＧＡに接続され、端子Ｓ２はＧＴＯＩＡのカソー
ドＫＡにシ妾続されている。また、ＧＴＯＩＡのゲート
ＧＡとカソードＩ（Ａ間に敵、抵抗Ｒ＋、Ａ、および抵
抗Ｒ２＾とコンデンサＣＡの直列回路が、接続されてい
る。同様に２次巻線７Ｂの端子Ｓｓ 、８４ とＧＴＯ
ＩＢのゲートＯＢおよびカソードＫ１１間には、サイリ
スタＴ ｈ Ｉ Ｂ ＋”、［’ｈ２１％抵抗几Ｂ、Ｒ
＋２ｍ、コンデンザＣ１１が接続されている。
リスタＴＩＩＩＡ 、Ｔｈ２Ａを介して、ＧＴＯＩＡの
ゲートＧＡに接続され、端子Ｓ２はＧＴＯＩＡのカソー
ドＫＡにシ妾続されている。また、ＧＴＯＩＡのゲート
ＧＡとカソードＩ（Ａ間に敵、抵抗Ｒ＋、Ａ、および抵
抗Ｒ２＾とコンデンサＣＡの直列回路が、接続されてい
る。同様に２次巻線７Ｂの端子Ｓｓ 、８４ とＧＴＯ
ＩＢのゲートＯＢおよびカソードＫ１１間には、サイリ
スタＴ ｈ Ｉ Ｂ ＋”、［’ｈ２１％抵抗几Ｂ、Ｒ
＋２ｍ、コンデンザＣ１１が接続されている。
このように構成されるものにあって、サイリスタＴ ｈ
＋ｉ 、 Ｔ Ｌ＋ｍはオンゲート電流（オーバードラ
イブ電流）を制御し、サイリスタＴ１１２ＡＩ’１７ｈ
Ｈ＋はオフゲート電流を制御する。また、抵抗ＲＩＡ、
几１１抵抗Ｒ２Ａ、几２３およびコンテンサＣＡ、ＯＲ
からなる回路は、ＧＴＯＩ Ａ、 Ｉ ＢのｄＶ ／ｄ
を耐波を確保して、誤点弧を防止するように作用する
。さて、オンゲートパルス又はオフゲートパルスが４線
５又は４に印加されると、２次巻線７Ａ、７Ｂからそれ
ぞｔのＧＴＯＩＡ、。
＋ｉ 、 Ｔ Ｌ＋ｍはオンゲート電流（オーバードラ
イブ電流）を制御し、サイリスタＴ１１２ＡＩ’１７ｈ
Ｈ＋はオフゲート電流を制御する。また、抵抗ＲＩＡ、
几１１抵抗Ｒ２Ａ、几２３およびコンテンサＣＡ、ＯＲ
からなる回路は、ＧＴＯＩ Ａ、 Ｉ ＢのｄＶ ／ｄ
を耐波を確保して、誤点弧を防止するように作用する
。さて、オンゲートパルス又はオフゲートパルスが４線
５又は４に印加されると、２次巻線７Ａ、７Ｂからそれ
ぞｔのＧＴＯＩＡ、。
ＩＢのゲートカソード間に、パルス状のオフゲート電流
又はオフゲート電流が流され、ＧＴ・０１Ａ。
又はオフゲート電流が流され、ＧＴ・０１Ａ。
ＩＢがオ″ン又はオフされる。このオンゲート矩、流及
びオフゲート電流は大電流で、且つ立上りが急峻な、即
ち急峻度の高い波形特性のものにすることが要求され、
特にオフゲート電流は大電流であわ、高い急峻度のもの
でなければならないことは前述の通りである。
びオフゲート電流は大電流で、且つ立上りが急峻な、即
ち急峻度の高い波形特性のものにすることが要求され、
特にオフゲート電流は大電流であわ、高い急峻度のもの
でなければならないことは前述の通りである。
そこで、本実施例のパルストランス２は、第２図および
第３図に示す巻称も５成およびイ４造とすることにより
、１次−２次間における電磁納会の漏れインダクタンス
金低減し、所要のパルス電流急峻度を確保するようにし
ている。即ち、ムτ２図に示すように、オフゲート用１
次巻ＫＢ４を２次＠、脈７Ａ、７Ｂに対応させて、巻線
４Ａ、４Ｂに２分割形成するとともに、対応する１次−
２次巻線（４Ａ−７Ａ、４Ｂ−７Ｂ）の巻数を等しくし
ている。なお、１次−２次の巻数を等しくしたことによ
る巻数比の調整は、２次巻線４Ａ、４Ｂをそれぞれオフ
ゲート電流の容量に応じて複数に分割し、それらを並列
に接続することによりなさル〔いる。また、１次巻線４
Ａ、４Ｂと２次巻、ＰＩｉ！７Ａ。
第３図に示す巻称も５成およびイ４造とすることにより
、１次−２次間における電磁納会の漏れインダクタンス
金低減し、所要のパルス電流急峻度を確保するようにし
ている。即ち、ムτ２図に示すように、オフゲート用１
次巻ＫＢ４を２次＠、脈７Ａ、７Ｂに対応させて、巻線
４Ａ、４Ｂに２分割形成するとともに、対応する１次−
２次巻線（４Ａ−７Ａ、４Ｂ−７Ｂ）の巻数を等しくし
ている。なお、１次−２次の巻数を等しくしたことによ
る巻数比の調整は、２次巻線４Ａ、４Ｂをそれぞれオフ
ゲート電流の容量に応じて複数に分割し、それらを並列
に接続することによりなさル〔いる。また、１次巻線４
Ａ、４Ｂと２次巻、ＰＩｉ！７Ａ。
７Ｂとの配置は、第３図の断面構造図に示すように、そ
れらの素線を磁心３の外周の同一層に且っ１ターンごと
に互いに瞬り合わせの配置となるように巻回しく以下、
添え巻きと称する。）、他の１次巻線５．６はそれらの
外側に巻回するようにしている。
れらの素線を磁心３の外周の同一層に且っ１ターンごと
に互いに瞬り合わせの配置となるように巻回しく以下、
添え巻きと称する。）、他の１次巻線５．６はそれらの
外側に巻回するようにしている。
上述したように、本実施例によれば、オフゲート用１次
巻線４Ａ、４Ｂと、対応する２次巻線７Ａ、７Ｂの巻数
を等しくシ、且つそれらを添え巻きとしていることがら
、１次−２次間の漏Ｉ′Ｌ☆′ハ束が著しく低減され、
漏れインダクタンスを極小化することができる。これに
よって、大Ｍｕ化してもオフゲート電流の立上りの急峻
度を高くすることができ、ＧＴＯの消弧特性が向上され
る。
巻線４Ａ、４Ｂと、対応する２次巻線７Ａ、７Ｂの巻数
を等しくシ、且つそれらを添え巻きとしていることがら
、１次−２次間の漏Ｉ′Ｌ☆′ハ束が著しく低減され、
漏れインダクタンスを極小化することができる。これに
よって、大Ｍｕ化してもオフゲート電流の立上りの急峻
度を高くすることができ、ＧＴＯの消弧特性が向上され
る。
また、本実施例によれば、２１同のＣＩＴＯＩＡ。
ＩＢに対応する２個の２次巻線７Ａ、７Ｂを、１つのオ
フゲートパルス又はオンゲートパルスによって励磁され
る１つの１次巻線４゛に対向させて一体形成しているこ
とから、２つの２次巻線７ Ａ ＋７Ｂを同時に励磁す
ることができる。したがって、Ｇ’Ｉ’０１Ａ、ＩＢ′
ｆ：同ル」させて駆動することができる。同様に複数対
の１次２次巻線を１つの磁心に巻回すれば、複数のＧＴ
Ｏが並列又は直列接続されてなる各ＧＴＯのオンオフ制
御を、回期させることができ、これによって非同期に起
因するＧ’ｌ’Ｏの損傷を防止することができる。しか
も、複数組の２次巻線を同一磁心に巻回していることか
ら、パルストランスが小形化されるという効果がある、
特に、多数のＧＴＯからなるＧＴＯ装置にあっては、パ
ルストランスの個数を大幅に低減できることから、ゲー
ト回路全体を著しく小形化することができる。
フゲートパルス又はオンゲートパルスによって励磁され
る１つの１次巻線４゛に対向させて一体形成しているこ
とから、２つの２次巻線７ Ａ ＋７Ｂを同時に励磁す
ることができる。したがって、Ｇ’Ｉ’０１Ａ、ＩＢ′
ｆ：同ル」させて駆動することができる。同様に複数対
の１次２次巻線を１つの磁心に巻回すれば、複数のＧＴ
Ｏが並列又は直列接続されてなる各ＧＴＯのオンオフ制
御を、回期させることができ、これによって非同期に起
因するＧ’ｌ’Ｏの損傷を防止することができる。しか
も、複数組の２次巻線を同一磁心に巻回していることか
ら、パルストランスが小形化されるという効果がある、
特に、多数のＧＴＯからなるＧＴＯ装置にあっては、パ
ルストランスの個数を大幅に低減できることから、ゲー
ト回路全体を著しく小形化することができる。
なお、一般に上記パルストランスの１次−２次巻線間に
は、ＧＴＯＩＡ又はＩＢの高い主回路電圧（例えば７５
０ｖ〜１５０（１）がかかるため、十分な絶縁耐力を有
する絶縁イ）！８．覆の施された巻Ｐカ素綜を用いなけ
ればならない。しかし、■？人−２次巻ｆＯ，ａ互間の
間隙を小さくして漏れインダクタンスを小さくするため
には、できるだけ絶縁被色を薄くすることが望ましい。
は、ＧＴＯＩＡ又はＩＢの高い主回路電圧（例えば７５
０ｖ〜１５０（１）がかかるため、十分な絶縁耐力を有
する絶縁イ）！８．覆の施された巻Ｐカ素綜を用いなけ
ればならない。しかし、■？人−２次巻ｆＯ，ａ互間の
間隙を小さくして漏れインダクタンスを小さくするため
には、できるだけ絶縁被色を薄くすることが望ましい。
これらの要件’ｌ［−泗たす素朦として、例えば、高面
ｊ圧性及び耐コロナ性に優れたシュンフロンＰＴＦＥ
（ｐｏｌｙ−ｔｅｔｒａ −口ｕｏｒｅ−ｅｔｈｙｌｅ
ｎｅ） 屯線−順工社４循を挙げることができる。
ｊ圧性及び耐コロナ性に優れたシュンフロンＰＴＦＥ
（ｐｏｌｙ−ｔｅｔｒａ −口ｕｏｒｅ−ｅｔｈｙｌｅ
ｎｅ） 屯線−順工社４循を挙げることができる。
次に、上記実施例の外形椿造の平面図を第４図に、第４
図図示矢印Ｘ−Ｘにおける矢視断面図を第５図に示す。
図図示矢印Ｘ−Ｘにおける矢視断面図を第５図に示す。
第４図及び第５図に示したように、パルストランス全体
はモールド絶縁相８によ−）て被覆形成されている。１
次巻線はリード線９によって、２次巻線はネジ端子１０
によって、外部回路等に接続する引出し構造としている
点を第１の１行徴構造としている。また、第２の特徴信
造０第４図に示すように、２つの２次巻線７Ａと７１１
を対称に配置するとともに、それぞれの巻始めを端子Ｓ
１及びＳｓ’ＭＩＪとし、互いに逆方向に巻回している
点にある。
はモールド絶縁相８によ−）て被覆形成されている。１
次巻線はリード線９によって、２次巻線はネジ端子１０
によって、外部回路等に接続する引出し構造としている
点を第１の１行徴構造としている。また、第２の特徴信
造０第４図に示すように、２つの２次巻線７Ａと７１１
を対称に配置するとともに、それぞれの巻始めを端子Ｓ
１及びＳｓ’ＭＩＪとし、互いに逆方向に巻回している
点にある。
即ち、１次側をリード線構造とすることにより、１次側
をまとめて引出すことができ、引出し部スペースが縮小
されるとともに、ネジ端子１ｏ（高電圧側）との縁面距
離を考慮することなく、それらの間の絶縁を容易に確保
することができる。これによって、全ての引出しをネジ
端子構造とする場合に比して、全体を小形化することが
できる。
をまとめて引出すことができ、引出し部スペースが縮小
されるとともに、ネジ端子１ｏ（高電圧側）との縁面距
離を考慮することなく、それらの間の絶縁を容易に確保
することができる。これによって、全ての引出しをネジ
端子構造とする場合に比して、全体を小形化することが
できる。
ナオ、リード線９に前述のシュンフロンＰＴ１１ｉ’Ｅ
′ｔｔ線を用いれば、絶縁の伯頼厩を一層向上させるこ
とができる。
′ｔｔ線を用いれば、絶縁の伯頼厩を一層向上させるこ
とができる。
ここで、２次側をリード線構造にした場合を考えてみる
ｎ２次巻線の分割並列数が多くなるにしたがって、リー
ド線の口出し数が多くなるので絶縁処理が煩雑となって
しまう。また、外部回路との接続が煩雑となり誤配線の
原因となることがある。一方、リード線をパルストラン
ス内で並列接続してから引出すようにすると、接続部の
絶縁処理が多くなるとともに、作業が煩雑なものとなる
ことから、その接続部の絶縁信頼度が低下してしまうと
いう欠点がある。
ｎ２次巻線の分割並列数が多くなるにしたがって、リー
ド線の口出し数が多くなるので絶縁処理が煩雑となって
しまう。また、外部回路との接続が煩雑となり誤配線の
原因となることがある。一方、リード線をパルストラン
ス内で並列接続してから引出すようにすると、接続部の
絶縁処理が多くなるとともに、作業が煩雑なものとなる
ことから、その接続部の絶縁信頼度が低下してしまうと
いう欠点がある。
また、前述の第２の特徴構造、即ち２次巻線を対称に配
置したことにより、２次巻線７Ａ、７Ｂの漏れインダク
タンスを等しくすることができ、ＧＴＯオンオン制御の
同期化を一層図ることができる。しかも、ネジ端子５が
対称配置となっていることから、ＧＴＯとの接続配線の
長さを等しくして配線インダクタンスをも等しくするこ
とができ、ＧＴＯオンオフ制御の同期化をさらに図るこ
とができる。
置したことにより、２次巻線７Ａ、７Ｂの漏れインダク
タンスを等しくすることができ、ＧＴＯオンオン制御の
同期化を一層図ることができる。しかも、ネジ端子５が
対称配置となっていることから、ＧＴＯとの接続配線の
長さを等しくして配線インダクタンスをも等しくするこ
とができ、ＧＴＯオンオフ制御の同期化をさらに図るこ
とができる。
以上説明したように、本発明によれば、１次巻線と２次
巻線の巻数を等しくし、且つ添え巻きとしていることか
ら、インダクタンスが大幅に低減され、ゲート電流の急
峻度が向上されるという効果がある。
巻線の巻数を等しくし、且つ添え巻きとしていることか
ら、インダクタンスが大幅に低減され、ゲート電流の急
峻度が向上されるという効果がある。
また、本発明によれば、同一磁心にａ数対の１次−２次
巻線を巻回したものとしていることから、複数のＧＴＯ
のオンオフ制御を「易に同期化させることができ、しか
も小形化することができるという効果がある。
巻線を巻回したものとしていることから、複数のＧＴＯ
のオンオフ制御を「易に同期化させることができ、しか
も小形化することができるという効果がある。
第１図は本発明の一実施例パルストランス巻線とＧＴＯ
ゲート回路との接続構成図、第２図は実施例の巻線詳細
構成図、第３図は実施例の断面惜造図、第４図は実施例
の外形を示す平面図、第５図は第４図図示矢視Ｘ−Ｘ断
面図である。 ２・・・ハ／ｌ／ストランス、３・・・ａ心、４，４Ａ
、４Ｊ３・・・オフゲート用Ｉ次巻５，７，７Ａ、７Ｂ
・・・２次巻線。 代理人 弁理士 鵜沼辰之 糖２図 兎３図 第を図 メ
ゲート回路との接続構成図、第２図は実施例の巻線詳細
構成図、第３図は実施例の断面惜造図、第４図は実施例
の外形を示す平面図、第５図は第４図図示矢視Ｘ−Ｘ断
面図である。 ２・・・ハ／ｌ／ストランス、３・・・ａ心、４，４Ａ
、４Ｊ３・・・オフゲート用Ｉ次巻５，７，７Ａ、７Ｂ
・・・２次巻線。 代理人 弁理士 鵜沼辰之 糖２図 兎３図 第を図 メ
Claims (1)
- 【特許請求の範囲】 １、ゲートパルス発生回路とゲートターンオフ形サイリ
スタのゲートとの間に１ｉｉｒ人接続されるパルストラ
ンスにおいて、オフゲートパルスの印加されるオフゲー
ト用１次巻線と前記ゲートに接続される２次巻勝との巻
数を等しくするとともに、前記オフゲート用１次巻線と
２次巻線の素線を同一層に且つ１ターンごとに互いに隣
り合わせて巻回し、前記２次巻線を所要の一流容ｊｊｔ
に応じて複数に分割して並列接続したことを特徴とする
パルストランス。 ２、特許請求の範囲第１項記載の発明において、前記オ
フゲート用１次巻線と２次＠線を一対とする巻線を同一
の磁心に＆数対巻回したことを特徴とするパルストラン
ス。 ３、特許請求の範囲第２項記載の発明において、前記複
数対のオフゲート用１次巻線と２次巻線を対称に巻回配
置したことを特徴とするパルストランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11548683A JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11548683A JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609362A true JPS609362A (ja) | 1985-01-18 |
| JPH0223012B2 JPH0223012B2 (ja) | 1990-05-22 |
Family
ID=14663710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11548683A Granted JPS609362A (ja) | 1983-06-27 | 1983-06-27 | パルストランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018070023A1 (ja) * | 2016-10-13 | 2018-04-19 | 株式会社東芝 | 負荷時タップ切換装置 |
-
1983
- 1983-06-27 JP JP11548683A patent/JPS609362A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018070023A1 (ja) * | 2016-10-13 | 2018-04-19 | 株式会社東芝 | 負荷時タップ切換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223012B2 (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4803609A (en) | D. C. to D. C. converter | |
| US20190096572A1 (en) | Coupled Inductor Structure | |
| US3381204A (en) | High voltage rectifiers | |
| JP2855816B2 (ja) | 半導体制御装置 | |
| US3617854A (en) | Pulse transformer | |
| JPS6151809A (ja) | コイル装置 | |
| US3408551A (en) | Current spike suppressor for inverter | |
| GB986323A (en) | Electric inductive apparatus | |
| JPS609362A (ja) | パルストランス | |
| US3466584A (en) | Winding for a stationary induction electrical apparatus | |
| KR100194191B1 (ko) | 텔레비젼 수상기용 고전압 변환기 | |
| US3452311A (en) | Interleaved winding having a tapped section and switch | |
| GB1072093A (en) | Power cryotron | |
| Acharya et al. | High power medium voltage 10 kV SiC MOSFET based bidirectional isolated modular DC–DC converter | |
| US3678429A (en) | H.v. testing transformer winding arrangement | |
| US5117214A (en) | Integrated magnetic power converter core | |
| US3391365A (en) | Interleaved winding having high series capacitance | |
| KR20040024724A (ko) | 트랜스포머 및 이를 구비하는 전기 기기 | |
| US3717831A (en) | Transformer having series-multiple windings | |
| JPH02294278A (ja) | インバータ装置 | |
| JPH08115829A (ja) | コンバータトランス | |
| US20220238271A1 (en) | Transformer | |
| US3467851A (en) | Series reactor construction for parallel-connected thyristors | |
| JPH01304711A (ja) | トランス | |
| JPH0568377A (ja) | 整流装置 |