JPS6089112A - Transistor amplifier circuit - Google Patents
Transistor amplifier circuitInfo
- Publication number
- JPS6089112A JPS6089112A JP58198127A JP19812783A JPS6089112A JP S6089112 A JPS6089112 A JP S6089112A JP 58198127 A JP58198127 A JP 58198127A JP 19812783 A JP19812783 A JP 19812783A JP S6089112 A JPS6089112 A JP S6089112A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- current source
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【発明の詳細な説明】
本発明はオフセット電圧の発生を防止する為の高い入力
インピーダンス特性を有するトランジスタ増幅回路に関
する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a transistor amplifier circuit having high input impedance characteristics to prevent offset voltage from occurring.
第1図は本出願人が特願昭57−99047号によって
開示した差動増幅回路である。斯る差動増幅器20fd
電流源用トランジスタT23とトランジスタT2. 、
T、2からなる差動対とダイオードD23とトランジ
スタT2□からなる能動負荷回路から形成されている。FIG. 1 shows a differential amplifier circuit disclosed by the present applicant in Japanese Patent Application No. 57-99047. Such a differential amplifier 20fd
Current source transistor T23 and transistor T2. ,
It is formed from a differential pair consisting of T,2 and an active load circuit consisting of a diode D23 and a transistor T2□.
無信号時に信号入力側のトランジスタT21のエミッタ
・ベース間にオフセット電流が流れるが、トランジスタ
差動対を形成するトランジスタと同一の電気的特性を有
するトランジスターT25に電流源用トランジスタT2
4を介してトランジスタT21に流れる電流と等価の電
流Iが供給さ■
れる。従って、トランジスタT2.のベース電流7がダ
イオード22とトランジスタT26’ HT2Bから形
成されたカレントミラー回路21に流し込まれる。ダイ
オードD22に略ベース電流1と等しい電流が流れ、ト
ランジスタT26 、 T2.にコレクタ電流アが流れ
得る状態となる。尚、ダイオードD21には定電流Iが
流れるようになされ、ダイオードD21とトランジスタ
T23 、 T24はカレントミラー回路から形成され
ている。そして、トランジスタT23は2Iの電流が流
れる。また、抵抗R1,R2は基準電圧源回路22であ
る。When there is no signal, an offset current flows between the emitter and base of the transistor T21 on the signal input side, but the current source transistor T2 is connected to the transistor T25 which has the same electrical characteristics as the transistors forming the transistor differential pair.
A current I equivalent to the current flowing through the transistor T21 is supplied through the transistor T4. Therefore, transistor T2. A base current 7 of 2 is passed into a current mirror circuit 21 formed from a diode 22 and a transistor T26'HT2B. A current approximately equal to the base current 1 flows through the diode D22, and the transistors T26, T2. A state is reached in which collector current A can flow. Note that a constant current I flows through the diode D21, and the diode D21 and the transistors T23 and T24 are formed from a current mirror circuit. A current of 2I flows through the transistor T23. Further, resistors R1 and R2 are a reference voltage source circuit 22.
このように、無信号時はトランジスタ差動対の夫々のト
ランジスタT21.T2□からユに等しいβ
電流が引き込まれ、トランジスタ差動対の負荷に流れる
電流を等しくしてオフセットを消去している。In this way, when there is no signal, each transistor T21 . A β current equal to Y is drawn from T2□, equalizing the current flowing to the load of the transistor differential pair and eliminating the offset.
然し乍ら、増幅回路20が動作状態にあるときは、トラ
ンジスタ差動対の夫々のベース・エミッタ間電圧が異な
る為にン夫々のベース電流に比例してオフセット電流も
変化し、その変動分の電流上△■が抵抗R2に流れ込み
、入力端子4の電位は変動する。従って、低電#、電圧
で使用する場合や、或いは高精度な装置に用いられる場
合、または斯る差動増幅器を比較器等に用いた場合は基
準電圧源の電位が変動して好ましくない。However, when the amplifier circuit 20 is in operation, the offset current varies in proportion to the base current of each differential pair of transistors because the voltage between the base and emitter of each differential pair differs, and the offset current changes in proportion to the base current of each differential pair. Δ■ flows into the resistor R2, and the potential of the input terminal 4 fluctuates. Therefore, the potential of the reference voltage source fluctuates, which is undesirable when the differential amplifier is used at a low power level or voltage, or when used in a high-precision device, or when such a differential amplifier is used in a comparator or the like.
本発明は上述に鑑みなされたもので、その主な目的はオ
フセット電圧を消去するトランジスタ増幅回路を提供す
るにある。The present invention has been made in view of the above, and its main purpose is to provide a transistor amplifier circuit that eliminates offset voltage.
1030目的は入力インピーダンスの高いトランジスタ
増幅回路を提供するにある。The purpose of the 1030 is to provide a transistor amplifier circuit with high input impedance.
更にまた池の目的はトランジスタ差動対に夫々流れるベ
ース電流部によって異なるオフセット成分をも除去して
オフセットの発生を防止するトランジスタ増幅回路を提
供するにある。Furthermore, the purpose of the transistor amplifier circuit is to provide a transistor amplifier circuit that eliminates offset components that differ depending on the base current portions flowing through the differential pair of transistors, thereby preventing the occurrence of offset.
本発明のトランジスタ増幅回路は、無信号時のみならず
、動作時に於てもトランジスタ差動対の夫々に流れるベ
ース電流に、よるベース・エミッタ間電圧の差によって
生じる電位差、所謂信号入力端子間の電位差がオフセッ
トとして発生するのを防止するものである。The transistor amplification circuit of the present invention has a potential difference caused by the difference in base-emitter voltage, so-called between the signal input terminals, due to the base current flowing through each of the transistor differential pairs, not only when there is no signal but also during operation. This prevents a potential difference from occurring as an offset.
以下、本発明に依るトランジスタ増幅回路に就いて第2
図及び第3図に基づき説明する。The following is a second description of the transistor amplifier circuit according to the present invention.
This will be explained based on the drawings and FIG.
第2図に於て、l、2は電源電圧供給用の端子、3.4
が信号入力端子、5が出力端子である。7は差動増幅器
であって、電流源用トランジスタT3トランジスタT1
.T2からなる差動対、ダイオードD4 とトランジス
タT4 及びT、、 ’re を含む能動負荷回路8か
ら形成されている。9乃至13はカレントミラー回路等
を形成する電流源回路であシ、ダイオードD1とトラン
ジスタ’rs 、 ’rt。In Figure 2, l and 2 are terminals for power supply voltage supply, 3.4
is a signal input terminal, and 5 is an output terminal. 7 is a differential amplifier, which includes a current source transistor T3 and a transistor T1.
.. It is formed from a differential pair consisting of T2, a diode D4 and an active load circuit 8 comprising transistors T4 and T,,'re. 9 to 13 are current source circuits forming a current mirror circuit or the like, including a diode D1 and transistors 'rs and 'rt.
もカレントミラー回路を形成している。また、トランジ
スタ’rs 、 7.3はトランジスタT、、T。also forms a current mirror circuit. In addition, the transistors 'rs and 7.3 are transistors T,,T.
からなる差動対と同等の電気的特性を翁するトランジス
タで形成される。It is formed of transistors that have the same electrical characteristics as a differential pair consisting of.
本発明のトランジスタ差動増幅回路の動作に就いて説明
する。差動増幅器7のトランジスタ差動対は電流源用ト
ランジスタT3を介して定電流Iが供給され、トランジ
スタT、、T2に夫々コレクタ電流1.、I2が流れて
いる。無信号時は理想的にはコレクタ電流11 と12
は竹しい。一方能動負荷回路7がカレントミラー回路を
形成しているので、トランジスタT2のコレクタVIL
流I2もトランジスタTI のコレクタVT、 l’r
c、 I t と等しい電流が流れようとするので、そ
の差分(hI+)の電流モ△ノが出力として現われる。The operation of the transistor differential amplifier circuit of the present invention will be explained. A constant current I is supplied to the differential pair of transistors of the differential amplifier 7 through a current source transistor T3, and collector currents 1 to 1 are supplied to the transistors T, T2, respectively. , I2 is flowing. When there is no signal, ideally the collector currents are 11 and 12.
It's like bamboo. On the other hand, since the active load circuit 7 forms a current mirror circuit, the collector VIL of the transistor T2
The current I2 is also the collector VT of the transistor TI, l'r
Since a current equal to c and I t is about to flow, a current monograph of the difference (hI+) appears as an output.
次に、差動増幅器7に付設された電流源回路の詳細な説
明に入る。トランジスタT7とダイオードD2からなる
カレントミラー回路9のバイアス側が能動負荷回路8の
トランジスタT11 のコレクタに接続され、トランジ
スタTI のコレクタ電流11と同等の電流がトランジ
スタTs によってカレントミラー回路9から引き込ま
れる。従って、トランジスタT7のミラー′M、流11
がトラ/ジスl
りT8 を介してjの?Jt流がカレントミラー回路I
Oに流れ込む。そして、トランジスタT9によル、I。Next, a detailed explanation of the current source circuit attached to the differential amplifier 7 will be given. The bias side of the current mirror circuit 9 consisting of the transistor T7 and the diode D2 is connected to the collector of the transistor T11 of the active load circuit 8, and a current equivalent to the collector current 11 of the transistor TI is drawn from the current mirror circuit 9 by the transistor Ts. Therefore, the mirror 'M of transistor T7, current 11
Is it true through T8? Jt flow is current mirror circuit I
Flows into O. And through transistor T9, I.
トランジスタT1のベース側から略jの電流を引き込む
。同、βはトランジスタT8の電流増幅率であり、トラ
ンジスタT1 、 T2 、 Ttaも電気的特性がト
ランジスタT8と等しい。一方、能動負荷回路8のトラ
ンジスタT6は電流源用トランジスタTsoからIl
の電流を引き込む。また、トランジスタT1oを介して
′F14 流IがトランジスタT6Eカレントミラー回
路11に流れ込むので、カレントミラー回路11にはそ
の差分の電流I2が流れ込む。そして、ダイオードD6
とトランジスタT1□からなるカレントミラー回路12
から1□の■2
■、流を引き込み、トランジスタT13を介してjの電
流がカレントミラー回路13に流れ込む。従つ2
て、トランジスタT2のベース側カーらフの′電流がカ
レントミラー回路13に引き込まれる。倣って、トラン
ジスタ差動対のトランジスタT1.T2の夫々のベース
側からベース電流に等しい電流が引き込まれる為に動作
状態であっても(aめて高い精度で袖旧が可能である。A current of approximately j is drawn from the base side of the transistor T1. Similarly, β is the current amplification factor of the transistor T8, and the transistors T1, T2, and Tta also have the same electrical characteristics as the transistor T8. On the other hand, the transistor T6 of the active load circuit 8 is connected to the current source transistor Tso to Il.
draws a current of Further, since the 'F14 current I flows into the transistor T6E current mirror circuit 11 via the transistor T1o, the current I2 corresponding to the difference flows into the current mirror circuit 11. And diode D6
and a current mirror circuit 12 consisting of a transistor T1□
From 1□■2■, a current is drawn in, and the current j flows into the current mirror circuit 13 via the transistor T13. Therefore, the current in the base-side curve of the transistor T2 is drawn into the current mirror circuit 13. Accordingly, transistors T1 . of the transistor differential pair. Since a current equal to the base current is drawn from the base side of each T2, even in the operating state (a), it is possible to perform aging with high precision.
従って、無信号時或いは動作時のオフセットの発生を完
全に阻止できるのみならず、2乃至3ボルトの低電源電
圧で使用するトランジスタ増幅回路としても極めて好適
である。まだ、本発明のトラ/′)スタ増幅回路を比較
器として用いた場合でも、基準電圧源にオフセットを発
生させる異常な電流が流れ込むことがなく信頼性の高い
比較器を提供できる。更にまた、その入力インピーダン
スは唖めて高いものとなる特長を有する。Therefore, it is not only possible to completely prevent offset from occurring when there is no signal or during operation, but it is also extremely suitable as a transistor amplifier circuit used at a low power supply voltage of 2 to 3 volts. Still, even when the trans/') star amplifier circuit of the present invention is used as a comparator, a highly reliable comparator can be provided without any abnormal current flowing into the reference voltage source that causes an offset. Furthermore, it has a feature that its input impedance is extremely high.
第3図は本発明のトランジスタ増幅回路の曲の実施例で
あるが、熱論、第2図実施例と逆極性のトランジスタを
用いたとしても、同様な概念に基づいてオフセットの消
去が可能であることは言うまでもない。また、同一機能
の部分には同一符号を記した。Figure 3 shows an embodiment of the song of the transistor amplifier circuit of the present invention, but even if transistors with opposite polarity to the embodiment of Figure 2 are used, it is possible to erase the offset based on the same concept. Needless to say. In addition, parts with the same function are denoted by the same reference numerals.
尚、第2図及び第3図に於て、一般にダイオードDI
%D7は、ダイオード接続されたトランジスタによって
形成されるのが通常である。In addition, in Figures 2 and 3, generally the diode DI
%D7 is typically formed by a diode-connected transistor.
第1図は従来のトランジスタ増幅回路の回路図、第2図
は本発明に係るトランジスタ増幅回路の一実施例を示す
回路図、第3図は本発明に係るトランジスタ増幅回路の
曲の実施例を示す回路図である。
7:差動増幅器、 8:能動負荷回路。
9乃至13F電流源回路
特詐出齢人
東光株式会社
第 1 図FIG. 1 is a circuit diagram of a conventional transistor amplifier circuit, FIG. 2 is a circuit diagram showing an embodiment of the transistor amplifier circuit according to the present invention, and FIG. 3 is a circuit diagram showing an embodiment of the song of the transistor amplifier circuit according to the present invention. FIG. 7: Differential amplifier, 8: Active load circuit. 9 to 13F current source circuit Toko Co., Ltd. Figure 1
Claims (5)
対と第1と第2のトランジスタを含む能動負荷回路から
形成された差動増幅回路、該第1のトランジスタに電流
を流し込む第1の電流源回路、該トランジスタ差動対を
形成するトランジスタと電気的特性の等しい第3のトラ
ンジスタを介して該第1の電流源回路から電流を引き込
む第2の電流源回路、該第1の電流源用トランジスタに
流れる電流と等しい電流を該能動負荷回路の第2のトラ
ンジスタと第3の電流源回路に流し込む第2の電流源用
トランジスタ、該第3の電流源回路に該能動負荷回路に
流れる電流と等しい電流が引き込まれる第4の電流源回
路、第6のトランジスタを介して該第4の電流源回路か
ら、電流を引き込む第5の電流源回路、該トランジスタ
差動対の一方のトランジスタのベースから該第2の電流
源回路に、該トランジスタ差動対の他方のトランジスタ
差動対スから該第5の電流源回路に該トランジスタ差動
対の夫々のトランジスタに流れるベース電流と等価の電
流を引き込むことによって、該トランジスタ差動対の夫
々のト′う/ジスタから該能動負荷回路に流れる負荷電
流を等しくなしオフセットの発生を防止したことを特徴
とするトランジスタ増幅回路。(1) A differential amplifier circuit formed from an active load circuit including a first current source transistor, a differential pair of transistors, and a first and second transistor, and a first current that flows into the first transistor. a second current source circuit that draws current from the first current source circuit through a third transistor having the same electrical characteristics as the transistors forming the transistor differential pair; a second current source transistor that causes a current equal to the current flowing through the transistor to flow into the second transistor and the third current source circuit of the active load circuit; a fourth current source circuit that draws an equal current from the fourth current source circuit through a sixth transistor; a fifth current source circuit that draws current from the base of one transistor of the transistor differential pair; A current equivalent to a base current flowing through each transistor of the transistor differential pair is drawn into the second current source circuit from the other transistor differential pair of the transistor differential pair into the fifth current source circuit. A transistor amplifier circuit characterized in that the load currents flowing from each transistor/transistor of the transistor differential pair to the active load circuit are made equal to each other, thereby preventing the occurrence of an offset.
を形成するトランジスタの電気的特性と等しい特性を具
えた特許請求の範囲第1項記載のトランジスタ増幅回路
。(2) The transistor amplifier circuit according to claim 1, wherein the third and fourth transistors have characteristics equal to the electrical characteristics of the transistors forming the transistor differential pair.
がカレントミラー回路である特許請求の範囲第1項記載
のトランジスタ増幅回路。(3) The transistor amplifier circuit according to claim 1, wherein the active load circuit including the first and second transistors is a current mirror circuit.
ドと共にカレントミラー回路で形成された特許請求の範
囲第1項記載のトランジスタ増幅回路。(4) The transistor amplifier circuit according to claim 1, which is formed of a current mirror circuit together with the first and second current source transistor diodes.
ー回路を形成した特許請求の範囲第1項記載のトランジ
スタ増幅回路。(5) The transistor amplifier circuit according to claim 1, wherein each of the first to fifth current source circuits forms a current mirror circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198127A JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198127A JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6089112A true JPS6089112A (en) | 1985-05-20 |
JPH0252884B2 JPH0252884B2 (en) | 1990-11-15 |
Family
ID=16385897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58198127A Granted JPS6089112A (en) | 1983-10-21 | 1983-10-21 | Transistor amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6089112A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169521U (en) * | 1986-04-15 | 1987-10-27 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0620378U (en) * | 1992-05-01 | 1994-03-15 | 武 腰塚 | Crane hook |
-
1983
- 1983-10-21 JP JP58198127A patent/JPS6089112A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169521U (en) * | 1986-04-15 | 1987-10-27 |
Also Published As
Publication number | Publication date |
---|---|
JPH0252884B2 (en) | 1990-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0072589A2 (en) | Current stabilizing arrangement | |
JPS60205618A (en) | Cascode-connected current source circuit layout | |
JP3068146B2 (en) | Semiconductor integrated circuit | |
JPH0770935B2 (en) | Differential current amplifier circuit | |
US4005371A (en) | Bias circuit for differential amplifier | |
JPS6089112A (en) | Transistor amplifier circuit | |
JPH09105763A (en) | Comparator circuit | |
US4983863A (en) | Logarithmic amplification circuit for obtaining output voltage corresponding to difference between logarithmically amplified values of two input currents | |
JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
JPS59115618A (en) | Power supply circuit in bipolar lsi | |
US5764105A (en) | Push-pull output circuit method | |
US5506536A (en) | Differential amplifier with exponential gain characteristic | |
JPH06169225A (en) | Voltage current conversion circuit | |
JPH0241925Y2 (en) | ||
JP3058998B2 (en) | Semiconductor integrated circuit device | |
JP2901441B2 (en) | Buffer amplifier | |
JP2545374B2 (en) | Differential amplifier circuit having constant current source circuit | |
EP0332714A1 (en) | Temperature compensated current source | |
JP3161929B2 (en) | Voltage conversion circuit | |
JPH0151207B2 (en) | ||
JPH07336161A (en) | Differential amplifier | |
KR950003354B1 (en) | Low offset amplifier | |
JPS61157175A (en) | Pedestal clamping circuit | |
JPS5916311B2 (en) | comparison circuit | |
JPH04183007A (en) | Buffer circuit |