JPS6077552A - Data transmission control system - Google Patents

Data transmission control system

Info

Publication number
JPS6077552A
JPS6077552A JP18508583A JP18508583A JPS6077552A JP S6077552 A JPS6077552 A JP S6077552A JP 18508583 A JP18508583 A JP 18508583A JP 18508583 A JP18508583 A JP 18508583A JP S6077552 A JPS6077552 A JP S6077552A
Authority
JP
Japan
Prior art keywords
node
address
source address
network
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18508583A
Other languages
Japanese (ja)
Inventor
Yasuo Nakamura
中村 安夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP18508583A priority Critical patent/JPS6077552A/en
Priority to US06/625,823 priority patent/US4637013A/en
Priority to DE19843424810 priority patent/DE3424810A1/en
Publication of JPS6077552A publication Critical patent/JPS6077552A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To attain the recognition of system constitution in each transmitter and to improve communication efficiency of a network without using a special control instruction by detecting a sender address in reception information and storing it. CONSTITUTION:The transmitter is provided with a means 14 receiving transmission information on a communication medium 1, a means 15 detecting a sender address in the received transmission information and an RAM16 storing the detected sender address. Furthermore, the transmitter constituting a network system is discriminated by the detected sender address.

Description

【発明の詳細な説明】 [技術分野] 本発明は通信媒体に複数の伝送装置を接続してデータ伝
送を行なうデータ伝送制御方式に関し、特に各伝送装置
のアドレス管理を効率よく行うデータ伝送制御方式に関
する。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a data transmission control method for transmitting data by connecting a plurality of transmission devices to a communication medium, and particularly to a data transmission control method for efficiently managing addresses of each transmission device. Regarding.

[従来技術] 近年、低価格で簡潔な通信ネットワーク伝送路を介して
複数の事務機器等の伝送装置を結合した。いわゆるロー
カルエリアネットワーク(以下、LANと称する)が実
用化されてきている。
[Prior Art] In recent years, a plurality of transmission devices such as office equipment have been connected through a low-cost and simple communication network transmission line. So-called local area networks (hereinafter referred to as LANs) are being put into practical use.

LAN内のある伝送装置(以下ノードと称する)が他の
7−ドにデータを送信する場合には、・nq゛に、宛先
アドレスが附加される。ここで宛先アドレスを決定する
ためには、何らかの手段を用いて各ノードがネットワー
ク内のシステム構成を認識子る必要がある。すなわち、
各ノードはネットワーク内にどのようなアドレスを有す
るノードか存在するかを認識していなければならない。
When a certain transmission device (hereinafter referred to as a node) in the LAN transmits data to another node, the destination address is added to .nq'. In order to determine the destination address, each node must use some means to recognize the system configuration within the network. That is,
Each node must know which addresses exist in the network.

各ノードが序ツトワークのシステム構成を認識する方法
として、従来法の(1)及び(2)に示ナカ1人がある
As a method for each node to recognize the system configuration of the network, there is one method in conventional methods (1) and (2).

(1)ネットワーク内にシステム全体を管理するモニタ
ノードを設け、そのモニタノードが他のノードに対して
システム構成情報を通知する方1人。
(1) One person who provides a monitor node in the network that manages the entire system, and that monitor node notifies other nodes of system configuration information.

(2)各ノーI・が自己以外の有効なノードアドレスを
有するすべてのノートに対して状態確認命令を光仁し、
それに対する応答が得られたノードのノードアドレスを
記憶する方法。
(2) Each node issues a status check command to all nodes with valid node addresses other than its own,
A method of storing the node address of the node that received a response.

しかしながら(1)の方法ではモニタノードに機能が集
中しているので、モニタノードが故障した場合に、備え
て代替手段、すなわちシステムイー頼性を高めるだめの
附加的手段が不Of欠である。
However, in method (1), since functions are concentrated in the monitor node, alternative means, ie, additional means for increasing system reliability, are indispensable in case the monitor node fails.

さらにLANのような分散制御指向の強いネットワーク
には本来(1)の方法は適していなかった。また小規模
なシステムに特別なモニタノートを設けることは、シス
テムを廉価に構成できなくなる欠点を生ずる。
Furthermore, method (1) was originally not suitable for a network such as a LAN that is strongly oriented toward distributed control. Also, providing a special monitor notebook in a small-scale system has the disadvantage that the system cannot be constructed at low cost.

次に(2)の方法では、システム構成を認識するのに要
する処理時間が長く、システム効率の低Fを招くという
欠点があった。例えばノード総数をN、動作ij)能な
ノード数をn、状態確認命令を発41.後、動作可能な
ノートからの紀、答か返信されるまでの時間をTI、動
作不能のノートに対する15答待ちのタイムアウト時間
をT2とすると、システム構成を認識するための処理時
間Tsは次式%式% ) (1) ここで、(n l)TIは動作可能なノードに対する処
理時間であり、(N−n)T2は動作不能なノードに対
する処理時間を示す。
Next, method (2) has the disadvantage that the processing time required to recognize the system configuration is long, resulting in a low F of system efficiency. For example, the total number of nodes is N, the number of operational nodes is n, and a status check command is issued.41. Then, assuming that TI is the time from an operational note until an answer is returned, and T2 is the timeout time for waiting 15 answers for an inoperable notebook, the processing time Ts for recognizing the system configuration is calculated by the following formula. % Formula % ) (1) Here, (n l) TI is the processing time for an operable node, and (N-n) T2 is the processing time for an inoperable node.

すなわち(2〕の方法によ些ば式(1)から明らかなよ
うに、ノード数の増加に伴って時間Tsか無視出来なく
なり、従って(2)の方法を大規模なシステムに適用す
ることは極めて困難であるという欠点があった。
In other words, as is clear from equation (1), as the number of nodes increases, the time Ts cannot be ignored by method (2), so it is difficult to apply method (2) to large-scale systems. The drawback was that it was extremely difficult.

[1・1的] 未完用の目的はに述した欠点を除去し、#、5別なモニ
タノートを設けることなく、また特別な通イ。
[1.1] The purpose of the unfinished use is to eliminate the disadvantages mentioned in #, 5, and to make it possible to use a special monitor without having to provide a separate monitor note.

制御命令を用いることなく、ネットワーク内の各ノード
かネットワーク内のシステム構成を効率良く認識するこ
とが出来るデータ伝送制御方式を提案することにある。
The object of the present invention is to propose a data transmission control method that can efficiently recognize each node in the network or the system configuration in the network without using control commands.

[実施例] 以下図面を参照して本発明の一実施例を5′1細に説明
する。
[Embodiment] An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図は本発明に係る一実施例LANのシステム構成図
である。図中1は/くス型ネットワーク伝送路、2はノ
ードa (1)、3はノー1:b(2)、4はノードc
 (3)、5はノー1” d(4)、6はノードe(5
)であり、各ノー15゛の括弧内の数字は各メートに割
当てられたアドレス番号を示す。
FIG. 1 is a system configuration diagram of a LAN according to an embodiment of the present invention. In the figure, 1 is a /x type network transmission path, 2 is a node a (1), 3 is a node 1:b (2), and 4 is a node c
(3), 5 is no 1” d(4), 6 is node e(5
), and the number in parentheses for each number indicates the address number assigned to each mate.

第2図は第1図に示すノートのブロック構成の例を示す
図である。図中1は第1図と同様のネットワーク伝送路
、12は送受信ノード、13iよ/−ド12に接続され
る各種事務機器を示す。
FIG. 2 is a diagram showing an example of the block configuration of the notebook shown in FIG. 1. In the figure, reference numeral 1 indicates a network transmission path similar to that in FIG.

ノート12の内部において、14は送受信回路、15は
内部にファームウェアを格納し、そのファームウェアを
用いてノード全体を制御するマイクロプロセッサ(以下
CPUと称する)、16は名イΦ情報を記憶するランダ
ムアクセスメモリ(以下RAMと称する)、17は自己
のノードアドレスを指定する自己ノードアドレス設定部
、18は各種コ1′I−務機器13との間の入出力制御
を行うインタフェース制御部である。
Inside the notebook 12, 14 is a transmitting/receiving circuit, 15 is a microprocessor (hereinafter referred to as CPU) that stores firmware therein and controls the entire node using the firmware, and 16 is a random access unit that stores name information. A memory (hereinafter referred to as RAM), 17 is a self-node address setting section for specifying its own node address, and 18 is an interface control section for controlling input/output with various communication devices 13.

第3図はRAM16に割伺けた記憶領域の一部を示す。FIG. 3 shows a portion of the storage area allocated to the RAM 16.

ここで領域Aaには後述する認識した他のノードの総数
を格納するノード総数カウントaを、また領域Abl−
Abnには認識したノードのアドレス番号が格納されて
いる。第1ノードアドレスb1、第2ノードアドレスb
2、第3ノードアドレスb3〜第nノードアドレスbn
の如くに格納されている(以下領域Abl〜Abnを[
システム構成テーブル(TBL)と称する)。
Here, the area Aa stores the total number of nodes count a that stores the total number of other recognized nodes, which will be described later, and the area Abl-
The address number of the recognized node is stored in Abn. First node address b1, second node address b
2. Third node address b3 to nth node address bn
(Hereinafter, areas Abl to Abn are stored as [
system configuration table (TBL)).

なお、各領域のRAM16内の開始番地はA、Bl〜B
nである。
Note that the starting addresses in the RAM 16 for each area are A, Bl to B.
It is n.

また本実施例LANで用いる通信データのフォーマット
の一例を第4図に示す。ここで21は宛先アドレス、2
2は送信元アドレス、23は各種通信制御命令およびデ
ータを書込むデータ領域である。
FIG. 4 shows an example of the format of communication data used in the LAN of this embodiment. Here 21 is the destination address, 2
2 is a source address, and 23 is a data area in which various communication control commands and data are written.

木実力&例に係るノードの機能を模式的に表わすと第5
図の如きブロック図となる。
The fifth diagram schematically represents the function of the node related to tree power & example.
The block diagram will be as shown in the figure.

図中第2図と同一部においては同一番号を[f(シた。In the same parts of the figure as in Figure 2, the same numbers are indicated by [f (shita).

21は第4図に示すフォーマットに従い送4Jテータを
送出する送出部、22は後述する各種制せすな行なう制
御部、23は伝送路l上より送受4r’+回路14を介
して送られてきたデータを受信する受1,1部、25は
受信部23で受信した宛先アドレス情報30と自ノード
アドレス設定部17での設′)iアドレス番号との一致
を調べる比較部であり、この比較部25よりの出力信号
34は自ノード宛のデータが送られてきたことを示し、
この信号により制御部22は自ノード宛データフレーム
の受信を知る。26は受信部23で受信した送信元アド
レス情報31とRAM16内の第3図に示すシステム構
成テーブルTBL内のメートのアドレス番冗との一致を
調べるノードアドレス比較部であり、このノードアドレ
ス比較部での比較の結果、TBLにない送114゛元ア
ドレスが受信されると非一致4.1号32が制御部22
に出力される。
Reference numeral 21 indicates a sending section which sends out the sending 4J data in accordance with the format shown in FIG. The receivers 1, 1, and 25 that receive the data are comparison units that check whether the destination address information 30 received by the reception unit 23 and the i address number set in the own node address setting unit 17 match. The output signal 34 from the unit 25 indicates that data addressed to the own node has been sent,
Based on this signal, the control unit 22 knows that a data frame addressed to its own node has been received. Reference numeral 26 denotes a node address comparison unit that checks whether the source address information 31 received by the reception unit 23 matches the address number of the mate in the system configuration table TBL shown in FIG. 3 in the RAM 16; As a result of the comparison, if a source address that is not in the TBL is received, the controller 22
is output to.

制御部22ではこの非一致信号32人力時の受(ijフ
ォーマットの送信元アドレス情報を新たなノードのアド
レス番号としてRAM1S内のTBLに格納する。また
同時にTBL内にアドレス番号が格納されているノード
数を示す計数部27もカウントアツプされる。27は計
数部であり、前述の如(RAM16内のTBLにアドレ
ス番号が格納されているノード数を計数する計数部であ
る。
The control unit 22 receives this non-coincidence signal 32 manually and stores the source address information in ij format in the TBL in the RAM 1S as a new node address number.At the same time, the node whose address number is stored in the TBL The counting unit 27 that indicates the number of nodes is also counted up. 27 is a counting unit that counts the number of nodes whose address numbers are stored in the TBL in the RAM 16 (as described above).

次に第6図に示すノードアドレス管理処理フローチャー
トも参照して本実施例の動作を説明する。
Next, the operation of this embodiment will be explained with reference to the node address management processing flowchart shown in FIG.

通常制御部22は自ノード宛のデータフレームが受信さ
れ、比較部25よりの自ノード宛通信信号34が入力さ
れるのを待ち、信号入力があると当該データフレームを
受信する。また11ν務機器13等より送信要求のある
場合には送出部21より送受信回路14を介して伝送路
l上に送信データを送出する。
Normally, the control unit 22 receives a data frame addressed to its own node, waits for input of a communication signal 34 addressed to its own node from the comparison unit 25, and receives the data frame when the signal is input. In addition, when there is a request for transmission from the 11v service equipment 13 or the like, the sending section 21 sends out the sending data onto the transmission line l via the sending/receiving circuit 14.

またこれとは別に伝送路l上のデータフレームを受信部
で常時受信し、データフレーム中の送信元アドレスとR
AM16中のTBLに格納されているノードのアドレス
番号とをノードアドレス比較部26にて監視している。
In addition to this, the data frame on the transmission path l is always received by the receiving unit, and the source address and R in the data frame are
A node address comparison unit 26 monitors the node address number stored in the TBL in the AM 16.

このアドレス監視のためのノードアドレス管理処理を第
6図のフローチャー1・を)^に説明する。
The node address management process for this address monitoring will be explained with reference to flowchart 1 in FIG. 6).

通常ノード12内のCPU15内の受信部23は伝送路
lを介して正常なフレームを受信するのを待つ。ステッ
プSlにて受(4部23が正常なフレームを受信した場
合、次のステップS2にてそのフレームの送信元アドレ
ス(SA)を信号線31を介してノードアドレス比較部
26に送り、ステップS3でノードアドレス比較部26
ては信号線31よりの送信元アドレスがRAM16内の
システム構成テーブルTBL内に登録されているか否か
を調べる。
The receiving unit 23 in the CPU 15 in the normal node 12 waits to receive a normal frame via the transmission path l. If the reception section 23 receives a normal frame in step S1, the source address (SA) of the frame is sent to the node address comparison section 26 via the signal line 31 in the next step S2, and step S3 The node address comparison unit 26
Then, it is checked whether the source address from the signal line 31 is registered in the system configuration table TBL in the RAM 16.

未登録の場合にはステップS4に進み、ノードアドレス
比較部26より非一致信号32が出力され計数部27の
5D、録ノード総数を1つカウントアツプする。非一致
信号32を受けた制御部22はステップS5でこの時の
受信した送信元アドレスをRAM16内のTBLに格納
すると共に、TBL内のノード総数カウントaを計数部
27同様に、1つカウントアツプする。そして次のフレ
ーム受信を待つ。
If not registered, the process advances to step S4, where the node address comparison section 26 outputs a non-coincidence signal 32, and the counting section 27 5D counts up the total number of recorded nodes by one. Upon receiving the non-coincidence signal 32, in step S5, the control unit 22 stores the source address received at this time in the TBL in the RAM 16, and also increments the total number of nodes in the TBL by one in the same way as the counting unit 27. do. Then it waits for the next frame to be received.

また、ステップS3で送信元アドレスが登録済の場合に
は何もせず次のフレーム受信を待つ。
Further, if the source address is already registered in step S3, nothing is done and the next frame reception is waited.

ここでRAMI 6内のTBLにSAの値が格納される
領域はノード総数カウントaが1の場合は第1ノードア
ドレスblの格納領域Ablであり、以下同様にノード
総数カラン)aがnの場合は第nの場合は第1ノードア
ドレスblの格納領域Abnとなる。
Here, the area where the value of SA is stored in TBL in RAMI 6 is the storage area Abl of the first node address bl when the total node count a is 1, and the same applies hereafter when the total node count (a) is n. In the n-th case, it becomes the storage area Abn of the first node address bl.

なお、計数部27及び/−ト総数カウンl−aはノード
の電源投入直後に゛0パに初期化される。
Note that the counting section 27 and the /-total total number counter 1-a are initialized to zero immediately after the node is powered on.

このようにしてシステム構成テーブルTBL内にはネッ
トワークに存在するノードアドレスが順次格納されてい
くので各ノードはシステム構成テーブルTBLを参照す
ることによりネットワークに存在するノードアドレス番
号を認識することが出来、またメート総数カウントaを
参照することによりネッI・ワーク内に何台のノードが
イを存するかを認識することか−If能となる。
In this way, the addresses of nodes existing in the network are sequentially stored in the system configuration table TBL, so each node can recognize the address number of the node existing in the network by referring to the system configuration table TBL. Also, by referring to the total number of mates count a, it is possible to recognize how many nodes exist in the network I.

なお、媒体(伝送路)へのアクセス方式として代表的な
ものとしてCS M A / CD (Carrier
Sense Multiple Access wit
h CollisionDetection)方式とト
ークンパッシング(TokenPassing )方式
があるが、いずれの方式においても本発明によるデータ
伝送制御方式を適用II)能なことは明らかであろう。
Note that CSMA/CD (Carrier
Sense Multiple Access wit
h Collision Detection method and Token Passing method, and it is clear that the data transmission control method according to the present invention can be applied to either method.

[効果] 以」−説明した様に、本発明によれば特別な通信制御命
令を用いることなく、各ノートがネットワークのシステ
ム構成を認識出来るようになり、接続ノードの故障発生
や、切り離し、電源断等の場合においても極めて迅速に
システトのil+構築が出来、ネットワークの通信効率
を高めることができるデータ伝送制御方式を1に供でき
る。
[Effects] As explained above, according to the present invention, each node can recognize the network system configuration without using special communication control commands, and can prevent failures, disconnections, and power supply of connected nodes. Even in the event of a power outage, a system can be constructed extremely quickly, and a data transmission control method that can improve network communication efficiency can be provided.

さらに、各ノードは4.シ別なモニタノードを心霊とす
ることなくネットワークのシステム構成を、認識出来る
ので、ネツトワークンステムを廉価に構成できる。
Furthermore, each node has 4. Since the system configuration of the network can be recognized without using different monitor nodes as ghosts, the network system can be configured at low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はローカルエリアネットワークシステムの構成の
一例を示す図、 第2図は本発明に係る一実施例伝送装置の構成1Δ。 第3図は本実施例伝送装置のシステム構成テーブルの構
成例を示す図、 第4図は本発明に係る通信データのフォーマットの一例
を示す図、 第5図は本実施例装置の機能ブロック図、第6図は本実
施例装置のノードアドレス情理処理の一例を示すフロー
チャートである。 H中、l・・・ネットワーク伝送路、2〜6,12・・
・送受信ノード、13・・・電動機器、14・・・送受
信回路、15・・・CPU、16・・・RAM、17・
・・自己ノードアドレス設定部、18・・・インタフェ
ース制御部、21・・・送出部、22・・・制御部、2
3・・・受信部、25・・・比較部、26・・・ノート
アドレス比較部、27・・・計数部である。 第1図 第2図 第3図 6 第4図
FIG. 1 is a diagram showing an example of the configuration of a local area network system, and FIG. 2 is a diagram illustrating a configuration 1Δ of a transmission device according to an embodiment of the present invention. FIG. 3 is a diagram showing an example of the configuration of the system configuration table of the transmission device of this embodiment, FIG. 4 is a diagram showing an example of the format of communication data according to the present invention, and FIG. 5 is a functional block diagram of the device of this embodiment. , FIG. 6 is a flowchart showing an example of node address information processing of the apparatus of this embodiment. H middle, l... network transmission line, 2-6, 12...
- Transmission/reception node, 13... Electric equipment, 14... Transmission/reception circuit, 15... CPU, 16... RAM, 17.
...Self-node address setting unit, 18...Interface control unit, 21...Sending unit, 22...Control unit, 2
3... Receiving section, 25... Comparing section, 26... Note address comparing section, 27... Counting section. Figure 1 Figure 2 Figure 3 Figure 6 Figure 4

Claims (2)

【特許請求の範囲】[Claims] (1)通信媒体に複数の伝送装置を接続してなるネット
ワークシステムのデータ伝送制御方式において、前記伝
送装置に通信媒体上の伝送情報を受信する受信手段と、
該受信手段にて受信した伝送端?M中の送信元アドレス
を検出する送信元アドレス検出手段と、該送信元アドレ
ス検出手段にて検出した送信元アドレスを記憶する記憶
手段とを備え、前記送信元アドレス検出手段にて検出し
た送信元アドレスによりネットワークシステムを構成す
る伝送装置を判別することを特徴とするデータ伝送制御
方式。
(1) In a data transmission control method for a network system in which a plurality of transmission devices are connected to a communication medium, a receiving means for receiving transmitted information on the communication medium to the transmission device;
The transmission end received by the receiving means? A source address detecting means for detecting a source address in M, and a storage means for storing a source address detected by the source address detecting means, and a source address detected by the source address detecting means. A data transmission control method characterized by identifying transmission devices that constitute a network system based on addresses.
(2)記憶手段に記憶の送信元アドレス数を計数する計
数手段と、該計数手段にての計数値を記憶する第2の記
憶手段とを備えたことを特徴とする特許請求の範囲第1
項記載のデータ伝送制御方弐〇
(2) Claim 1, characterized in that the storage means is provided with a counting means for counting the number of stored transmission source addresses, and a second storage means for storing the count value of the counting means.
Data transmission control method described in section 2〇
JP18508583A 1983-07-05 1983-10-05 Data transmission control system Pending JPS6077552A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18508583A JPS6077552A (en) 1983-10-05 1983-10-05 Data transmission control system
US06/625,823 US4637013A (en) 1983-07-05 1984-06-28 Token exchange data transmission system having system configuration discrimination
DE19843424810 DE3424810A1 (en) 1983-07-05 1984-07-05 DATA TRANSFER SYSTEM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18508583A JPS6077552A (en) 1983-10-05 1983-10-05 Data transmission control system

Publications (1)

Publication Number Publication Date
JPS6077552A true JPS6077552A (en) 1985-05-02

Family

ID=16164560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18508583A Pending JPS6077552A (en) 1983-07-05 1983-10-05 Data transmission control system

Country Status (1)

Country Link
JP (1) JPS6077552A (en)

Similar Documents

Publication Publication Date Title
US6282669B1 (en) Ethernet communication redundancy method
JPH11505986A (en) Data communication with highly efficient polling procedure
JP3123417B2 (en) Communication method in small-scale network and control device and subordinate device applied to the communication method
JP2000307624A (en) Transmission information repeating system and its repeating device
JPS60246146A (en) Data transmission control system
JPS6077552A (en) Data transmission control system
JPS60246147A (en) Data transmission control system
JPS60246148A (en) Data transmission control system
JPS61256846A (en) Network system
JPH05244160A (en) Bridge device having frame deleting function
JP3163526B2 (en) LAN broadcast frame processing method and apparatus
JPH0225579B2 (en)
JPS5833340A (en) Address confirming system
JP3122682B2 (en) Data transceiver
JPS60246145A (en) Data transmission control system
JPS60246143A (en) Data transmission system
JPH0117628B2 (en)
JPH05244182A (en) Broadcast type connection setting controller
JPS62183638A (en) Multiple address communication control system in local area network
JP2539298B2 (en) Monitoring information collection control method
JPS63197144A (en) Information communication system
JPH07283828A (en) Terminal address setting mechanism
JP2000049838A (en) Alarm collection system and its collection method
JPS63267039A (en) Network system
JPS5949040A (en) Priority control communication system