JPS6073719A - Backup device - Google Patents
Backup deviceInfo
- Publication number
- JPS6073719A JPS6073719A JP58181468A JP18146883A JPS6073719A JP S6073719 A JPS6073719 A JP S6073719A JP 58181468 A JP58181468 A JP 58181468A JP 18146883 A JP18146883 A JP 18146883A JP S6073719 A JPS6073719 A JP S6073719A
- Authority
- JP
- Japan
- Prior art keywords
- backup
- circuit
- power supply
- detection signal
- enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術的背景〕
本発明は、主電源遮断時にも、複数の装置を、その徐能
を保持するためにバックアップするバックアップ装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Background of the Invention] The present invention relates to a backup device that backs up a plurality of devices to maintain their performance even when the main power is cut off.
〔発明の技術的背景とその問題点３
０Ｍ０Ｓメモリ素子を用いたメモリ装置は、電源が遮断
すると、その記憶内容が破壊されてしまうため、バッテ
リ等によるバックアップ回路を設けて、電源遮断事故に
備えている。ところが電源連断時間が長くなると、バッ
テリの電圧低下によシその記憶内容が保持されなくなる
ことがある。[Technical background of the invention and its problems 3 A memory device using a 0M0S memory element will have its memory contents destroyed if the power is cut off. Therefore, a backup circuit with a battery or the like is installed to prepare for power cut-off accidents. ing. However, if the power supply is disconnected for a long time, the stored contents may not be retained due to a drop in battery voltage.
これに対しては電源再投入時にバッテリ電圧を測定して
、このバッテリ電圧が、規定電圧以上であるか否かを検
出し、規定電圧より低いときは記憶内容は破壊されたも
のとし、相応した処理をおこなっている。To deal with this, the battery voltage is measured when the power is turned on again, and it is detected whether this battery voltage is higher than the specified voltage.If it is lower than the specified voltage, the memory contents are assumed to have been destroyed, and appropriate measures are taken. Processing is in progress.
複数のメモリ装置を用いて、大容量記憶装置を構成した
場合は、従来第１図に示すように、大きなバッテリを有
するバックアップ回路ＯＴをメモリ装置の外部に設けて
いる。ところが、バックアップ回路ＯＴを別装置として
設けているため、設置スペースを必要とし、また、通常
の記憶容量は小容量であるが、時に大写ｌ″を必要とす
る場合にも、大容量記憶装置に対するのと同様のバッテ
リ全用意する必要があり無駄であった。このため各メモ
リ装置毎にバックアップ回路金膜けることが考えられる
が、バッテリ容量のバラツキや、各メモリ装置で必要と
する保持電力の相違のためメモリ装置毎にバックアップ
できる時間が異なるとｂう問題があった。When a large capacity storage device is configured using a plurality of memory devices, a backup circuit OT having a large battery is conventionally provided outside the memory devices, as shown in FIG. However, since the backup circuit OT is provided as a separate device, it requires installation space, and although the normal storage capacity is small, sometimes large-capacity storage devices are required. It would have been wasteful to prepare all the batteries similar to the above.For this reason, it is possible to install a gold-plated backup circuit for each memory device, but this would cause variations in battery capacity and the amount of holding power required for each memory device. Due to the difference, there is a problem that the time that can be backed up differs depending on the memory device.
本発明は上記事情を考慮してなされたもので、バックア
ップしてｈる各装置毎にバックアップ時間が異なる不都
合を解消し、余分な設置スペースを必要とし々いバック
アップ装置を提供することを目的とする。The present invention has been made in consideration of the above circumstances, and aims to eliminate the inconvenience of having different backup times for each backup device, and to provide a backup device that requires extra installation space. do.
この目的を達成するために、本発明によるバックアップ
装置は、主電源に代わって電力を供給するバックアップ
電源と、このバックアップ電源の電源電圧を所定の基準
電圧と比較してバックアップ可／不可検出信号を出力す
る比較器とヲ有する ６ Ｘ
バックアップ回路を、複数の装置毎に設け、前記各バッ
クアップ回路からのバックアップ可／不可検出信号全体
のバックアップ可／不可検出信号を出力する論理回路を
備えたことを特徴とする。To achieve this objective, the backup device according to the present invention includes a backup power supply that supplies power in place of the main power supply, and compares the power supply voltage of this backup power supply with a predetermined reference voltage to generate a backup enable/disable detection signal. A backup circuit is provided for each of the plurality of devices, and a logic circuit is provided for outputting a backup enable/disable detection signal of the entire backup enable/disable detection signal from each of the backup circuits. Features.
本発明の一実施例によるバックアップ装ｒｔｔ−第２図
、第８図に示す。複数のメモリ装＋１１ＭＢ１゜ＭＢ２
．ＭＢｎのそれぞれに対して、バックアップ回路ＯＴＩ
、ＯＴ２・・・０Ｔｎｉ設けてｂる。このバックアップ
回１ｉｉｉ！Ｉｏ’ｒｉ、０Ｔ２−ＯＴｎからは、バッ
クアップが正常におこなわれたか否かを示す、バックア
ップ可／不可検出信号ＢＵＮＧＩ。A backup device RTT according to an embodiment of the present invention is shown in FIGS. 2 and 8. Multiple memory devices + 11MB1゜MB2
．． For each of MBn, backup circuit OTI
, OT2...0Tni are provided. This backup time 1iii! From Io'ri, 0T2-OTn, a backup enable/disable detection signal BUNGI indicates whether the backup has been performed normally.
ＢＵＮＧ２．ＢＵＮＧｎが出力されて“るロ各′ゝ２ク
アツプ回路ＯＴＩ、ＯＴ２・・・ＯＴｎは第８図に示す
ヨウに、バックアップバッテリＢと、通常電源投入時と
バックアップ時とでメモリ装着への電源を切換えるスイ
ッチングダイオードＤＩ＋”１ と、基準電圧を決定す
るツェナーダイオードＤ、と。BUNG2. When BUNGn is output, the two cup circuits OTI, OT2... A switching diode DI+"1 for switching, and a Zener diode D for determining the reference voltage.
バッテリＢの電圧と基準電圧を比較するコンパレータ０
と、コンパレータ０の出力にエリ反転する（Ｏノ
フリップフロップＦＦとを有している。フリップフロッ
プＦＦはＮＡＮＤゲートＧｌ、Ｇ２で構成され、ゲート
Ｇ２からはバックアップ可／不可検出信号ＢＵＮＧが出
力されている。各バックアップ回路から出力されたバッ
クアップ可／不可検出信号ＢＵＮＧ１．ＢＵＮＧ２．−
、ＢＵＮＧｎの信号線は共通接続されてプルアップ抵抗
Ｒ２に接続されている。Comparator 0 that compares battery B voltage and reference voltage
The output of comparator 0 is inverted (O-no flip-flop FF). Flip-flop FF is composed of NAND gates Gl and G2, and gate G2 outputs a backup enable/disable detection signal BUNG. Backup enable/disable detection signals BUNG1.BUNG2.- output from each backup circuit.
, BUNGn signal lines are commonly connected to a pull-up resistor R2.
次に動作を説明する。通常電源が正常の場合には、スイ
ッチングダイオードｐ゛Ｊ２開状態に、スイッチングダ
イオードＤ２’ｌ閉状態にして、メモリ装置ＭＤＩ、Ｍ
Ｂ２．・・・ＭＢｎへ、通常電源から出力端Ｖ。Ｍを介
して電力を供給する。通常電源が故障すると、スイッチ
ングダイオードＤｌｉ閉状態に、スイッチングダイオー
ドＤ２ｆ開状態にして、通常電源からバックアップバッ
テリＢに切換える。この工うに通常電源が故障しても、
バックアップバッテリＢにより各メモリ装［ＭＢｌ。Next, the operation will be explained. Normally, when the power supply is normal, the switching diode PJ2 is opened and the switching diode D2'l is closed, and the memory devices MDI and M
B2. ...to MBn, from the normal power supply to the output terminal V. Power is supplied via M. When the normal power supply fails, the switching diode Dli is closed, the switching diode D2f is opened, and the normal power supply is switched to the backup battery B. Even if the normal power supply fails,
Each memory device [MBl.
ＭＢ ２．・・・ＭＢｎの記憶内容は保持される。MB 2. ...The memory contents of MBn are retained.
通常電源の故障が解消すると再び通常電源を入力するわ
けであるが、バックアップ時間が長いと（４）
バックアップバッテリＢの電圧が低下し、記憶内容が破
壊これているおそれがある。したがって、バックアップ
バッテリＢの電圧をコンパレータＣにより所定の基準電
圧以上であるか否かを検出する。コンパレータ０の一方
の入力端にはツェナーダイオードＤｓが接続され、他方
の入力端にはバックアップバッテリＢに接続される。バ
ックアップバッテリ１３の電圧が基準電圧以上であれば
、コンパレータｏはｂレベルヲ出力し、フリップフロッ
プＰＩＦの出力信号であるバックアップ可／不可検出信
号ＢＵＭＧは■レベルとなる。バックアップバッテリＢ
の電圧が基準電圧より小さくなると、コンパレータＣの
出力は■レベルとなり、フリップフロップＰＩＦは状ｕ
を反転し、バックアップ可／不可検出信号Ｂ’ｆｆＮＧ
はＬレベルとなる。When the failure of the normal power source is resolved, the normal power source is input again, but if the backup time is long, (4) the voltage of the backup battery B may drop and the stored contents may be destroyed. Therefore, the comparator C detects whether the voltage of the backup battery B is equal to or higher than a predetermined reference voltage. A Zener diode Ds is connected to one input terminal of the comparator 0, and a backup battery B is connected to the other input terminal. If the voltage of the backup battery 13 is equal to or higher than the reference voltage, the comparator o outputs the b level, and the backup enable/disable detection signal BUMG, which is the output signal of the flip-flop PIF, becomes the - level. Backup battery B
When the voltage becomes smaller than the reference voltage, the output of the comparator C becomes level ■, and the flip-flop PIF changes to the state u
is inverted, and the backup enable/disable detection signal B'ffNG
becomes L level.
各メモリ装置ＭＤＩ、ＭＢ２．・・・ＭＢｎの各出力信
号であるバックアップ可／不可検出信号ＢＵＮＧ ｌＢ
１７ＮＧ２． ・・・、 ＢＴＴ）ｊＧｎは−これら信
号線を共通接続してワイヤードＯＲ回路を構成している
ので、ひとつの検出信号でもＬレベルとなると、全体の
バックアップ可／不可検出信号丁酊口はＬレベルとなり
、バックアップが正常におこなわれなかったことが検出
できる。したがって各メモリ装置によりバックアップで
きる時間が異なっても問題はない。ひとつのメモリ装置
のバックアップが正常におこなわれなければ、全体のバ
ックアップが正常におこなわれなかったとして、相応の
処理をおこなえばよいからである。なお、ゲートＧ２の
出力信号線は共通接続されてワイヤードＯＲ回路全構成
するので、ゲー）Ｇ２はオープンコレクタタイプである
必要がある。Each memory device MDI, MB2. ...Backup enable/disable detection signal BUNG IB which is each output signal of MBn
17NG2. ..., BTT)jGn - These signal lines are commonly connected to form a wired OR circuit, so if even one detection signal goes to L level, the entire backup enable/disable detection signal goes to L level. level, and it is possible to detect that the backup was not performed normally. Therefore, there is no problem even if the time that can be backed up differs depending on each memory device. This is because if the backup of one memory device is not performed normally, it is assumed that the entire backup was not performed normally and appropriate processing can be performed. Note that since the output signal lines of the gate G2 are commonly connected to form the entire wired OR circuit, the gate G2 must be of an open collector type.
なお、先の実施例では、コンパレータを用いて因るが、
要はバックアップバッテリが基準電圧以上であることを
検出できればよ＜、各バックアップ回路の出力信号を通
常のＯＲゲートに接続して全体のバックアップ可／不可
検出信号を出力するようにしてもよい。またバックアッ
プする対象としては、メモリ製電以外の他のどんな装置
でもよいことはいうまでもない。Note that in the previous embodiment, a comparator is used, but
The point is that it is only necessary to detect that the voltage of the backup battery is higher than the reference voltage.The output signal of each backup circuit may be connected to a normal OR gate to output an overall backup enable/disable detection signal. Furthermore, it goes without saying that any other device other than the memory device may be used as a backup target.
以上の通り、本発明によれば、最小限の設置スペースで
、各装置毎のバックアップ時間が相違しても問題を生じ
ないバックアップ装置を提供できる。As described above, according to the present invention, it is possible to provide a backup device that requires a minimum installation space and does not cause any problem even if the backup time of each device is different.
第１図は従来のバックアップ装置のブロック図、第２図
は本発明の一実施例によるバックアップ装置のブロック
図、第８図は同バックアップ装置のバックアップ回路の
回路図である。
ＭＢＩ、ＭＢ２． ・・−、ＭＢｎ−メモリ装置、ＣＴ
ｌ、ＯＴ２．・・・、ＯＴｎ・・・バックアップ回路、
ＢＵＮＧ、ＢＵＮＧＩ、ＢＵＮＧ２． …、ＢＵＮＧｎ
…バックアップ可／不可検出信号、ＤＩ、Ｄ２・・・
スイッチングダイオード、Ｄ８・・・ツェナーダイオー
ド、Ｂ・・・バックアップバッテリ、Ｃ・・・コンパレ
ータ、ＦＩＰ・・・フリップフロップ、Ｇｌ、Ｇ２・・
・ＮＡＮＤゲート。
出願人代理人 猪 股 清
（７）
第１図
（８）FIG. 1 is a block diagram of a conventional backup device, FIG. 2 is a block diagram of a backup device according to an embodiment of the present invention, and FIG. 8 is a circuit diagram of a backup circuit of the same backup device. MBI, MB2. ...-, MBn-memory device, CT
l, OT2. ..., OTn... backup circuit,
BUNG, BUNGI, BUNG2. ..., BUNGn
...Backup enable/disable detection signal, DI, D2...
Switching diode, D8... Zener diode, B... Backup battery, C... Comparator, FIP... Flip-flop, Gl, G2...
・NAND gate. Applicant's agent Kiyoshi Inomata (7) Figure 1 (8)
Claims (1)
ップするバックアップ装置において、前記主電源に代わ
って電力を供給するバックアップ電源と、このバックア
ップ電源の電源電圧全所定の基準電圧と比較してバック
アップ可／不可検出信号を出力する比較器とを有するバ
ックアップ回路を、前記複数の装置毎に設け、前記各バ
ックアップ回路からのバックアップ可／不可検出信号に
基づいて全体のバックアップ可／不可検出信号を出力す
る論理回路を備えたことを特徴とするバックアップ装置
。In a backup device that backs up multiple devices to maintain functionality when the main power is cut off, a backup power supply that supplies power in place of the main power supply and the power supply voltage of this backup power supply are all compared with a predetermined reference voltage to perform backup. A backup circuit is provided for each of the plurality of devices, and a backup circuit having a comparator that outputs a backup enable/disable detection signal is provided for each of the plurality of devices, and outputs an overall backup enable/disable detection signal based on the backup enable/disable detection signal from each of the backup circuits. A backup device characterized by being equipped with a logic circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181468A JPS6073719A (en) | 1983-09-29 | 1983-09-29 | Backup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181468A JPS6073719A (en) | 1983-09-29 | 1983-09-29 | Backup device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073719A true JPS6073719A (en) | 1985-04-25 |
Family
ID=16101278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181468A Pending JPS6073719A (en) | 1983-09-29 | 1983-09-29 | Backup device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073719A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153656A (en) * | 1986-12-17 | 1988-06-27 | Oki Electric Ind Co Ltd | Backup system for storage device |
| JPH02503078A (en) * | 1987-04-29 | 1990-09-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Voltage power supply device for electronic equipment, e.g. voltage power supply device for safety-related equipment in automobiles |
-
1983
- 1983-09-29 JP JP58181468A patent/JPS6073719A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153656A (en) * | 1986-12-17 | 1988-06-27 | Oki Electric Ind Co Ltd | Backup system for storage device |
| JPH02503078A (en) * | 1987-04-29 | 1990-09-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Voltage power supply device for electronic equipment, e.g. voltage power supply device for safety-related equipment in automobiles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110058666B (en) | Thermal monitoring of memory resources | |
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| KR870010552A (en) | Semiconductor memory device | |
| US4388706A (en) | Memory protection arrangement | |
| JP2004295964A (en) | Writing error prevention circuit and semiconductor device including the same | |
| JPS6073719A (en) | Backup device | |
| JP4822620B2 (en) | Semiconductor integrated circuit | |
| JP2002015584A (en) | Read/protect circuit for non-volatile memory | |
| US6556476B1 (en) | Non-volatile memory data protection | |
| JP4188563B2 (en) | Method and apparatus for high-speed manufacturing programming and low-voltage in-system writing for programmable logic devices | |
| US7079418B2 (en) | Semiconductor storage apparatus and microcomputer having the same | |
| US5764653A (en) | Method and apparatus for detecting abnormal operation in a storage circuit by monitoring an associated reference circuit | |
| JPS63315962A (en) | Power source disconnection detecting circuit | |
| US7174435B2 (en) | Memory control circuit, memory device, and microcomputer | |
| JP2011243160A (en) | Control device, protection device and protection method | |
| SU1374285A1 (en) | Power failure protection device for storage units | |
| JP2604482B2 (en) | FIFO register | |
| JPH0334196A (en) | Non-voltatile memory circuit | |
| US5148436A (en) | Circuit for detecting false read data from eprom | |
| JPH04205992A (en) | Input buffer circuit, input/output buffer circuit and portable type semiconductor memory device | |
| JPH03232038A (en) | Write malfunction prevention circuit, and storage device and data processor provided with the same | |
| JP2809752B2 (en) | Memory access circuit | |
| KR0159407B1 (en) | Apparatus for sensing power failure in micom | |
| KR890001224B1 (en) | Reset and data protecting circuit | |
| JPH01251240A (en) | Runaway detecting system |